KR101373710B1 - 엘이디 금속기판 패키지 및 그 제조방법 - Google Patents

엘이디 금속기판 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101373710B1
KR101373710B1 KR1020120144393A KR20120144393A KR101373710B1 KR 101373710 B1 KR101373710 B1 KR 101373710B1 KR 1020120144393 A KR1020120144393 A KR 1020120144393A KR 20120144393 A KR20120144393 A KR 20120144393A KR 101373710 B1 KR101373710 B1 KR 101373710B1
Authority
KR
South Korea
Prior art keywords
metal substrate
optical device
layer
vertical insulating
layers
Prior art date
Application number
KR1020120144393A
Other languages
English (en)
Inventor
안범모
박승호
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020120144393A priority Critical patent/KR101373710B1/ko
Priority to US14/650,672 priority patent/US9559276B2/en
Priority to PCT/KR2013/011265 priority patent/WO2014092392A1/ko
Priority to CN201380065063.9A priority patent/CN104937732B/zh
Application granted granted Critical
Publication of KR101373710B1 publication Critical patent/KR101373710B1/ko
Priority to US15/392,090 priority patent/US9768369B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명은 엘이디(LED) 금속기판 패키지에 관한 것으로, 특히 방열 구조를 갖는 엘이디 금속기판 패키지 및 그 제조방법에 관한 것으로, 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와; 각 캐비티내에 형성된 금속 기판 상부의 일부면을 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와; 마스킹 처리되지 않은 상기 일부면에 형성된 산화막을 제거하는 단계와; 산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와; 상기 쉐도우 마스크를 제거하는 단계와; 상기 전극층 상에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와; 상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자의 일 전극을 와이어를 통해 상기 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함한다. 이러한 본 발명은 전극층상에 방열 특성이 우수하고 접합특성이 우수한 Au/Sn 재료로 솔더링을 형성하여 광소자 칩을 접합으로써, 기존 Ag 에폭시를 사용하는 LED 금속 패키지에 비해 방열 성능이 우수하다.

Description

엘이디 금속기판 패키지 및 그 제조방법{LED METAL SUBSTRATE AND METHOD FOR MANUFACTURING THE SUBSTRATE}
본 발명은 엘이디(LED) 금속기판 패키지에 관한 것으로, 특히 방열 구조를 갖는 엘이디 금속기판 패키지 및 그 제조방법에 관한 것이다.
반도체 발광 다이오드인 LED(Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어, LED의 사용범위가 실내외 조명, 자동차 헤드라이트, 디스플레이 장치의 백라이트 유닛 등 다양한 분야로 확대됨에 따라 LED의 고효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 LED를 얻기 위해서는 일차적으로 LED의 재료 또는 구조를 개선해야되지만, 이 이외에도 LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.
즉, 고효율의 LED에서는 고열이 발생되기 때문에 이를 효과적으로 방출하지 못하면 LED의 온도가 높아져서 그 특성이 열화되고, 이에 따라 수명이 줄어들게 된다. 따라서, 고효율의 LED 패키지에 있어서 LED로부터 발생되는 열을 효과적으로 방출시키고자 하는 노력이 진행되고 있다.
도 1은 수직 절연층(20)이 형성된 금속기판(10)의 캐비티(60) 내에 광소자 칩(40)이 실장되어 있는 광 디바이스의 단면을 예시한 것이다.
도 1을 참조하면, 수직 절연층(20)이 형성되어 있는 금속기판(10)은, 예를 들어 금속기판과 절연층을 교호적으로 적층(또는 형성)한 상태에서 이를 소정의 길이(폭) 만큼씩 상하로 절단하는 방식으로 형성될 수 있다. 이러한 수직 절연층(20)이 형성된 금속기판(10)의 재료로는 열 전도도 및 전기 전도도가 좋은 알루미늄이나 구리 또는 이들을 하나 이상 포함하는 합금 등이 사용될 수 있다. 더 나아가 수직 절연층(20)이 형성된 금속기판(10)의 상부면에는 기계적인 가공이나 화학적인 식각 등에 의해서 형성된 상광하협(上廣下陜) 형상의 캐비티(60)가 형성되어 있다.
한편, 광소자 칩(40)에서 생성된 광의 반사 성능이나 본딩 성능을 향상시키기 위해 캐비티(60) 주벽과 금속기판(10) 상면에는 금속 도금, 예를 들어 은(Ag) 도금층(30)이 전해 또는 무전해 도금 방식이나 스퍼터링 방식으로 형성되어 있으며, 캐비티(60) 내의 은 도금층(30) 상부 일부면에는 광소자 칩(40)이 Ag 에폭시 접착제로 접합되어 있다.
상술한 구조의 광 디바이스에서 Ag 에폭시는 전기 전도성과 접합 특성이 좋으나 상대적으로 열 전도도가 낮아 고 전력 광소자가 실장된 패키지에서는 열저항을 발생시켜, 패키지 전체적으로 방열 특성이 저하되는 요인으로 작용하기 때문에, 결과적으로 광소자 칩(40)의 수명을 단축시키는 결과를 초래한다. 더욱이 광소자 칩(40)이 가시광 영역의 광소자에 비해 많은 열을 발생시키는 UV 광소자라면 상술한 바와 같은 문제가 더 크게 부각될 것이다.
대한민국 공개특허공보 10-2012-0010083 대한민국 등록특허공보 10-1086014
이에 본 발명은 상술한 문제점을 해결하기 위해 창안된 것으로서, 광소자 칩의 효율과 수명을 높일 수 있는 방열 구조를 저가로 구현할 수 있는 LED 금속 패키지 및 그 제조방법을 제공함에 있다.
전술한 문제점을 해결하기 위한 본 발명의 일실시예에 따른 LED 금속 패키지 제조방법은,
하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와;
각 캐비티내에 형성된 금속 기판 상부의 일부면을 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와;
마스킹 처리되지 않은 상기 일부면에 형성된 산화막을 제거하는 단계와;
산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와;
상기 쉐도우 마스크를 제거하는 단계와;
상기 전극층 상에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와;
상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자의 일 전극을 와이어를 통해 상기 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 한다.
더 나아가 또 다른 실시예에 따른 LED 금속 패키지 제조방법은,
하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와;
각 캐비티내에서 상기 수직 절연층에 의해 전기적으로 분리되는 금속기판 양측 각각의 일부를 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와;
마스킹 처리되지 않은 상기 일부면들에 형성된 산화막을 제거하는 단계와;
산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와;
상기 쉐도우 마스크를 제거하는 단계와;
상기 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 플립칩 본딩 접합하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 한다.
본 발명의 또 다른 변형 실시예에 따른 LED 금속 패키지 제조방법은,
하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와;
상기 캐비티 형성된 금속 기판 상부면을 금속 도금하여 도금층 형성하는 단계와;
상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 도금층 상부 일부면을 마스킹 처리하는 단계와;
상기 마스킹 처리된 도금층이 하나의 전극층을 형성하도록 상기 마스킹 처리되지 않은 상기 도금층 영역을 에칭 처리하는 단계와;
상기 마스크를 제거하는 단계와;
상기 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와;
상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자의 일 전극을 와이어를 통해 상기 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 한다.
상술한 바와 같은 본 발명의 실시예에 따르면, 알루미늄으로 구성된 금속 패키지 기판 일부에 전극층을 형성하고, 그 전극층상에 방열 특성이 우수하고 접합특성이 우수한 Au/Sn 재료로 솔더링을 형성하여 광소자 칩을 접합으로써, 기존 Ag 에폭시를 사용하는 LED 금속 패키지에 비해 방열 성능이 좋아 결과적으로 광소자 칩의 효율과 수명을 높일 수 있는 효과가 있다. 특히 UV LED의 경우 가시광 영역의 LED에 비해 많은 열이 발생되는 문제를 안고 있으나, 본 발명의 실시예에서와 같이 알루미늄으로 구성된 금속 패키지 기판과 Au/Sn 본딩을 적용함으로써, 광소자 칩의 방열 특성을 향상시켜 UV LED의 효율과 수명 증가 효과를 기대할 수 있다.
도 1은 수직 절연층(20)이 형성된 금속기판(10)의 캐비티(60) 내에 광소자 칩(40)이 실장되어 있는 광 디바이스의 단면 예시도.
도 2는 본 발명의 일실시예에 따른 LED 금속 기판 패키지 제조 공정 흐름도.
도 3a 내지 도 3g는 도 2에 의거하여 제조되는 LED 금속 기판 패키지의 단계별 단면 예시도.
도 4는 본 발명의 일실시예에 따른 LED 금속 기판 패키지 단면 예시도.
도 5는 본 발명의 일실시예에 따라 제조된 플립 칩 본딩 방식의 LED 금속 기판 패키지 단면 예시도.
도 6은 본 발명의 일실시예에 따라 제조된 플랫 타입 구조의 LED 금속 기판 패키지 단면 예시도.
도 7은 본 발명의 또 다른 실시예에 따른 LED 금속 기판 패키지 제조 공정 흐름도.
도 8a 내지 도 8g는 도 7에 의거하여 제조되는 LED 금속 기판 패키지의 단계별 단면 예시도.
이하 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 혹은 구성, 예를 들면 수직 절연층이 형성된 금속 기판의 제조과정, 그리고 광소자 칩의 전극 와이어 본딩 이후의 패키징화 과정과 같은 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.
우선 도 2는 본 발명의 일실시예에 따른 LED 금속 기판 패키지 제조 공정 흐름도를 예시한 것이며, 도 3a 내지 도 3g는 도 2에 의거하여 제조되는 LED 금속 기판 패키지의 단계별 단면도를 예시한 것이다. 도 4는 본 발명의 일실시예에 따른 LED 금속 기판 패키지 단면도를 예시한 것으로, 보다 구체적으로는 콥(COB:Chip On Board) 형태 또는 COH(Chip On Heat-sink) 형태의 어레이 구조를 가지는 금속 기판 패키지의 단면도를 예시한 것이다.
도 2와 도 3을 참조해 보면, 우선 S10단계에서는 도 3a에 도시한 바와 같이 하나 이상의 수직 절연층(110)이 형성된 금속 기판(100)을 준비한다. 이러한 금속 기판(100)은 예를 들어 금속 기판과 절연층을 교호로 적층한 상태에서 이를 소정의 길이(폭) 만큼씩 상하로 절단하여 형성될 수 있을 것인 바, 이러한 수직 절연층(110)을 가지는 금속기판(100)을 제조하는 방법에는 제한이 없다. 이러한 수직 절연층(110)이 형성된 금속 기판(100)의 재료로는, 열 전도도 및 전기 전도도가 좋은 알루미늄이나 구리 또는 이들을 하나 이상 포함하는 합금 등이 사용될 수 있을 것이다. 수직 절연층(110)이 형성된 알루미늄 기판의 경우에는 그 표면을 아노다이징하여 형성할 수도 있을 것인 바, 이와는 달리 합성수지 재질의 절연 필름으로 구현될 수도 있을 것이다. 본 발명의 일실시예에서는 도 3a에 도시한 바와 같이 하나의 수직 절연층(110)을 가지는 금속 기판(100)을 도시하였으나, 도 4에 도시한 바와 같이 다수의 수직 절연층(110)이 형성되어 있는 금속 기판을 대상으로 본 발명을 구현할 수도 있다.
금속 기판(100)이 준비되면, 이후 S12 단계에서는 하나 이상의 수직 절연층(110)에 의해 전기적으로 분리되는 금속 기판(100)의 소정 깊이에 이르는 요홈으로 이루어진 캐비티(120)를 형성(도 3b)하는데, 이러한 캐비티(120)는 바닥에 하나 이상의 수직 절연층(110)을 내포하도록 형성되어야 한다. 도 3b에서는 수직 절연층(110)을 하나만 도시하였기에 그에 맞게 캐비티(120) 역시 하나가 형성되는 것으로 도시되어 있지만, 만약 도 4에 도시되어 있는 바와 같이 금속 기판(100)에 다수 개의 수직 절연층(110)이 형성되어 있다면 광소자 칩의 직병렬 구조에 맞게 다수의 케비티(120)가 형성될 수 있음은 당업자에게 있어 자명하다 할 것이다.
참고적으로 캐비티(120)는 광의 반사 성능을 향상시키기 위해 상광하협 형상으로 구현되는 것이 바람직하며, 나아가 수직 절연층(110)을 기준으로 후술할 광소자 칩(170)이 안착될 부위, 즉 수직 절연층(110)을 기준으로 그 우측 부위는 상대적으로 대면적부로 형성하고 수직 절연층(110) 좌측 부위는 소면적부가 되도록 형성하는 것이 바람직하다. 이러한 캐비티(120)는 절삭이나 프레스 가공과 같은 기계 공정 또는 식각과 같은 화학 공정에 의해 형성될 수 있을 것이다.
한편 S14단계에서는 상기 캐비티(120) 바닥면에 효과적이고 정확한 전극층을 형성하기 위해 도 3c와 같이 제작된 쉐도우 마스크(Shadow Mask)를 고정한다. 즉, 금속 기판(100)에 형성된 각 캐비티(120)내에 형성된 금속 기판(100) 상부의 일부면을 제외한 모든 면을 쉐도우 마스킹 처리한다. 이때 상기 "일부면"이라 함은 후술할 전극층을 형성하기 위해 마스킹 처리되지 않는 면 영역을 지칭하는 것으로 정의한다.
쉐도우 마스킹 처리가 끝나면 이후 S16 단계에서는 S14 단계에서 마스킹 처리되지 않은 상기 일부면(140)(도 3d)에 형성된 산화막을 제거한다. 통상 칩을 솔더링 할 때 불량 등의 이유로 다시 솔더링하게 될 경우가 발생하므로 3회까지 솔더링 가능하도록 만들어야 한다. 첫 솔더링시 준비된 전극층의 소모가 발생하게 되고 하지층(금속기판)이 솔더링에 영향을 주게 되는데, 이때 금속기판, 예를 들면 알루미늄에 산화막이 존재할 경우 산화막으로 인해 솔더 재료와의 접합이 정상적으로 되지 않는다. 따라서 전극층과의 밀착력 향상과 전기 전도도를 향상시키기 위해 산화막을 제거한다. 참고적으로 알루미늄이 공기중에 노출되면 약 1 ㎛ 이하로 자연 산화막이 형성된다. 이러한 자연 산화막은 후술할 전극층의 밀착력 향상을 위해 제거하는 것이 바람직하다. 따라서 이온 건(ion gun) 장치를 이용하여 진공상태에서 아르곤 가스 등을 이용해 알루미늄(Al) 산화막을 제거한다.
이후 S18 단계로 진행하여 산화막 제거된 상기 일부면(140) 각각에 도 3e와 같은 전극층(150)을 스퍼터링 방식에 의해 증착한다. 전극층(150) 소재는 금, 구리와 같이 전기 전도도가 우수한 금속을 사용할 수 있을 것이다. 상술한 S16단계와 S18단계는 이온 건과 스퍼터링 장치가 혼용된 챔버에서 진행된다. 그 이유는 알루미늄의 산화막을 제거할 때는 알루미늄의 특성상 산소와 활발히 반응하여 산화막이 생성되기 때문에, 진공상태가 유지된 챔버 내에서 산화막 제거와 전극층(150) 증착이 이뤄져야 한다.
전극층(150)의 증착이 이루어지면 S20단계로 진행하여 도 3f와 같이 쉐도우 마스크를 제거하고, 이어서 S22단계로 진행하여 상기 전극층(150) 상에 페이스트 형태의 혼합물 또는 금속합금 형태의 Au/Sn을 솔더링(eutectic bonding방식)하여 광소자 칩(170)을 접합한다. 이로써, 도 3g에 도시한 바와 같이 수직 절연층(110) 우측 대면적부의 금속 기판(100) 상에는 국부적으로 전극층(150)이 위치하고, 그 전극층(150)상에는 Au/Sn 솔더층(160) 및 LED 광소자 칩(170)이 순차적으로 적층된 구조를 가지게 되는 것이다.
이와 같이 캐비티(120) 형성된 금속 기판(100)의 캐비티 대면적부에 형성된 전극층(150) 상에 Au/Sn 솔더링을 이용하여 광소자 칩(170)이 접합 완료되면, 이후 상기 수직 절연층(110)을 기준으로 우측 금속 기판(100)상에 위치하는 광소자 칩(170)의 일 전극을 와이어(180)를 통해 수직 절연층(110) 좌측에 위치하는 금속 기판(100)과 와이어 본딩(S24단계)한다. 그리고 S26단계에서는 각각의 캐비티(120)에 광소자 칩(170)를 실장한 상태에서 광소자 칩(170)을 보호하거나 이에 더하여 원하는 색상이 발생되도록 하는 형광체가 도포된 봉지재를 캐비티(120) 내부에 봉입함으로써 하나의 LED 금속 기판 패키지의 제조가 완료된다. 마지막으로 S28단계에서는 금속 기판(100)을 절단선을 따라 가로 또는 세로로 분리한 후에 히트싱크와 결합한다. 이러한 S28단계는 금속 기판 패키지 종류에 따라 선별적으로 수행될 수 있다.
이상에서 설명한 바와 같이 본 발명의 일 실시예에 따른 LED 금속기판 패키지는, 알루미늄으로 구성된 금속 패키지 기판 일부에 전극층을 형성하고, 그 전극층상에 방열 특성이 우수하고 접합특성이 우수한 Au/Sn 재료로 솔더링을 형성하여 광소자 칩을 접합으로써, 기존 Ag 에폭시를 사용하는 LED 금속 패키지에 비해 방열 성능이 좋아 결과적으로 광소자 칩의 효율과 수명을 높일 수 있는 효과가 있는 유용한 발명이다.
한편 도 2 및 도 3의 실시예에서는 광소자 칩(170)의 일 전극을 와이어 본딩에 의해 수직 절연측(110) 좌측의 금속 기판(100)에 접합하는 구조를 설명하였으나, 별다른 변형 없이 도 5에 도시한 바와 같은 플립 칩 본딩(Flip Chip Bonding) 방식을 채용하는 금속기판 패키지에도 동일하게 적용할 수 있을 것이다. 이를 위해서는 수직 절연층(110)을 기준으로 그 양측에 각각 전극층(150)을 형성하고, 각각의 전극층(150)상에 Au/Sn 재료로 솔더링(160)을 형성하여 광소자 칩(170)을 접합하면 된다.
즉, 하나 이상의 수직 절연층(110)에 의해 전기적으로 분리되는 금속 기판(100)의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층(110)을 내포하는 하나 이상의 캐비티(120)를 형성하는 단계와, 각 캐비티(120)내에서 상기 수직 절연층(110)에 의해 전기적으로 분리되는 금속기판(100) 양측(대면적부와 소면적부) 각각의 일부를 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와, 마스킹 처리되지 않은 상기 일부면들에 각각 형성된 산화막을 제거하는 단계와, 산화막 제거된 상기 일부면 각각에 전극층(150)을 증착하는 단계와, 상기 쉐도우 마스크를 제거하는 단계와, 상기 전극층(150) 각각에 Au/Sn 솔더링하여 광소자 칩(170)을 플립칩 본딩 접합하는 단계;를 순차적으로 수행하고, 이어서 각 캐비티 내에 봉지재를 봉입함으로써 하나의 LED 금속 기판 패키지 제조가 완료될 수 있다.
이러한 LED 금속 기판 패키지 역시 수직 절연층(110)을 중심으로 그 양측 각각에 국부적으로 전극층(150)을 형성하고, 그 전극층(150)상에 방열 특성이 우수하고 접합특성이 우수한 Au/Sn 재료로 솔더링(160)을 형성하여 광소자 칩(170)을 접합으로써, 기존 Ag 에폭시를 사용하는 LED 금속 패키지에 비해 방열 성능이 우수한 LED 금속 기판 패키지를 제공할 수 있게 되는 것이다.
더 나아가 상술한 실시예들에서는 하나 이상의 캐비티(120)가 형성되는 금속 기판을 가정하여 본 발명의 실시예를 설명하였으나, 도 6에 도시한 바와 같이 캐비티가 형성되지 않는 플랫 타입의 LED 금속 기판 패키지에도 본 발명을 구현할 수 있을 것이다.
즉, 도 6에 도시한 바와 같이 하나 이상의 수직 절연층(110)에 의해 전기적으로 분리되는 금속 기판(100)을 준비하는 단계와, 상기 수직 절연층(110) 각각을 기준으로 일측(예를 들면 우측) 금속 기판(100) 상부의 일부면을 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와, 마스킹 처리되지 않은 상기 일부면들에 형성된 산화막을 제거하는 단계와, 산화막 제거된 상기 일부면 각각에 전극층(150)을 증착하는 단계와, 상기 쉐도우 마스크를 제거하는 단계와, 상기 전극층(150) 상에 Au/Sn 솔더링(160)하여 광소자 칩(170)을 접합하는 단계와, 상기 수직 절연층(110) 각각을 기준으로 일측(우측) 금속 기판(100)상에 위치하는 상기 광소자 칩(170) 각각의 일 전극을 와이어를 통해 각각의 수직 절연층(110) 타측(좌측)에 위치하는 금속 기판(100)과 와이어 본딩하는 단계;를 적어도 포함함으로써 플랫 타입 구조의 LED 금속 패키지를 제조할 수도 있다.
또한 캐비티가 형성되지 않는 플랫 타입의 LED 금속 기판에 플립 칩 본딩을 이용하여 광소자 칩을 접합하고자 한다면,
우선 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판을 준비하고, 각 수직 절연층을 기준으로 그 양측 금속기판의 일부를 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와, 마스킹 처리되지 않은 상기 일부면들에 형성된 산화막을 제거하는 단계와, 산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와, 상기 쉐도우 마스크를 제거하는 단계와, 상기 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 플립칩 본딩 접합하는 단계;를 적어도 포함함으로써, LED 금속 패키지를 제조할 수도 있다.
이 모든 LED 금속 기판 패키지 역시 금속 기판 상에 국부적으로 전극층이 형성되고, 그 전극층상에 방열 특성이 우수하고 접합특성이 우수한 Au/Sn 재료로 솔더링을 형성하여 광소자 칩을 접합으로써, 기존 Ag 에폭시를 사용하는 LED 금속 패키지에 비해 방열 성능이 우수한 효과를 얻을 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 LED 금속 기판 패키지의 제조 공정 흐름도를 도시한 것이며, 도 8a 내지 도 8g는 도 7에 의거하여 제조되는 LED 금속 기판 패키지의 단계별 단면도를 예시한 것이다. 본 발명이 실시예에 따른 LED 금속 기판 패키지는 도 2에 도시한 바와 같이 수직 절연층(110)의 우측에 존재하는 대면적부에 쉐도우 마스크를 이용하여 국부적으로 전극층(150)을 형성할 수도 있지만, 도 7과 같이 도금층을 에칭하여 전극층(180)을 형성할 수도 있다. 이를 도 7과 도 8을 참조하여 부연 설명하면,
우선 S30단계에서는 도 8a에 도시한 바와 같이 하나 이상의 수직 절연층(110)이 형성된 금속 기판(100)을 준비한다. 이러한 금속 기판(100)은 이미 도 2와 도 3에서 충분히 설명하였으므로 이하 상세 설명은 생략하기로 한다. 참고적으로 도 8a에서는 하나의 수직 절연층(110)이 형성되어 있는 금속 기판(100)을 예시하였으나, 이에 한정되지 않고 도 4에 도시한 바와 같이 다수 개의 수직 절연층(110)이 형성되어 있는 금속 기판(100)에 대해서도 동일하게 본 발명이 적용될 수 있다.
금속 기판(100)이 준비되면, 이후 S32 단계에서는 하나 이상의 수직 절연층(110)에 의해 전기적으로 분리되는 금속 기판(100)의 소정 깊이에 이르는 요홈으로 이루어진 캐비티(120)를 형성(도 8b)하는데, 이러한 캐비티(120)는 바닥에 하나 이상의 수직 절연층(110)을 내포하도록 형성되어야 한다. 도 8b에서도 수직 절연층(110)을 하나만 도시하였지만, 금속 기판(100)에 다수 개의 수직 절연층(110)이 형성되어 있다면 광소자 칩의 직병렬 구조에 맞게 다수의 케비티(120)가 형성될 수 있을 것이다.
케비티(120) 가공이 끝나면 이후 S34단계에서는 도 8c에서와 같이 캐비티(120) 형성된 금속 기판(100) 상부면을 금속 도금, 예를 들면, 금 혹은 구리 도금하여 도금층(180)을 형성한다. 이러한 금속 도금층(180)은 전해 또는 무전해 도금 방식이나 스퍼터링 방식에 의해 형성될 수 있을 것이다. 도금층(180)이 형성되면 그 도금층(180)의 일부를 전극층으로 활용하기 위해 도 8d에서와 같이 수직 절연층(110)을 기준으로 우측 금속 기판(100)상에 위치하는 도금층(180) 상부 일부면을 마스킹 처리(S36단계) 한다. 만약 플립 칩 본딩 방식을 채용하는 경우라면, 각 수직 절연층(110)을 기준으로 좌측과 우측에 위치하는 각각의 금속기판(100) 상에 위치하는 도금층(180) 상부 일부면을 각각 마스킹 처리하면 된다.
이후 S38단계에서는 상기 마스킹 처리된 도금층(180)이 하나의 전극층을 형성하도록 마스킹 처리되지 않은 상기 도금층(180) 영역을 도 8e와 같이 에칭 처리한후 전극층(180) 위에 형성된 마스크를 제거(S40단계)한다.
마스크 제거가 완료되면 S42단계에서는 수직 절연층(110)의 우측에 위치하는 전극층(180) 각각에 Au/Sn 솔더링하여 광소자 칩(170)을 접합한다. 여기서 전극층(180) 각각이라고 표현한 것은 케비티(120)가 여러 개 형성된 금속 기판을 가정할 수도 있기 때문이다.
한편 Au/Sn 솔더링을 이용하여 광소자 칩(170)을 전극층(180)에 접합 완료하면, 이후 S44 단계로 진행하여 상기 수직 절연층(110)을 기준으로 우측 금속 기판(100)상에 위치하는 상기 광소자 칩(170)의 일 전극을 와이어(180)를 통해 수직 절연층(110) 좌측에 위치하는 금속 기판(100)과 와이어 본딩한다. 만약 와이어 본딩이 아니라 플립 칩 본딩 방식이라면 수직 절연층(110) 좌우에 형성된 전극층에 Au/Sn 솔더링을 이용하여 광소자 칩(170)을 접합(도 8g)할 것이다. 이와 같이 광소자 칩(170)의 접합이 완료되면, 각 캐비티(120)에 광소자 칩(170)를 실장한 상태에서 광소자 칩(170)을 보호하거나 이에 더하여 원하는 색상이 발생되도록 하는 형광체가 도포된 봉지재를 캐비티(120) 내부에 봉입하는 것과 같은 후처리 공정을 수행함으로써, 하나의 LED 금속 기판 패키지의 제조가 완료된다. 필요에 따라서는 각 단위 패키지별로 절단하는 공정도 추가될 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명의 일 실시예에 따른 LED 금속기판 패키지는, 알루미늄으로 구성된 금속 패키지 기판에 도금층을 형성하고, 그 도금층 일부를 제외한 모든 도금층을 에칭함으로써 일부의 도금층이 전극층으로 전환된다. 그리고 그 전극층상에 방열 특성이 우수하고 접합특성이 우수한 Au/Sn 재료로 솔더링을 형성하여 광소자 칩을 접합으로써, 기존 Ag 에폭시를 사용하는 LED 금속 패키지에 비해 방열 성능이 좋아 결과적으로 광소자 칩의 효율과 수명을 높일 수 있는 효과를 얻을 수 있게 되는 것이다.
도 7의 실시예에서는 금속 기판(100) 상부면에 도금층을 형성하여 전극층을 형성하는 실시예를 설명하였으나, 전극층을 형성하기 위한 부분을 제외한 모든 영역에 마스크 처리하고 그 전극층 영역만을 도금하여 전극층을 형성하는 제조 방법도 고려해 볼 수 있다. 즉, 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성한 이후에, 각 캐비티내에 형성된 금속 기판 상부의 일부면을 제외한 모든 면을 마스킹 처리한다. 이어서 마스킹 처리되지 않은 금속 기판 상부의 일부면을 금속 도금하여 전극층을 형성하고, 마스크를 제거하면, 도 8f와 같은 금속기판 단면을 얻을 수 있다. 이후 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 접합한 연후에, 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 광소자 칩의 일 전극을 와이어를 통해 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하면 도 8g와 같은 금속기판 패키지를 얻을 수 있다.
한편 본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 발명의 실시예들에서는 캐비티 바닥에 하나의 수직 절연층을 내포하는 금속 기판을 가정하여 실시예들을 설명하였으나, 캐비티 바닥에 하나 이상의 수직 절연층을 내포하는 금속 기판을 대상으로 하여 본 발명을 구현할 수도 있을 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
100: 금속 기판 110: 수직 절연층
120: 캐비티 150: 전극층
160: 솔더층 170: 광소자 칩

Claims (11)

  1. 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와;
    각 캐비티내에 형성된 금속 기판 상부의 일부면을 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와;
    마스킹 처리되지 않은 상기 일부면에 형성된 산화막을 제거하는 단계와;
    산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와;
    상기 쉐도우 마스크를 제거하는 단계와;
    상기 전극층 상에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와;
    상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자의 일 전극을 와이어를 통해 상기 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 하는 LED 금속 패키지 제조방법.
  2. 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와;
    각 캐비티내에서 상기 수직 절연층에 의해 전기적으로 분리되는 금속기판 양측 각각의 일부를 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와;
    마스킹 처리되지 않은 상기 일부면들에 형성된 산화막을 제거하는 단계와;
    산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와;
    상기 쉐도우 마스크를 제거하는 단계와;
    상기 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 플립칩 본딩 접합하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 하는 LED 금속 패키지 제조방법.
  3. 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와;
    상기 캐비티 형성된 금속 기판 상부면을 금속 도금하여 도금층을 형성하는 단계와;
    상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 도금층 상부 일부면을 마스킹 처리하는 단계와;
    상기 마스킹 처리된 도금층이 하나의 전극층을 형성하도록 상기 마스킹 처리되지 않은 상기 도금층 영역을 에칭 처리하는 단계와;
    상기 마스크를 제거하는 단계와;
    상기 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와;
    상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자의 일 전극을 와이어를 통해 상기 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 하는 LED 금속 패키지 제조방법.
  4. 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와;
    각 캐비티내에 형성된 금속 기판 상부의 일부면을 제외한 모든 면을 마스킹 처리하는 단계와;
    마스킹 처리되지 않은 상기 금속 기판 상부의 일부면을 금속 도금하여 전극층을 형성하는 단계와;
    상기 마스크를 제거하는 단계와;
    상기 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와;
    상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자의 일 전극을 와이어를 통해 상기 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 하는 LED 금속 패키지 제조방법.
  5. 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와;
    상기 캐비티 형성된 금속 기판 상부면을 금속 도금하여 도금층 형성하는 단계와;
    각각의 캐비티내에서 상기 수직 절연층에 의해 전기적으로 분리되는 금속기판 양측 각각의 도금층 일부면을 마스킹 처리하는 단계와;
    상기 마스킹 처리된 도금층 각각이 하나의 전극층을 형성하도록 상기 마스킹 처리되지 않은 상기 도금층 영역을 에칭 처리하는 단계와;
    상기 마스크를 제거하는 단계와;
    상기 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 플립칩 본딩 접합하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 하는 LED 금속 패키지 제조방법.
  6. 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판을 준비하는 단계와;
    상기 수직 절연층 각각을 기준으로 일측 금속 기판 상부의 일부면을 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와;
    마스킹 처리되지 않은 상기 일부면들에 형성된 산화막을 제거하는 단계와;
    산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와;
    상기 쉐도우 마스크를 제거하는 단계와;
    상기 전극층 상에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와;
    상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자 각각의 일 전극을 와이어를 통해 각각의 수직 절연층 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 하는 LED 금속 패키지 제조방법.
  7. 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판을 준비하는 단계와;
    각 수직 절연층을 기준으로 그 양측 금속기판의 일부를 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와;
    마스킹 처리되지 않은 상기 일부면들에 형성된 산화막을 제거하는 단계와;
    산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와;
    상기 쉐도우 마스크를 제거하는 단계와;
    상기 전극층 각각에 Au/Sn 솔더링하여 광소자 칩을 플립칩 본딩 접합하는 단계;를 적어도 포함하여 LED 금속 패키지를 제조함을 특징으로 하는 LED 금속 패키지 제조방법.
  8. 청구항 1 내지 청구항 7중 어느 한 항에 있어서, 상기 금속 기판과 광소자 칩은 각각 알루미늄 기판과 UV(자외선) LED 칩임을 특징으로 하는 LED 금속 패키지 제조방법.
  9. 하나 이상의 수직 절연층이 형성되어 있는 금속기판과;
    각각의 상기 수직 절연층을 기준으로 일측 혹은 양측에 국부적(局部的)으로 증착되되, 광소자 칩이 안착될 부위에만 증착되는 전극층과;
    상기 전극층상에 접합되는 UV(자외선) 광소자 칩;을 포함하되,
    상기 UV 광소자 칩은 Au/Sn 솔더층에 의해 상기 전극층상에 접합됨을 특징으로 하는 LED 금속기판 패키지.
  10. 청구항 9에 있어서, 상기 전극층과 솔더층 및 UV 광소자 칩은 상기 금속 기판의 소정 깊이에 이르는 요홈으로 이루어진 캐비티 내에 순차 적층되되, 그 캐비티 바닥에는 하나 이상의 수직 절연층이 내포됨을 특징으로 하는 LED 금속기판 패키지.
  11. 삭제
KR1020120144393A 2012-12-12 2012-12-12 엘이디 금속기판 패키지 및 그 제조방법 KR101373710B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120144393A KR101373710B1 (ko) 2012-12-12 2012-12-12 엘이디 금속기판 패키지 및 그 제조방법
US14/650,672 US9559276B2 (en) 2012-12-12 2013-12-06 LED metal substrate package and method of manufacturing same
PCT/KR2013/011265 WO2014092392A1 (ko) 2012-12-12 2013-12-06 엘이디 금속기판 패키지 및 그 제조방법
CN201380065063.9A CN104937732B (zh) 2012-12-12 2013-12-06 Led金属基板封装及其制造方法
US15/392,090 US9768369B2 (en) 2012-12-12 2016-12-28 LED metal substrate package and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120144393A KR101373710B1 (ko) 2012-12-12 2012-12-12 엘이디 금속기판 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101373710B1 true KR101373710B1 (ko) 2014-03-13

Family

ID=50648535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120144393A KR101373710B1 (ko) 2012-12-12 2012-12-12 엘이디 금속기판 패키지 및 그 제조방법

Country Status (4)

Country Link
US (2) US9559276B2 (ko)
KR (1) KR101373710B1 (ko)
CN (1) CN104937732B (ko)
WO (1) WO2014092392A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108199A (ko) * 2015-03-06 2016-09-19 쇼오트 아게 밀봉된 led 조명 및 밀봉된 led 조명을 제조하기 위한 방법
WO2016167625A3 (ko) * 2015-04-16 2016-12-29 주식회사 엘리텍 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR20190110488A (ko) 2018-03-20 2019-09-30 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
KR20190110191A (ko) 2018-03-20 2019-09-30 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
US11335843B2 (en) 2017-09-05 2022-05-17 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373710B1 (ko) * 2012-12-12 2014-03-13 (주)포인트엔지니어링 엘이디 금속기판 패키지 및 그 제조방법
KR20170064673A (ko) * 2015-12-02 2017-06-12 (주)포인트엔지니어링 칩기판
KR101931318B1 (ko) 2017-09-26 2018-12-20 (주)포인트엔지니어링 칩 패키지
KR20200140792A (ko) * 2018-05-03 2020-12-16 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 소자 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
KR20110109651A (ko) * 2010-03-31 2011-10-06 (주)포인트엔지니어링 광소자 모듈 및 그 제조 방법
KR20120125350A (ko) * 2010-02-09 2012-11-14 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 발광 장치의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217322B2 (ja) * 1999-02-18 2001-10-09 日亜化学工業株式会社 チップ部品型発光素子
JP4359195B2 (ja) * 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
JP2006261569A (ja) * 2005-03-18 2006-09-28 Dowa Mining Co Ltd サブマウントおよびその製造方法
EP2009971B1 (en) * 2006-04-17 2015-01-07 DOWA Electronics Materials Co., Ltd. Solder layer, substrate for device junction utilizing the same, and process for manufacturing the substrate
US8773006B2 (en) * 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
US8704433B2 (en) * 2011-08-22 2014-04-22 Lg Innotek Co., Ltd. Light emitting device package and light unit
KR101373710B1 (ko) * 2012-12-12 2014-03-13 (주)포인트엔지니어링 엘이디 금속기판 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
KR20120125350A (ko) * 2010-02-09 2012-11-14 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 발광 장치의 제조 방법
KR20110109651A (ko) * 2010-03-31 2011-10-06 (주)포인트엔지니어링 광소자 모듈 및 그 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108199A (ko) * 2015-03-06 2016-09-19 쇼오트 아게 밀봉된 led 조명 및 밀봉된 led 조명을 제조하기 위한 방법
KR102034919B1 (ko) * 2015-03-06 2019-10-21 쇼오트 아게 밀봉된 led 조명 및 밀봉된 led 조명을 제조하기 위한 방법
US10890318B2 (en) 2015-03-06 2021-01-12 Schott Ag Hermetically sealed LED light and method for manufacturing a hermetically sealed LED light
US11933485B2 (en) 2015-03-06 2024-03-19 Schott Ag Hermetically sealed LED light and method for manufacturing a hermetically sealed LED light
WO2016167625A3 (ko) * 2015-04-16 2016-12-29 주식회사 엘리텍 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
US11335843B2 (en) 2017-09-05 2022-05-17 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device package
KR20190110488A (ko) 2018-03-20 2019-09-30 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
KR20190110191A (ko) 2018-03-20 2019-09-30 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
KR102036343B1 (ko) 2018-03-20 2019-10-24 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
KR102342724B1 (ko) 2018-03-20 2021-12-24 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법

Also Published As

Publication number Publication date
US20170117448A1 (en) 2017-04-27
CN104937732B (zh) 2018-02-23
US9768369B2 (en) 2017-09-19
WO2014092392A1 (ko) 2014-06-19
CN104937732A (zh) 2015-09-23
US9559276B2 (en) 2017-01-31
US20160190407A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
KR101373710B1 (ko) 엘이디 금속기판 패키지 및 그 제조방법
JP4989614B2 (ja) 高出力ｌｅｄパッケージの製造方法
US8629549B2 (en) Carrier body for a semiconductor component, semiconductor component and method for producing a carrier body
US20080261339A1 (en) Packaging method to manufacture package for a high-power light emitting diode
JP4870233B1 (ja) チップｌｅｄ
KR101255121B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
US9041020B2 (en) Electrolytically coated optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2015502021A (ja) 三次元構造体を有するフレキシブル発光半導体装置
TW201318221A (zh) 發光二極體之矽支架及其製造方法
US20090289274A1 (en) Package structure of light emitting diode and method of manufacturing the same
JP2011258991A (ja) 高出力ｌｅｄパッケージ及びその製造方法
US20090189179A1 (en) Method for manufacturing light emitting diode package
US10692843B2 (en) Flexible light emitting semiconductor device with large area conduit
CN102522400A (zh) 一种防静电损伤的垂直发光器件及其制造方法
US20160218263A1 (en) Package structure and method for manufacturing the same
KR102397909B1 (ko) 기판 및 이를 포함하는 광원 모듈
CN104979441A (zh) 一种led芯片及其制作方法及led显示装置
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
TWI565101B (zh) 發光二極體封裝體及其製造方法
KR101308090B1 (ko) 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판
KR101264251B1 (ko) 다층 반사면을 갖는 방열 기판 및 이를 이용한 발광 다이오드 패키지
KR101241447B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101164967B1 (ko) 세라믹 코팅층이 형성된 광소자 패키지 및 그 제조 방법
GB2551154B (en) Light-emitting diode package and method of manufacture
KR101164971B1 (ko) 세라믹 입자층을 갖는 필름 타입의 광소자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190121

Year of fee payment: 6