KR20190110191A - 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 - Google Patents
광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 Download PDFInfo
- Publication number
- KR20190110191A KR20190110191A KR1020180031821A KR20180031821A KR20190110191A KR 20190110191 A KR20190110191 A KR 20190110191A KR 1020180031821 A KR1020180031821 A KR 1020180031821A KR 20180031821 A KR20180031821 A KR 20180031821A KR 20190110191 A KR20190110191 A KR 20190110191A
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- island
- space region
- optical device
- metal member
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 150
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000007747 plating Methods 0.000 claims description 278
- 229910052751 metal Inorganic materials 0.000 claims description 191
- 239000002184 metal Substances 0.000 claims description 191
- 229910000679 solder Inorganic materials 0.000 claims description 87
- 230000002093 peripheral effect Effects 0.000 claims description 62
- 238000009413 insulation Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 20
- 150000002739 metals Chemical class 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 description 26
- 230000000694 effects Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000009736 wetting Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910020816 Sn Pb Inorganic materials 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 2
- 229910020888 Sn-Cu Inorganic materials 0.000 description 2
- 229910020922 Sn-Pb Inorganic materials 0.000 description 2
- 229910020994 Sn-Zn Inorganic materials 0.000 description 2
- 229910020988 Sn—Ag Inorganic materials 0.000 description 2
- 229910019204 Sn—Cu Inorganic materials 0.000 description 2
- 229910008783 Sn—Pb Inorganic materials 0.000 description 2
- 229910009069 Sn—Zn Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
본 발명은 본 발명은 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법에 관한 것으로서, 특히 광반사 효율의 저하를 방지하면서 실장된 광소자의 자기 정렬(self-align)을 유도하여 광소자의 실장 정밀도를 향상시킬 수 있는 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법에 관한 것이다.
Description
본 발명은 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법에 관한 것으로서, 특히 광소자를 실장할 때 광소자가 틸팅되는 것이 방지되는 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법에 관한 것이다.
광소자 패키지는 광소자가 실장되어 빛을 생성하는 장치를 말한다. 이 경우, 광소자는 전기적으로 신호를 인가받아 빛을 생성하는 소자를 의미한다. 이러한 광소자 중 발광다이오드(LED, Light Emitting Diode)는 기존의 광소자들에 비해 효율이 높을 뿐만 아니라 높은 휘도의 빛을 생성할 수 있어 디스플레이 분야에서 널리 쓰이고 있다. 광소자 패키지는 광소자용 기판에 광소자 등을 설치하여 제조될 수 있다. 본 명세서의 광소자는 적외선 LED, 가시광선 LED 및 자외선 LED를 포함한다.
종래 수직 절연층이 형성되어 있는 금속기판은, 예를 들어 금속기판과 절연층을 교호적으로 적층(또는 형성)한 상태에서 이를 소정의 길이(폭) 만큼씩 상하로 절단하는 방식으로 형성될 수 있다. 이러한 수직 절연층이 형성된 금속기판의 재료로는 열 전도도 및 전기 전도도가 좋은 알루미늄이나 구리 또는 이들을 하나 이상 포함하는 합금 등이 사용될 수 있다. 더 나아가 수직 절연층이 형성된 금속기판의 상부면에는 기계적인 가공이나 화학적인 식각 등에 의해서 형성된 상광하협(上廣下陜) 형상의 캐비티(60)가 형성되어 있다. 한편, 광소자에서 생성된 광의 반사 성능이나 본딩 성능을 향상시키기 위해 캐비티 주벽과 금속기판 상면에는 금속 도금, 예를 들어 은(Ag) 도금층이 전해 또는 무전해 도금 방식이나 스퍼터링 방식으로 형성되어 있으며, 캐비티 내의 은 도금층 상부 일부면에는 광소자이 Ag 에폭시 접착제로 접합되어 있다.
상술한 구조의 Ag 에폭시는 전기 전도성과 접합 특성이 좋으나 상대적으로 열 전도도가 낮아 고 전력 광소자가 실장된 패키지에서는 열저항을 발생시켜, 패키지 전체적으로 방열 특성이 저하되는 요인으로 작용하기 때문에, 결과적으로 광소자의 수명을 단축시키는 결과를 초래한다. 더욱이 광소자가 가시광 영역의 광소자에 비해 많은 열을 발생시키는 자외선 LED라면 상술한 바와 같은 문제가 더 크게 부각될 것이다.
이와 같은 문제점을 해결하고자, 본 출원인은 한국등록특허 제10-1373710호(이하, '선행발명'이라 함)에 개시된 바와 같이 Au/Sn 솔더링하여 광소자 칩을 접합하는 제조방법 및 구조를 발명하였다. 선행발명은, 하나 이상의 수직 절연층에 의해 전기적으로 분리되는 금속 기판의 소정 깊이에 이르는 요홈으로 이루어지되, 바닥에 하나 이상의 수직 절연층을 내포하는 하나 이상의 캐비티를 형성하는 단계와; 각 캐비티내에 형성된 금속 기판 상부의 일부면을 제외한 모든 면을 쉐도우 마스킹 처리하는 단계와; 마스킹 처리되지 않은 상기 일부면에 형성된 산화막을 제거하는 단계와; 산화막 제거된 상기 일부면 각각에 전극층을 증착하는 단계와; 상기 쉐도우 마스크를 제거하는 단계와; 상기 전극층 상에 Au/Sn 솔더링하여 광소자 칩을 접합하는 단계와; 상기 수직 절연층 각각을 기준으로 일측 금속 기판상에 위치하는 상기 광소자의 일 전극을 와이어를 통해 상기 수직 절연층 각각의 타측에 위치하는 금속 기판과 와이어 본딩하는 단계;를 적어도 포함한다.
그런데 선행발명은 쉐도우 마스크를 이용하여 전극층을 아일랜드 형태로 형성한다는 점에서 캐비티의 깊이를 깊게 형성할 경우에 있어 아일랜드 형태의 전극층 형성에 정밀도를 형성하는데 한계가 있고, 전극층이 일부에만 형성됨에 따라 광반사 효율을 향상시키는데 한계가 있다는 문제가 있다.
이처럼 종래의 광소자 패키지에 광소자를 실장할 때 광소자가 정위치에 정밀하게 실장하는 것이 곤란한 문제가 발생하는 경우가 있고, 광소자의 위치를 정밀하게 하다보니 광반사 효율이 저하되는 문제가 발생하여 광반사 효율의 저하를 방지하면서 광소자의 실장 위치를 정밀하게 할 필요성이 대두되었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 광반사 효율의 저하를 방지하면서 실장된 광소자의 자기 정렬(self-align)을 유도하여 광소자의 실장 정밀도를 향상시킬 수 있는 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법를 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 광소자용 기판은, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2금속부재; 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 공간영역; 상기 제1아일랜드 도금층 및 상기 공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 및 상기 제2금속부재의 상면에 형성된 제2도금층을 포함한다.
또한, 상기 제1아일랜드 도금층은 다각 형상으로 형성되고, 상기 공간영역은 상기 제1아일랜드 도금층과 상기 제1주변 도금층 사이에 형성되어 상기 제1아일랜드 도금층과 상기 제1주변 도금층이 서로 연결되지 않도록 하는 것을 특징으로 한다.
또한, 상기 제1아일랜드 도금층, 상기 제1주변 도금층 및 상기 제2도금층은 동일 금속으로 형성되는 것을 특징으로 한다.
또한, 상기 수직절연부를 기준으로 일측에는 제1주변 도금층, 공간영역 및 제1아일랜드 도금층이 형성되고, 상기 수직절연부를 기준으로 타측에는 제2도금층이 형성되며, 상기 수직절연부를 가로지는 선을 따라, 제2도금층, 수직절연부, 제1주변도금층, 공간영역 및 제1아일랜드 도금층 순으로 차례대로 위치하는 것을 특징으로 한다.
한편, 본 발명의 일 특징에 따른 광소자용 기판은, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재; 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 제1공간영역; 상기 제1아일랜드 도금층 및 상기 제1공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 상기 제2금속부재의 상면에 형성된 제2아일랜드 도금층; 상기 제2금속부재의 상면이 노출되도록 상기 제2아일랜드 도금층의 외측으로 형성되는 제2공간영역; 상기 제2아일랜드 도금층 및 상기 제2공간영역을 제외하고 상기 제2금속기판의 상면에 형성된 제2주변 도금층;을 포함한다.
또한, 상기 제1공간영역은 역 'ㄷ'형상이고, 상기 제2공간영역은 'ㄷ'형상이며, 상기 제1,2공간영역이 마주보는 사이에 수직절연부이 위치하는 것을 특징으로 한다.
한편, 본 발명의 일 특징에 따른 광소자 패키지는 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2금속부재; 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 공간영역; 및 상기 제1아일랜드 도금층 및 상기 공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 상기 제2금속기판의 상면에 형성된 제2도금층; 상기 제1아일랜드 도금층 상에 형성된 솔더; 상기 솔더 상에 형성되며 제1단자가 상기 제1금속부재와 전기적으로 연결되는 광소자; 및 상기 광소자의 제2단자를 상기 제2금속부재와 전기적으로 연결하는 와이어를 포함한다.
또한, 상기 제1,2금속부재는 솔더 비친화력 금속인 것을 특징으로 한다.
한편, 본 발명의 일 특징에 따른 광소자 패키지는, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재; 상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층; 상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 제1공간영역; 상기 제1아일랜드 도금층 및 상기 제1공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 상기 제2금속부재의 상면에 형성된 제2아일랜드 도금층; 상기 제2금속부재의 상면이 노출되도록 상기 제2아일랜드 도금층의 외측으로 형성되는 제2공간영역; 상기 제2아일랜드 도금층 및 상기 제2공간영역을 제외하고 상기 제2금속기판의 상면에 형성된 제2주변 도금층; 상기 제1아일랜드 도금층의 상에 형성된 제1솔더; 상기 제2아일랜드 도금층의 상에 형성된 제2솔더; 및 상기 제1솔더 상에 구비되는 제1단자가 상기 제1금속부재와 전기적으로 연결되고, 상기 제2솔더 상에 구비되는 제2단자가 상기 제2금속부재와 전기적으로 연결되는 광소자; 를 포함한다.
한편, 본 발명의 일 특징에 따른 광소자용 기판의 제조방법은, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재를 형성하는 단계; 상기 제1,2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 소정의 깊이로 형성된 캐비티를 형성하는 단계; 상기 캐비티의 바닥면에 도금층을 형성하는 단계; 및 상기 제1금속부재의 상기 캐비티 바닥면에 형성된 도금층을 레이저를 이용하여 패터닝하여 상기 제1금속부재의 상면이 노출되도록 공간영역을 형성하되, 상기 공간영역의 내측으로는 제1아일랜드 도금층이 형성되고, 상기 공간영역의 외측으로는 제1주변 도금층이 형성되도록 하는 단계;를 포함한다.
한편, 본 발명의 일 특징에 따른 광소자용 기판의 제조방법은, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재를 형성하는 단계; 상기 제1,2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 소정의 깊이로 형성된 캐비티를 형성하는 단계; 상기 캐비티의 바닥면에 도금층을 형성하는 단계; 상기 제1,2금속부재의 상기 캐비티의 바닥면에 형성된 도금층을 레이저를 이용하여 패터닝하여 상기 제1,2금속부재의 상면이 노출되도록 각각 제1,2공간영역을 형성하되, 상기 제1공간영역의 내측으로는 제1아일랜드 도금층이 형성되고, 상기 제1공간영역의 외측으로는 제1주변 도금층이 형성되도록 하며, 제2공간영역의 내측으로는 제2아일랜드 도금층이 형성되고, 상기 제2공간영역의 외측으로는 제2주변 도금층이 형성되도록 하는 단계; 를 포함한다.
한편, 본 발명의 일 특징에 따른 광소자 패키지의 제조방법은, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재를 형성하는 단계; 상기 제1,2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 소정의 깊이로 형성된 캐비티를 형성하는 단계; 상기 캐비티의 바닥면에 도금층을 형성하는 단계; 상기 제1금속부재의 상기 캐비티 바닥면에 형성된 도금층을 레이저를 이용하여 패터닝하여하여 상기 제1금속부재의 상면이 노출되도록 공간영역을 형성하되, 상기 공간영역의 내측으로는 제1아일랜드 도금층이 형성되고, 상기 공간영역의 외측으로는 제1주변 도금층이 형성되도록 하는 단계; 상기 제1아일랜드 도금층 상에 솔더를 형성하는 단계; 상기 솔더 상에 광소자를 접합하는 단계; 및 와이어를 이용하여 상기 광소자의 상면에 형성된 단자를 상기 제2금속부재와 연결하는 단계를 포함한다.
한편, 본 발명의 일 특징에 따른 광소자용 기판의 제조방법은, 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재를 형성하는 단계; 상기 제1,2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 소정의 깊이로 형성된 캐비티를 형성하는 단계; 상기 캐비티의 바닥면에 도금층을 형성하는 단계; 상기 제1,2금속부재의 상기 캐비티의 바닥면에 형성된 도금층을 레이저를 이용하여 패터닝하여하여 상기 제1,2금속부재의 상면이 노출되도록 각각 제1,2공간영역을 형성하되, 상기 제1공간영역의 내측으로는 제1아일랜드 도금층이 형성되고, 상기 제1공간영역의 외측으로는 제1주변 도금층이 형성되도록 하며, 제2공간영역의 내측으로는 제2아일랜드 도금층이 형성되고, 상기 제2공간영역의 외측으로는 제2주변 도금층이 형성되도록 하는 단계; 상기 제1아일랜드 도금층 상에 제1솔더를 형성하고, 제2아일랜드 도금층 상에 제2솔더를 형성하는 단계; 및 상기 제1,2솔더 상에 제1,2단자가 위치하도록 광소자를 접합하는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 광반사 효율의 저하를 방지하면서 실장된 광소자의 자기 정렬(self-align)을 유도하여 광소자의 실장 정밀도를 향상시킬 수 있다.
도1(a) 내지 도1(c)는 본 발명의 바람직한 제1실시예에 따라 수직절연부 및 캐비티를 형성한 광소자용 기판의 도면.
도2(a) 내지 도2(c)는 도1(a) 내지 도1(c)에 도금층을 형성한 도시한 도면.
도3(a) 내지 도3(c)는 도2(a) 내지 도2(c)에서 공간영역을 형성한 도면.
도4(a) 내지 도4(c)는 도3(a) 내지 도3(c)에서 솔더를 형성한 도면.
도5(a) 내지 도5(c)는 도4(a) 내지 도4(c)에서 광소자를 접합한 도면.
도6(a) 내지 도6(c)는 본 발명의 바람직한 제2실시예에 따라 수직절연부 및 캐비티를 형성한 광소자용 기판의 도면.
도7(a) 내지 도7(c)는 도6(a) 내지 도6(c)에 도금층을 형성한 도시한 도면.
도8(a) 내지 도8(c)는 도7(a) 내지 도7(c)에서 공간영역을 형성한 도면.
도9(a) 내지 도9(c)는 도8(a) 내지 도8(c)에서 솔더를 형성한 도면.
도10(a) 내지 도10(c)는 도9(a) 내지 도9(c)에서 광소자를 접합한 도면.
이상에서 각 도면에서의 도(b)는 도(a)의 A-A'단면이고, 도(c)는 도(a)의 평면도임.
도2(a) 내지 도2(c)는 도1(a) 내지 도1(c)에 도금층을 형성한 도시한 도면.
도3(a) 내지 도3(c)는 도2(a) 내지 도2(c)에서 공간영역을 형성한 도면.
도4(a) 내지 도4(c)는 도3(a) 내지 도3(c)에서 솔더를 형성한 도면.
도5(a) 내지 도5(c)는 도4(a) 내지 도4(c)에서 광소자를 접합한 도면.
도6(a) 내지 도6(c)는 본 발명의 바람직한 제2실시예에 따라 수직절연부 및 캐비티를 형성한 광소자용 기판의 도면.
도7(a) 내지 도7(c)는 도6(a) 내지 도6(c)에 도금층을 형성한 도시한 도면.
도8(a) 내지 도8(c)는 도7(a) 내지 도7(c)에서 공간영역을 형성한 도면.
도9(a) 내지 도9(c)는 도8(a) 내지 도8(c)에서 솔더를 형성한 도면.
도10(a) 내지 도10(c)는 도9(a) 내지 도9(c)에서 광소자를 접합한 도면.
이상에서 각 도면에서의 도(b)는 도(a)의 A-A'단면이고, 도(c)는 도(a)의 평면도임.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
이하 첨부한 도면에 도시된 실시예들을 참조하여 본 발명의 바람직한 실시예에 따른 광디바이스용 단위 기판을 상세히 설명한다. 다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해는 편의상 생략하기로 한다.
도 1 내지 5는 본 발명의 바람직한 제1실시예에 따른 광소자용 기판 및 광소자 패키지의 제조방법을 도시한 도면이다.
도 1에 도시된 같이, 우선 수직절연부(130)를 사이에 개재시켜 서로 접합되는 제1,2 금속부재(110a, 110b)를 형성하고, 제1,2금속부재(110a, 110b)의 상면에서 수직절연부(130)를 포함하는 영역에서 소정의 깊이로 형성된 캐비티(140)를 형성한다.
도 1에 도시된 광소자용 기판은, 제1,2금속부재(110a, 110b)가 서로 접합되어 금속부재(110)을 이루게 된다. 즉, 제1금속부재(110a)와, 제1금속부재(110a)의 측면에 위치하여 제1금속부재(110a)와 결합되는 제2금속부재(110b), 및 제1금속부재(110a)와 제2금속부재(110b)의 접합부에 형성되며 제1금속부재(110a)와 제2금속부재(11b)를 전기적으로 절연시키는 수직절연부(130)를 구비한다.
제1,2금속부재(110a, 110b)는 솔더 비친화력 금속인 것이 바람직하며, 본 발명의 바람직한 실시예로서 제1,2금속부재(110a, 110b)는 알루미늄 또는 알루미늄 합금으로 이루어진다.
수직절연부(130)는 절연성을 갖는 물질로 구현될 수 있다. 절연성 액상 접합제를 이용하여 수직절연부(130)를 형성할 수 있다. 액상 접합제 등을 사용하여 제1, 2 금속부재(110a, 110b)와 수직절연부(130)를 접합함에 있어서 접합력을 증진시키기 위해 합성수지 재질의 접합 필름을 개재시킨 상태에서 접합할 수도 있다. 한편으로는 제1,2금속판재(110a, 110b)의 적어도 어느 한 면에 대하여 아노다이징(anodizing) 처리가 되고 아노다이징 처리면이 서로 마주보는 상태에서 서로 접합할 수도 있다. 즉, 제1, 2 금속부재(110a, 110b)가 알루미늄(또는 알루미늄 합금) 재질로 이루어진 경우, 접합 공전 전에 적어도 한 면을 아노다이징 처리함으로써 수직절연부(130)에 포함시킬 수 있다.
광소자용 기판(100)은 상면에서 수직절연부(130)를 포함하는 영역에 대해서 소정 깊이에 이르는 홈으로 이루어지는 캐비티(140)가 형성된다. 캐비티(140)는 상광하협의 형상 구조를 가지며 상부는 개방되고, 하부는 평평한 바닥면(170)으로 구성된다.
수직절연부(130)는 금속부재(110)의 중심선에서 제1금속부재(110a) 측으로 소정 거리만큼 편심되어 형성된다. 이에 따라 수직절연부(130)와 제1금속부재(110a) 사이의 캐비티(140)의 바닥면(170)의 면적이 수직절연부(130)와 제2금속부재(110b) 사이의 캐비티(140)의 바닥면의 면적보다 크게 형성된다.
다음으로 도 1에 도시된 광소자용 기판을 이용하여, 도 2에 도시된 같이, 캐비티(140)의 바닥면(170)에 도금층(200)을 형성한다.
도금층(200)은 수직절연부(130)의 상면에는 형성되지 않으며, 제1금속부재(110a)의 상면에 형성되는 제1도금층(210)과 제2금속부재(110b)의 상면에 형성되는 제2도금층(230)으로 구성된다. 제1도금층(210)의 면적은 제2도금층(230)의 면적보다 넓게 형성된다.
제1,2도금층(210)은 한번의 도금공정에 의해 일체로 형성되며, 동일 금속으로 형성된다. 또한, 제1,2금속주재(110a, 110b)보다 광반사율이 높은 금속 재질인 것이 바람직하며 보다 바람직하게는 금 또는 은 도금에 의해 형성된다.
다음으로, 도 2에 도시된 광소자용 기판을 이용하여, 도 3에 도시된 바와 같이, 레이저를 이용하여 도금층을 패터닝한다. 다시 말해, 제1금속부재(110a)의 캐비티 바닥면(170)에 형성된 제1도금층(210)을 레이저를 이용하여 패터닝하여 제1금속부재(110a)의 상면이 노출되도록 공간영역(300)을 형성하되, 공간영역(300)의 내측으로는 제1아일랜드 도금층(210a)이 형성되고, 공간영역(300)의 외측으로는 제1주변 도금층(210b)이 형성되도록 한다.
제1아일랜드 도금층(210a)은 광소자(500)가 실장되는 실장영역을 제공하므로 광소자(500)의 수평 단면 형상과 대응되는 형상을 갖는다. 예건대, 광소자(500)의 수평 단면의 형상이 다각 형상인 경우에는 제1아일랜드 도금층(210a)의 수평 단면 형상도 다각 형상으로 형성된다.
레이저가 조사된 제1도금층(210)의 영역은 제거되어 제1금속부재(110a)의 상면이 노출되면서 공간영역(300)을 형성하게 된다. 공간영역(300)은 제1아일랜드 도금층(210a)과 제1주변 도금층(210b) 사이에 형성되어 제1아일랜드 도금층(210a)과 제1주변 도금층(210b)이 서로 연결되지 않도록 하는 공간이 된다.
공간영역(300)은 'ㅁ'형상으로 형성될 수 있다. 이 경우 제1아일랜드 도금층(210a)과 제1주변 도금층(210b)은 'ㅁ'형상의 공간영역(300)을 사이에 두고서 서로 이격되게 형성된다.
도 3을 기준으로 살펴보면, 수직절연부(130)를 기준으로 일측에는 제1주변 도금층(210b), 공간영역(300) 및 제1아일랜드 도금층(210a)이 형성되고, 수직절연부(130)를 기준으로 타측에는 제2도금층(230)이 형성된다. 다시 말해 수직절연부(130)를 가로지는 선을 따라 그 좌측에서 부터 우측으로, 제2도금층(230), 수직절연부(130), 제1주변 도금층(210b), 공간영역(300) 및 제1아일랜드 도금층(210a) 순으로 차례대로 위치하게 된다.
공간영역(300)은 수직절연부(130)를 기준으로 소정 간격으로 이격(도3(a) 내지 (c)를 참조하면 수직절연부(130)의 우측으로 소정간격으로 이격됨)되어 형성된다. 제1아일랜드 도금층(210a)는 공간영역(300)의 내측에 위치하며, 제1주변 도금층(210b)은 수직절연부(130)을 기준으로 일측(도3(a) 내지 (c)를 참조하면 수직절연부(130)의 우측)에 위치하면서 공간영역(300)과 제1아일랜드 도금층(210a)을 제외한 캐비티 바닥면(170) 상에 형성된다.
수직절연부(130)를 기준으로 타측(도3(a) 내지 (c)를 참조하면 수직절연부(130)의 좌측)에 형성된 제2도금층(230)에는 레이저가 조사되지 않으므로 도 2에 도시된 바와 같은 제2도금층(230)이 그대로 남아있게 된다. 이처럼 도 2에 도시된 바와 같은 도금층(200) 중에서 공간영역(300)을 제외하고는 도금층(200)이 그대로 남아있게 된다. 이를 통해 도금층(200)을 캐비티 바닥면(170)에 형성한 목적 및 취지가 상실되는 것이 최소화되며, 제1주변 도금층(210b) 및 제2도금층(230)의 구성을 통해 빛 반사효율의 저하를 방지할 수 있게 된다.
이와 같은 도 1 내지 3에 도시된 바와 같은 과정을 통해 광소자용 기판의 제작이 이루어지게 된다.
다음으로 도 4, 5를 참조하여 광소자를 실장한 광소자 패키지의 제조과정을 살펴보면, 먼저 도 3에 도시된 광소자용 기판을 이용하여, 도 4에 도시된 같이, 제1아일랜드 도금층(210a) 상에 솔더(400)를 형성한다. 그런 다음 도 5에 도시된 바와 같이, 솔더(400) 상에 광소자(500)를 접합한다.
솔더(400)는 Au-Sn 솔더, Sn-Ag솔더, Sn-Ag-Cu 솔더, Sn-Zn솔더, Sn-Pb솔더, Sn-Cu솔더일 수 있다. 한편, 솔더(400)는 크림 솔더일 수 있으며, 리플로우 머신을 통과시켜 리플로우 머신에서 구간별 예열을 하여 솔더(400)를 녹여 솔더링을 할 수 있다. 리플로우 머신에서는, 예열하고 솔더(400) 내부의 플럭스 용융 및 건조가 이루어지며 리플로우 구간에서 솔더(400)의 납 성분이 용융되면서 광소자(500)가 본딩되고 마지막 냉각이 이루어지게 된다. 위와 같이 광소자(500)를 접합하는 과정에서, 용융된 솔더(400)는 제1아일랜드 도금층(210a)의 표면에서 퍼지는 젖음(wetting) 현상이 일어나며 이로 인해 솔더(400)는 제1아일랜드 도금층(210a) 상에서 고르게 퍼지게 된다.
광소자(500)를 솔더(400) 상에 실장할 때 광소자(500)의 정렬오차가 있더라도, 젖음 현상은 광소자(500)의 금속층과도 반응하여 광소자(500)가 제1아일랜드 도금층(210a)의 형상과 대응되는 형상으로 자기 정렬(self-align)되므로 광소자(500)의 정렬 오차를 보정하는 효과를 발휘하게 된다.
한편, 광소자(500)에서 방출된 광을 집광하여 광경로를 길게 구성하기 위해서는 캐비티의 단면 폭보다 깊이를 길게 형성할 필요가 있다. 그런데 마스크를 이용한 포토공정을 통해 패터닝하여 아일랜드 도금층을 형성하는 경우에는 마스크와 캐비티 바닥면과의 거리가 길어져 정밀한 패터닝이 어려워지고 아일랜드 도금층의 정밀 형성이 곤란해지는 문제가 발생하게 된다. 이로 인해 아일랜드 도금층을 형성하더라도 실장시 정렬오차를 보정하는 효과가 미미하게 된다. 반면에 본 발명의 바람직한 실시예에 따라 레이저를 조사하여 도금층의 일부를 제거함으로써 아일랜드 도금층을 형성하는 구성에 따르면, 캐비티를 깊게 형성해야 할 필요가 있는 경우에도 정밀한 아일랜드 도금층의 형성이 가능하게 됨에 따라 실장시 발생한 정렬오차를 보정하는 효과를 발휘할 수 있게 된다.
또한, 솔더(400)가 제1아일랜드 도금층(210a)상에서 오버플로우(overflow)되더라도, 공간영역(300)의 구성에 의해 솔더(400)가 제1주변 도금층(210b)상으로 퍼져나가는 것을 방지함으로써 솔더(400)가 제1아일랜드 도금층(210a)의 표면 형상과 다른 형상으로 형성되는 것을 방지할 수 있게 된다.
제1,2금속부재(110a, 110b)가 솔더 친화력 금속(예건대, 구리 또는 구리합금)인 경우에는 솔더(400)가 제1아일랜드 도금층(210a)에서 오버플로우(overflow)되면, 솔더(400)가 제1,2금속부재(110a, 110b)의 상면으로까지 퍼져나가므로 제1아일랜드 도금층(210a)의 단면 형상으로 자기 정렬(self-align)되는 효과가 발휘되지 않게 된다. 그런데 본 발명의 바람직한 실시예에 따르면, 제1,2금속부재(110a, 110b)는 솔더 비친화력 금속(예건대, 알루미늄 또는 알루미늄 합금)이고, 제1아일랜드 도금층(210a)의 주변으로는 공간영역(300)이 형성되어 제1,2금속부재(110a, 110b)의 상면에 노출되므로, 솔더(400)가 제1아일랜드 도금층(210a)상에서 오버플로우(overflow)되더라도, 제1아일랜드 도금층(210a)의 상면 및 측면으로만 퍼져나갈 뿐 제1,2금속부재(110a, 110b)의 상면으로는 퍼져나가지 않는다. 이로 인해 틸팅된 광소자(500)가 제1아일랜드 도금층(210a)의 단면 형상으로 자기 정렬(self-align)된다.
또한, 광소자(500)는 제1아일랜드 도금층(210a) 상에서 솔더링되므로 광소자(500)와 제1주변 도금층(210b) 및 제2도금층(230)간의 높이 차가 최소화되어 광소자(500)를 캐비티 바닥면(170)에 보다 근접하게 설치하는 것이 가능하게 된다. 이를 통해 광소자(500)에서 방출되어 캐비티 바닥면(170)을 향하는 광은 제1주변 도금층(210b) 및 제2도금층(230)에 의해 반사되므로, 반사효율을 향상시킬 수 있을 뿐만 아니라 바닥면(170)에 의한 반사광의 경로를 줄일 수 있게 되어 광소자 패키지의 효율을 향상시킬 수 있게 된다.
도면에는 도시하지 않지만, 도 5에 도시된 광소자(500)는 하부에 제1단자가 형성되고 상부에 제2단자가 형성된 광소자일 수 있다. 이와 같은 광소자는 제1단자가 솔더링되면서 제1아일랜드 도금층(210a)를 통해 제1금속부재(110a)와 전기적으로 연결되며, 제2단자는 와이어를 통해 제2금속부재(110b)에 전기적으로 연결된다.
한편, 금속부재(110)의 상면에는 기판 커버(미도시)가 설치되며, 기판 커버는 투명 재질로 형성되는데, 광디바이스의 종류에 따라 그 재질은 달라질 수 있으며, 예건대 쿼츠 재질로 이루어질 수 있다.
도 6 내지 10은 본 발명의 바람직한 제2실시예에 따른 광소자용 기판 및 광소자 패키지의 제조방법을 도시한 도면이다.
도 6에 도시된 같이, 우선 수직절연부(130)를 사이에 개재시켜 서로 접합되는 제1,2 금속부재(110a, 110b)를 형성하고, 제1,2금속부재(110a, 110b)의 상면에서 수직절연부(130)를 포함하는 영역에서 소정의 깊이로 형성된 캐비티(140)를 형성한다.
도 6에 도시된 광소자용 기판은, 제1,2금속부재(110a, 110b)가 서로 접합되어 금속부재(110)을 이루게 된다. 즉, 제1금속부재(110a)와, 제1금속부재(110a)의 측면에 위치하여 제1금속부재(110a)와 결합되는 제2금속부재(110b), 및 제1금속부재(110a)와 제2금속부재(110b)의 접합부에 형성되며 제1금속부재(110a)와 제2금속부재(11b)를 전기적으로 절연시키는 수직절연부(130)를 구비한다.
제1,2금속부재(110a, 110b)는 솔더 비친화력 금속인 것이 바람직하며, 본 발명의 바람직한 실시예로서 제1,2금속부재(110a, 110b)는 알루미늄 또는 알루미늄 합금으로 이루어진다.
수직절연부(130)는 절연성을 갖는 물질로 구현될 수 있다. 절연성 액상 접합제를 이용하여 수직절연부(130)를 형성할 수 있다. 액상 접합제 등을 사용하여 제1, 2 금속부재(110a, 110b)와 수직절연부(130)를 접합함에 있어서 접합력을 증진시키기 위해 합성수지 재질의 접합 필름을 개재시킨 상태에서 접합할 수도 있다. 한편으로는 제1,2금속판재(110a, 110b)의 적어도 어느 한 면에 대하여 아노다이징(anodizing) 처리가 되고 아노다이징 처리면이 서로 마주보는 상태에서 서로 접합할 수도 있다. 즉, 제1, 2 금속부재(110a, 110b)가 알루미늄(또는 알루미늄 합금) 재질로 이루어진 경우, 접합 공전 전에 적어도 한 면을 아노다이징 처리함으로써 수직절연부(130)에 포함시킬 수 있다.
광소자용 기판(100)은 상면에서 수직절연부(130)를 포함하는 영역에 대해서 소정 깊이에 이르는 홈으로 이루어지는 캐비티(140)가 형성된다. 캐비티(140)는 상광하협의 형상 구조를 가지며 상부는 개방되고, 하부는 평평한 바닥면(170)으로 구성된다.
수직절연부(130)는 금속부재(110)의 중앙을 가로 지른다. 이에 따라 수직절연부(130)와 제1금속부재(110a) 사이의 캐비티(140)의 바닥면(170)의 면적은 수직절연부(130)와 제2금속부재(110b) 사이의 캐비티(140)의 바닥면의 면적과 실질적으로 동일하다.
다음으로 도 6에 도시된 광소자용 기판을 이용하여, 도 7에 도시된 같이, 캐비티(140)의 바닥면(170)에 도금층(200)을 형성한다.
도금층(200)은 수직절연부(130)의 상면에는 형성되지 않으며, 제1금속부재(110a)의 상면에 형성되는 제1도금층(211)과 제2금속부재(110b)의 상면에 형성되는 제2도금층(231)으로 구성된다.
제1,2도금층(211,231)은 한번의 도금공정에 의해 일체로 형성되며, 동일 금속으로 형성된다. 또한, 제1,2금속주재(110a, 110b)보다 광반사율이 높은 금속 재질인 것이 바람직하며 보다 바람직하게는 금 또는 은 도금에 의해 형성된다.
다음으로, 도 7에 도시된 광소자용 기판을 이용하여, 도 8에 도시된 바와 같이, 레이저를 이용하여 도금층(200)을 패터닝한다. 다시 말해, 제1,2금속부재(110a, 110b)의 캐비티의 바닥면(170)에 형성된 도금층(200)을 레이저를 이용하여 패터닝하여 상기 제1,2금속부재(110a, 110b)의 상면이 노출되도록 각각 제1,2공간영역(310,330)을 형성하되, 제1공간영역(310)의 내측으로는 제1아일랜드 도금층(211a)이 형성되고, 제1공간영역(310)의 외측으로는 제1주변 도금층(211b)이 형성되도록 하며, 제2공간영역(330)의 내측으로는 제2아일랜드 도금층(231a)이 형성되고, 제2공간영역(330)의 외측으로는 제2주변 도금층(231b)이 형성되도록 한다.
제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)는 광소자(500)가 실장되는 실장영역을 제공하므로 광소자(500)의 수평 단면 형상과 대응되는 형상을 갖는다. 예건대, 광소자(500)의 수평 단면의 형상이 다각 형상인 경우에는 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)의 수평 단면 형상은 각각 다각 형상으로 형성된다. 이때 제1아일랜드 도금층(211a)과 제2아일랜드 도금층(231a)의 사이에는 수직절연부(130)가 존재하므로 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)의 수평 단면적의 합은, 광소자(500)의 수평 단면보다 작게 형성된다.
레이저가 조사된 도금층(200)에는 공간영역(300)이 형성된다. 다시 말해, 레이저가 조사된 제1도금층(210)의 영역은 제거되어 제1금속부재(110a)의 상면이 노출되면서 제1공간영역(310)을 형성하고, 레이저가 조사된 제2도금층(230)의 영역은 제거되어 제2금속부재(110b)의 상면이 노출되면서 제2공간영역(330)을 형성한다.
제1공간영역(310)은 수직절연부(130)를 기준으로 일측(도 8(a) 내지 (c)를 참조하면 수직절연부(130)의 우측)에 존재하고, 제2공간영역(330)은 수직절연부(130)를 기준으로 타측(도 8(a) 내지 (c)를 참조하면 수직절연부(130)의 좌측)에 존재한다.
제1주변 도금층(211b)은 수직절연부(130)을 기준으로 일측(도 8(a) 내지 (c)를 참조하면 수직절연부(130)의 우측)에 위치하면서 제1공간영역(310)과 제1아일랜드 도금층(211a)을 제외한 캐비티 바닥면(170) 상에 형성된다. 제2주변 도금층(231b)은 수직절연부(130)을 기준으로 타측(도 8(a) 내지 (c)를 참조하면 수직절연부(130)의 좌측)에 위치하면서 제2공간영역(330)과 제2아일랜드 도금층(231a)을 제외한 캐비티 바닥면(170) 상에 형성된다.
제1공간영역(310)은 제1아일랜드 도금층(211a)과 제1주변 도금층(211b) 사이에 형성되어 제1아일랜드 도금층(211a)과 제1주변 도금층(211b)이 서로 연결되지 않도록 하는 공간이 된다. 또한 제2공간영역(330)은 제2아일랜드 도금층(231a)과 제2주변 도금층(231b) 사이에 형성되어 제2아일랜드 도금층(231a)과 제2주변 도금층(231b)이 서로 연결되지 않도록 하는 공간이 된다.
도 8에 도시된 바와 같이, 제1공간영역(310)은 역 'ㄷ'형상으로 형성되고, 제2공간영역(330)은 'ㄷ'자 형상으로 형성될 수 있다. 이와는 다르게, 제1,2공간영역(310, 330)은 각각 'ㅁ'형상으로 형성될 수 있다.
도 8에 도시된 바와 같이, 제1공간영역(310) 및 제2공간영역(330)의 사이에는 수직절연부(130)가 직접 인접하여 위치하게 된다. 이와는 다르게 제1공간영역(310)과 수직절연부(130) 사이의 제1금속부재(110a)의 상면에는 제1주변 도금층(211b)이 존재할 수 있고, 제2공간영역(330)과 수직절연부(130) 사이의 제2금속부재(110b)의 상면에는 제2주변 도금층(231b)이 존재할 수 있다.
이처럼 도 7에 도시된 바와 같은 도금층(200) 중에서 공간영역(300)을 제외하고는 도금층(200)이 그대로 남아있게 된다. 이를 통해 도금층(200)을 캐비티 바닥면(170)에 형성한 목적 및 취지가 상실되는 것이 최소화되며, 제1주변 도금층(211b) 및 제2주변 도금층(231b)의 구성을 통해 빛 반사효율의 저하를 방지할 수 있게 된다.
이와 같은 도 6 내지 8에 도시된 바와 같은 과정을 통해 광소자용 기판의 제작이 이루어지게 된다.
다음으로 도 9, 10를 참조하여 광소자를 실장한 광소자 패키지의 제조과정을 살펴보면, 먼저 도 8에 도시된 광소자용 기판을 이용하여, 도 9에 도시된 같이, 솔더(400)를 형성한다. 다시 말해 제1아일랜드 도금층(211a) 상에 제1솔더(410)를 형성하고, 제2아일랜드 도금층(231a) 상에 제2솔더(430)를 형성한다. 그런 다음 도 10에 도시된 바와 같이, 제1,2솔더(410, 430) 상에 광소자(500)를 접합한다.
제1,2솔더(410, 430)는 Au-Sn 솔더, Sn-Ag솔더, Sn-Ag-Cu 솔더, Sn-Zn솔더, Sn-Pb솔더, Sn-Cu솔더일 수 있다. 한편, 제1,2솔더(410, 430)는 크림 솔더일 수 있으며, 리플로우 머신을 통과시켜 리플로우 머신에서 구간별 예열을 하여 제1,2솔더(410, 430)를 녹여 솔더링을 할 수 있다. 리플로우 머신에서는, 예열하고 제1,2솔더(410,430) 내부의 플럭스 용융 및 건조가 이루어지며 리플로우 구간에서 제1,2솔더(410,430)의 납 성분이 용융되면서 광소자(500)가 본딩되고 마지막 냉각이 이루어지게 된다. 위와 같이 광소자(500)를 접합하는 과정에서, 용융된 제1,2솔더(410,430)는 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)의 표면에서 퍼지는 젖음(wetting) 현상이 일어나며 이로 인해 제1,2솔더(410,430)는 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)상에서 고르게 퍼지게 된다.
광소자(500)를 제1,2솔더(410, 430) 상에 실장할 때 광소자(500)의 정렬오차가 있더라도, 젖음 현상은 광소자(500)의 금속층과도 반응하여 광소자(500)가 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)의 전체적인 형상과 대응되는 형상으로 자기 정렬(self-align)되므로 광소자(500)의 정렬 오차를 보정하는 효과를 발휘하게 된다.
한편, 광소자(500)에서 방출된 광을 집광하여 광경로를 길게 구성하기 위해서는 캐비티의 단면 폭보다 깊이를 길게 형성할 필요가 있다. 그런데 마스크를 이용한 포토공정을 통해 패터닝하여 아일랜드 도금층을 형성하는 경우에는 마스크와 캐비티 바닥면과의 거리가 길어져 정밀한 패터닝이 어려워지고 아일랜드 도금층의 정밀 형성이 곤란해지는 문제가 발생하게 된다. 이로 인해 아일랜드 도금층을 형성하더라도 실장시 정렬오차를 보정하는 효과가 미미하게 된다. 반면에 본 발명의 바람직한 실시예에 따라 레이저를 조사하여 도금층의 일부를 제거함으로써 아일랜드 도금층을 형성하는 구성에 따르면, 캐비티를 깊게 형성해야 할 필요가 있는 경우에도 정밀한 아일랜드 도금층의 형성이 가능하게 됨에 따라 실장시 발생한 정렬오차를 보정하는 효과를 발휘할 수 있게 된다.
또한, 공간영역(300)의 구성에 의해 제1,2솔더(410,430)가 제1,2주변 도금층(211b, 231b)상으로 퍼져나가는 것을 방지되고, 수직절연부(130) 역시 솔더와 비친화성을 띠므로 제1,2솔더(410, 430)가 수직절연부(130) 상으로 퍼져나가는 것이 방지된다. 따라서 제1,2솔더(410,430)가 제1,2아일랜드 도금층(211a, 231a)상에서 오버플로우(overflow)되더라도, 제1,2솔더(410,430)가 제1,2아일랜드 도금층(211a, 231a)의 표면 형상과 다른 형상으로 형성되는 것을 방지할 수 있게 된다.
제1,2금속부재(110a, 110b)가 솔더 친화력 금속(예건대, 구리 또는 구리합금)인 경우에는 제1,2솔더(410,430)가 제1,2아일랜드 도금층(211a, 231a)에서 오버플로우(overflow)되면, 제1,2솔더(410,430)가 제1,2금속부재(110a, 110b)의 상면으로까지 퍼져나가므로 제1,2아일랜드 도금층(211a, 231a)의 단면 형상으로 자기 정렬(self-align)되는 효과가 제대로 발휘되지 않게 된다. 그런데 본 발명의 바람직한 실시예에 따르면, 제1,2금속부재(110a, 110b)는 솔더 비친화력 금속(예건대, 알루미늄 또는 알루미늄 합금)이고, 제1,2아일랜드 도금층(211a, 231a)의 주변으로는 공간영역(300)이 형성되어 제1,2금속부재(110a, 110b)의 상면에 노출되므로, 제1,2솔더(410,430)가 제1,2아일랜드 도금층(211a, 231a)상에서 오버플로우(overflow)되더라도, 제1,2아일랜드 도금층(211a, 231a)의 상면 및 측면으로만 퍼져나갈 뿐 제1,2금속부재(110a, 110b)의 상면으로는 퍼져나가지 않는다. 이로 인해 틸팅된 광소자(500)가 제1,2아일랜드 도금층(211a, 231a)의 단면 형상으로 자기 정렬(self-align)된다.
또한, 광소자(500)는 제1아일랜드 도금층(211a) 및 제2아일랜드 도금층(231a)상에서 솔더링되므로 광소자(500)와 제1주변 도금층(211b) 및 제2주변 도금층(231b)간의 높이 차가 최소화되어 광소자(500)를 캐비티 바닥면(170)에 보다 근접하게 설치하는 것이 가능하게 된다. 이를 통해 광소자(500)에서 방출되어 캐비티 바닥면(170)을 향하는 광은 제1주변 도금층(211b) 및 제2주변 도금층(231b)에 의해 반사되므로, 반사효율을 향상시킬 수 있을 뿐만 아니라 바닥면(170)에 의한 반사광의 경로를 줄일 수 있게 되어 광소자 패키지의 효율을 향상시킬 수 있게 된다.
도면에는 도시하지 않지만, 도 10에 도시된 광소자(500)는 하부에 제1, 2단자가 형성된 광소자일 수 있다. 이와 같은 광소자는 제1단자가 솔더링되면서 제1아일랜드 도금층(211a)를 통해 제1금속부재(110a)와 전기적으로 연결되며, 제2단자도 솔더링되면서 제2아일랜드 도금층(231a)를 통해 제2금속부재(110b)에 전기적으로 연결된다.
한편, 금속부재(110)의 상면에는 기판 커버(미도시)가 설치되며, 기판 커버는 투명 재질로 형성되는데, 광소자의 종류에 따라 그 재질은 달라질 수 있으며, 예건대 쿼츠 재질로 이루어질 수 있다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당기술분야의 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
110a: 제1금속부재
110b: 제2금속부재
130: 수직절연부 140: 캐비티
170: 바닥면 200: 도금층
300: 공간영역 400: 솔더
500: 광소자
130: 수직절연부 140: 캐비티
170: 바닥면 200: 도금층
300: 공간영역 400: 솔더
500: 광소자
Claims (13)
- 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2금속부재;
상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층;
상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 공간영역;
상기 제1아일랜드 도금층 및 상기 공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층; 및
상기 제2금속부재의 상면에 형성된 제2도금층을 포함하는 것을 특징으로 하는 광소자용 기판.
- 제1항에 있어서,
상기 제1아일랜드 도금층은 다각 형상으로 형성되고,
상기 공간영역은 상기 제1아일랜드 도금층과 상기 제1주변 도금층 사이에 형성되어 상기 제1아일랜드 도금층과 상기 제1주변 도금층이 서로 연결되지 않도록 하는 것을 특징으로 하는 광소자용 기판.
- 제1항에 있어서,
상기 제1아일랜드 도금층, 상기 제1주변 도금층 및 상기 제2도금층은 동일 금속으로 형성되는 것을 특징으로 하는 광소자용 기판.
- 제1항에 있어서,
상기 수직절연부를 기준으로 일측에는 제1주변 도금층, 공간영역 및 제1아일랜드 도금층이 형성되고,
상기 수직절연부를 기준으로 타측에는 제2도금층이 형성되며,
상기 수직절연부를 가로지는 선을 따라, 제2도금층, 수직절연부, 제1주변도금층, 공간영역 및 제1아일랜드 도금층 순으로 차례대로 위치하는 것을 특징으로 하는 광소자용 기판.
- 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재;
상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층;
상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 제1공간영역;
상기 제1아일랜드 도금층 및 상기 제1공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층;
상기 제2금속부재의 상면에 형성된 제2아일랜드 도금층;
상기 제2금속부재의 상면이 노출되도록 상기 제2아일랜드 도금층의 외측으로 형성되는 제2공간영역;
상기 제2아일랜드 도금층 및 상기 제2공간영역을 제외하고 상기 제2금속기판의 상면에 형성된 제2주변 도금층;을 포함하는 것을 특징으로 하는 광소자용 기판.
- 제4항에 있어서,
상기 제1공간영역은 역 'ㄷ'형상이고,
상기 제2공간영역은 'ㄷ'형상이며
상기 제1,2공간영역이 마주보는 사이에 수직절연부이 위치하는 것을 특징으로 하는 광소자용 기판.
- 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2금속부재;
상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층;
상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 공간영역;
상기 제1아일랜드 도금층 및 상기 공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층;
상기 제2금속기판의 상면에 형성된 제2도금층;
상기 제1아일랜드 도금층 상에 형성된 솔더;
상기 솔더 상에 형성되며 제1단자가 상기 제1금속부재와 전기적으로 연결되는 광소자; 및
상기 광소자의 제2단자를 상기 제2금속부재와 전기적으로 연결하는 와이어를 포함하는 것을 특징으로 하는 광소자 패키지.
- 제7항에 있어서,
상기 제1,2금속부재는 솔더 비친화력 금속인 것을 특징으로 하는 광소자 패키지.
- 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재;
상기 제1금속부재의 상면에 형성된 제1아일랜드 도금층;
상기 제1금속부재의 상면이 노출되도록 상기 제1아일랜드 도금층의 외측으로 형성되는 제1공간영역;
상기 제1아일랜드 도금층 및 상기 제1공간영역을 제외하고 상기 제1금속기판의 상면에 형성된 제1주변 도금층;
상기 제2금속부재의 상면에 형성된 제2아일랜드 도금층;
상기 제2금속부재의 상면이 노출되도록 상기 제2아일랜드 도금층의 외측으로 형성되는 제2공간영역;
상기 제2아일랜드 도금층 및 상기 제2공간영역을 제외하고 상기 제2금속기판의 상면에 형성된 제2주변 도금층;
상기 제1아일랜드 도금층의 상에 형성된 제1솔더;
상기 제2아일랜드 도금층의 상에 형성된 제2솔더; 및
상기 제1솔더 상에 구비되는 제1단자가 상기 제1금속부재와 전기적으로 연결되고, 상기 제2솔더 상에 구비되는 제2단자가 상기 제2금속부재와 전기적으로 연결되는 광소자; 를 포함하는 것을 특징으로 하는 광소자 패키지.
- 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재를 형성하는 단계;
상기 제1,2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 소정의 깊이로 형성된 캐비티를 형성하는 단계;
상기 캐비티의 바닥면에 도금층을 형성하는 단계; 및
상기 제1금속부재의 상기 캐비티 바닥면에 형성된 도금층을 레이저를 이용하여 패터닝하여 상기 제1금속부재의 상면이 노출되도록 공간영역을 형성하되, 상기 공간영역의 내측으로는 제1아일랜드 도금층이 형성되고, 상기 공간영역의 외측으로는 제1주변 도금층이 형성되도록 하는 단계;를 포함하는 것을 특징으로 하는 광소자용 기판의 제조방법.
- 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재를 형성하는 단계;
상기 제1,2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 소정의 깊이로 형성된 캐비티를 형성하는 단계;
상기 캐비티의 바닥면에 도금층을 형성하는 단계;
상기 제1,2금속부재의 상기 캐비티의 바닥면에 형성된 도금층을 레이저를 이용하여 패터닝하여 상기 제1,2금속부재의 상면이 노출되도록 각각 제1,2공간영역을 형성하되, 상기 제1공간영역의 내측으로는 제1아일랜드 도금층이 형성되고, 상기 제1공간영역의 외측으로는 제1주변 도금층이 형성되도록 하며, 제2공간영역의 내측으로는 제2아일랜드 도금층이 형성되고, 상기 제2공간영역의 외측으로는 제2주변 도금층이 형성되도록 하는 단계; 를 포함하는 것을 특징으로 하는 광소자용 기판의 제조방법.
- 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재를 형성하는 단계;
상기 제1,2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 소정의 깊이로 형성된 캐비티를 형성하는 단계;
상기 캐비티의 바닥면에 도금층을 형성하는 단계;
상기 제1금속부재의 상기 캐비티 바닥면에 형성된 도금층을 레이저를 이용하여 패터닝하여하여 상기 제1금속부재의 상면이 노출되도록 공간영역을 형성하되, 상기 공간영역의 내측으로는 제1아일랜드 도금층이 형성되고, 상기 공간영역의 외측으로는 제1주변 도금층이 형성되도록 하는 단계;
상기 제1아일랜드 도금층 상에 솔더를 형성하는 단계;
상기 솔더 상에 광소자를 접합하는 단계; 및
와이어를 이용하여 상기 광소자의 상면에 형성된 단자를 상기 제2금속부재와 연결하는 단계를 포함하는 것을 특징으로 하는 광소자 패키지의 제조방법.
- 수직절연부를 사이에 개재시켜 서로 접합되는 제1,2 금속부재를 형성하는 단계;
상기 제1,2금속부재의 상면에서 상기 수직절연부를 포함하는 영역에서 소정의 깊이로 형성된 캐비티를 형성하는 단계;
상기 캐비티의 바닥면에 도금층을 형성하는 단계;
상기 제1,2금속부재의 상기 캐비티의 바닥면에 형성된 도금층을 레이저를 이용하여 패터닝하여하여 상기 제1,2금속부재의 상면이 노출되도록 각각 제1,2공간영역을 형성하되, 상기 제1공간영역의 내측으로는 제1아일랜드 도금층이 형성되고, 상기 제1공간영역의 외측으로는 제1주변 도금층이 형성되도록 하며, 제2공간영역의 내측으로는 제2아일랜드 도금층이 형성되고, 상기 제2공간영역의 외측으로는 제2주변 도금층이 형성되도록 하는 단계;
상기 제1아일랜드 도금층 상에 제1솔더를 형성하고, 제2아일랜드 도금층 상에 제2솔더를 형성하는 단계; 및
상기 제1,2솔더 상에 제1,2단자가 위치하도록 광소자를 접합하는 단계를 포함하는 것을 특징으로 하는 광소자 패키지의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180031821A KR102036343B1 (ko) | 2018-03-20 | 2018-03-20 | 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 |
| CN201910192220.1A CN110311019A (zh) | 2018-03-20 | 2019-03-14 | 光元件用基板及其制造方法和光元件封装体及其制造方法 |
| US16/357,204 US20190296195A1 (en) | 2018-03-20 | 2019-03-18 | Substrate for optical device, optical device package, manufacturing method of substrate for optical device, and manufacturing method of optical device package |
| KR1020190099118A KR102342724B1 (ko) | 2018-03-20 | 2019-08-13 | 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180031821A KR102036343B1 (ko) | 2018-03-20 | 2018-03-20 | 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190099118A Division KR102342724B1 (ko) | 2018-03-20 | 2019-08-13 | 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190110191A true KR20190110191A (ko) | 2019-09-30 |
| KR102036343B1 KR102036343B1 (ko) | 2019-10-24 |
Family
ID=67983739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180031821A KR102036343B1 (ko) | 2018-03-20 | 2018-03-20 | 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20190296195A1 (ko) |
| KR (1) | KR102036343B1 (ko) |
| CN (1) | CN110311019A (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050106263A (ko) * | 2004-05-04 | 2005-11-09 | 삼성전기주식회사 | 플립칩 인쇄회로기판 및 플립칩 인쇄회로기판을 구비한백색 발광 다이오드 모듈 |
| KR101373710B1 (ko) | 2012-12-12 | 2014-03-13 | (주)포인트엔지니어링 | 엘이디 금속기판 패키지 및 그 제조방법 |
| KR20170135809A (ko) * | 2017-11-30 | 2017-12-08 | (주)포인트엔지니어링 | 칩 실장용 기판 제조방법과 칩 실장용 기판 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101353392B1 (ko) * | 2013-02-07 | 2014-01-21 | (주)포인트엔지니어링 | 광 디바이스 및 그 제조방법 |
| CN104124318A (zh) * | 2013-04-24 | 2014-10-29 | 展晶科技(深圳)有限公司 | 发光二极管封装结构及其制造方法 |
| WO2015092781A1 (en) * | 2013-12-19 | 2015-06-25 | Koninklijke Philips N.V. | Light emitting device package |
| CN104752584A (zh) * | 2013-12-25 | 2015-07-01 | 苏州矩阵光电有限公司 | 一种led封装结构 |
| KR101805785B1 (ko) * | 2016-05-17 | 2017-12-07 | (주)포인트엔지니어링 | 칩 실장용 기판 제조방법과 칩 실장용 기판 |
-
2018
- 2018-03-20 KR KR1020180031821A patent/KR102036343B1/ko active IP Right Grant
-
2019
- 2019-03-14 CN CN201910192220.1A patent/CN110311019A/zh not_active Withdrawn
- 2019-03-18 US US16/357,204 patent/US20190296195A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050106263A (ko) * | 2004-05-04 | 2005-11-09 | 삼성전기주식회사 | 플립칩 인쇄회로기판 및 플립칩 인쇄회로기판을 구비한백색 발광 다이오드 모듈 |
| KR101373710B1 (ko) | 2012-12-12 | 2014-03-13 | (주)포인트엔지니어링 | 엘이디 금속기판 패키지 및 그 제조방법 |
| KR20170135809A (ko) * | 2017-11-30 | 2017-12-08 | (주)포인트엔지니어링 | 칩 실장용 기판 제조방법과 칩 실장용 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110311019A (zh) | 2019-10-08 |
| KR102036343B1 (ko) | 2019-10-24 |
| US20190296195A1 (en) | 2019-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123874B2 (en) | Light emitting device packages with improved heat transfer | |
| US5882949A (en) | Method of making compact light-emitting device with sealing member | |
| US7795051B2 (en) | Accurate alignment of an LED assembly | |
| US20130134471A1 (en) | Led substrate structure, led unit and lighting module having the same | |
| US7247514B2 (en) | Semiconductor device and method for producing the same | |
| KR20120048535A (ko) | 발광 장치 | |
| KR102409220B1 (ko) | 발광 디바이스 패키지 | |
| US20110024313A1 (en) | Optical element package, semiconductor light-emitting device, and lighting device | |
| US8536686B2 (en) | Semiconductor device | |
| US7154155B2 (en) | Wing-shaped surface mount package for light emitting diodes | |
| JP6225834B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP2015029157A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR102036343B1 (ko) | 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 | |
| KR102342724B1 (ko) | 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법 | |
| JP7349544B2 (ja) | 半導体装置 | |
| US11581699B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| JP6485518B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP2000036621A (ja) | 側面型電子部品の電極構造 | |
| CN109873072B (zh) | 发光装置、发光二极管封装结构及其制造方法 | |
| TWI743618B (zh) | 封裝載板及發光裝置 | |
| JP2017216368A (ja) | 発光装置 | |
| KR20120012677A (ko) | 발광 소자 패키지 및 이의 제조방법 | |
| KR101894673B1 (ko) | 발광 다이오드 패키지 | |
| JP2022016297A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP2023126979A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |