KR20170135809A - 칩 실장용 기판 제조방법과 칩 실장용 기판 - Google Patents

칩 실장용 기판 제조방법과 칩 실장용 기판 Download PDF

Info

Publication number
KR20170135809A
KR20170135809A KR1020170163209A KR20170163209A KR20170135809A KR 20170135809 A KR20170135809 A KR 20170135809A KR 1020170163209 A KR1020170163209 A KR 1020170163209A KR 20170163209 A KR20170163209 A KR 20170163209A KR 20170135809 A KR20170135809 A KR 20170135809A
Authority
KR
South Korea
Prior art keywords
substrate
metal layer
metal substrate
metal
chip
Prior art date
Application number
KR1020170163209A
Other languages
English (en)
Inventor
안범모
박승호
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020170163209A priority Critical patent/KR20170135809A/ko
Publication of KR20170135809A publication Critical patent/KR20170135809A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 칩 실장용 기판 제조방법에 관한 것으로써, 특히, 레이저를 통해 사전코팅의 적어도 일부분을 에칭하여 패턴을 형성하는 에칭단계와, 상기 패턴 내부에 금속층을 형성하는 단계를 포함하여, 별도의 마스크가 필요하지 않고, 공정이 단순하며, 정밀도가 향상되는 칩 실장용 기판 제조방법에 관한 것이다.

Description

칩 실장용 기판 제조방법과 칩 실장용 기판{Manufacturing method of substrate for mounting a chip and substrate for mounting a chip}
본 발명은 칩 실장용 기판 제조방법에 관한 것으로써, 특히, 레이저를 통해 사전코팅의 적어도 일부분을 에칭하여 패턴을 형성하는 에칭단계와, 상기 패턴 내부에 금속층을 형성하는 단계를 포함하는 칩 실장용 기판 제조방법에 관한 것이다.
일반적으로, 반도체 발광다이오드인 LED(Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어, LED의 사용범위가 실내외 조명, 자동차 헤드라이트 및 디스플레이 장치의 백라이트 유닛(Back-Light Unit:BLU) 등 다양한 분야로 확대됨에 따라 높은 광효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 LED를 얻기 위해서는 일차적으로 LED의 재료 또는 구조를 개선해야 되지만 이외에도 LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.
이하 LED를 포함하여 광을 방출하는 각종 칩을 총칭하여 광소자 칩이라 하고 광소자 칩이 금속기판(100)에 실장된 상태를 '칩 패키지'라 한다. 종래의 광소자 패키지는 도 1에 도시된 바와 같이, 칩 실장용 기판(100)을 포함하고, 금속기판(100)은 도전부(110)와 절연부(120)와 캐비티(140)를 포함한다. 캐비티(140) 내부에는 범프(130)가 형성된다.
범프(130)는 캐비티(140) 내의 절연부로 분리된 도전부 각각의 표면상에서 소정의 높이로 형성되어 칩에 형성된 전극부와 접합된다.
이러한 범프(130)를 형성하기 위한 종래의 방법은 다음과 같다.
도 2에 도시된 바와 같이, 절연부(120)가 형성된 금속기판(110) 상에 구리를 도금하여, 금속기판(110)에 구리층(3)을 형성한다. 이어서, 구리층(3) 위에 PR코팅(4)하고 경화시킨다. 이어서, 범프(130) 형상과 반대로 패턴이 형성된 마스크(5)를 배치시킨 후에 자외선 노광 및 현상하여 PR코팅(4)을 에칭한다. 이로 인해 범프(130)가 형성될 부분 이외에 있는 PR코팅(4)은 제거된다. 이어서, PR코팅(4)으로 덮이지 않은 구리층(3)을 에칭한다. 이로 인해, 금속기판(10) 상에는 범프(130)가 형성된다. 이어서 범프(130) 상부에 남아 있는 PR코팅(4)을 제거한다.
그러나, 이러한 방법은 도금 비용이 많이 소요되는 문제점이 있다. 또한, 화학적 에칭작업이 포함되어, 화학 침식이 발생하는 문제점이 있다. 또한, 공정이 복잡하다.
전술한 바와 다른 종래의 방법은, 도 3에 도시된 바와 같이, 절연부(120)가 형성된 금속기판(110) 상에 PR코팅(4)하고 경화시킨다. 범프 형상의 패턴이 형성된 마스크(5)를 배치시킨 후에 자외선 노광 및 현상하여 PR코팅(4)에 패턴을 형성한다. 상기 패턴에 범프(130)를 형성한다. 남은 PR코팅(4)을 제거한다.
그러나, 이와 같이 마스크를 이용하는 방법은 별도의 마스크가 필요하다. 또한, 평탄한 마스크를 사용하기 때문에 캐비티(140)가 형성된 금속기판에 범프(130)를 형성할 경우에는 정밀도가 떨어지는 문제점이 있다. 또한, 아주 작은 크기의 캐비티(140)의 형상에 대응되게 마스크를 굴곡지게 제작하기에도 어려움이 있다.
한국등록특허 제10-1582494호
본 발명은 전술한 문제를 해결하기 위하여 안출된 것으로, 별도의 마스크가 필요하지 않고, 공정이 단순하며, 정밀도가 향상되는 칩 실장용 기판 제조방법을 제공하는데 그 목적이 있다.
전술한 목적을 달성하기 위한 본 발명의 칩 실장용 기판 제조방법은, 절연부가 형성되어 적어도 두 부분으로 나뉜 금속기판 상에 사전코팅하는 사전코팅단계와, 레이저를 통해 상기 사전코팅의 적어도 일부분을 에칭하여 패턴을 형성하는 에칭단계와, 상기 금속기판 상에 금속층을 형성하는 단계를 포함하며, 상기 패턴은 상기 절연부에 의해 나뉜 부분 중 적어도 한곳에 배치되며, 상기 금속층은 상기 패턴 내부에 형성되는 것을 특징으로 한다.
상기 에칭단계에서, 상기 레이저로 인해 상기 패턴에 대응되는 부분의 상기 금속기판 상면에 요철이 형성되며, 상기 금속층은 상기 금속기판 상면에 형성될 수 있다.
상기 사전코팅단계 이전에, 상기 금속기판 상에 은코팅하는 은코팅단계를 더 포함하며, 상기 에칭단계에서, 상기 레이저로 인해 상기 패턴에 대응되는 부분의 상기 은코팅 상면에 요철이 형성되며, 상기 금속층은 상기 은코팅 상면에 형성될 수 있다.
상기 사전코팅단계 이전에, 상기 금속기판의 상면에 캐비티를 형성하는 캐비티형성단계를 더 포함하며, 상기 에칭단계에서 상기 패턴은 상기 캐비티 내부에 배치되도록 형성될 수 있다.
상기 금속층은 도금을 통해 형성되며, 상기 금속층 형성단계 이후에, 상기 사전코팅을 제거하는 단계를 더 포함할 수 있다.
전술한 목적을 달성하기 위한 본 발명의 칩 실장용 기판은, 금속기판과, 상기 금속기판을 적어도 두 부분으로 나누는 절연부와, 상기 금속기판 상에서 상기 절연부에 의해 나뉘는 부분 중 적어도 한곳에 배치되는 금속층 포함하며, 상기 금속층은 레이저 조사에 의해 형성된 요철부에 형성되는 것을 특징으로 한다.
상기 금속층의 상면에는 상기 요철부에 대응되도록 요철이 형성될 수 있다.
상기 요철부 중 적어도 일부는 폐곡선을 형성하도록 형성될 수 있다.
상기 금속기판 상면과 상기 금속층 사이에는 은코팅이 형성되며, 상기 요철부는 상기 은코팅에 형성될 수 있다.
이상에서 설명한 바와 같은 본 발명의 칩 실장용 기판 제조방법에 따르면, 다음과 같은 효과가 있다.
레이저를 통해 사전코팅의 적어도 일부분을 에칭하여 패턴을 형성하는 에칭단계와, 상기 패턴 내부에 금속층을 형성하는 단계를 포함하여, 별도의 마스크가 필요하지 않고, 공정이 단순하며, 상기 금속층의 위치 및 형상의 정밀도가 향상된다.
또한, 금속층이 형성될 부위에만 금속층이 형성되어, 제조단가가 낮아지고, 화학적 에칭작업이 포함되지 않아서, 화학 침식이 발생하지 않게 된다.
또한, 금속층 이외의 부분은 사전코팅으로 인해 화학용액 또는 외부 공정환경으로부터 보호되어 매끈하게 유지되어 금속기판에 설치되는 칩에서 발광된 광의 반사가 더욱 효과적으로 될 수 있다.
상기 에칭단계에서, 상기 레이저로 인해 상기 패턴에 대응되는 부분의 상기 금속기판 상면에 요철이 형성되어, 추가 공정 없이도 금속기판과 상기 금속층 간의 부착력이 더욱 향상된다.
상기 금속기판의 상면에 은코팅하는 은코팅단계를 더 포함하여, 금속층이 은코팅의 상면에 형성되어, 은코팅으로 인해 금속기판에 설치되는 칩에서 발광된 광의 반사가 더욱 효과적으로 될 수 있다. 또한, 은코팅으로 인해 상기 금속기판이 보호될 수 있다.
상기 금속기판이 금속재질이기 때문에 전기도금을 통해 금속층을 더욱 용이하게 형성할 수 있다.
상기 금속층의 상면에는 상기 요철부에 대응되도록 요철이 형성되어, 칩과의 접착력을 향상시킬 수 있다.
상기 요철부 중 적어도 일부는 폐곡선을 형성하도록 형성되어, 금속기판과 상기 금속층 간의 부착력이 더욱 향상된다.
도 1은 종래의 칩 실장용 기판을 나타내는 사시도.
도 2는 종래의 칩 실장용 기판 제조방법을 나타내는 플로우 차트.
도 3은 종래의 다른 칩 실장용 기판 제조방법을 나타내는 플로우 차트.
도 4는 본 발명의 바람직한 실시예에 따른 칩 실장용 기판 제조방법을 나타내는 플로우 차트.
도 5는 본 발명의 바람직한 실시예에 따른 칩 실장용 기판 단면도.
도 6은 본 발명의 바람직한 실시예에 따른 칩 실장용 기판 금속층 부분 확대 평면도.
도 7은 본 발명의 바람직한 실시예에 따른 칩 실장용 기판의 크기를 비교하기 위한 사진.
도 8 내지 도 10은 본 발명의 바람직한 실시예에 따른 칩 실장용 기판에 레이저를 조사할 때 생기는 홈을 전자현미경으로 찍은 사진.
도 11은 종래의 칩 실장용 기판의 칩 접착력을 알아보기 위한 전단 시험 결과를 나타내는 표 및 그래프.(구리 소재의 금속층)
도 12는 본 발명의 바람직한 실시예에 따른 칩 실장용 기판의 칩 접착력을 알아보기 위한 전단 시험 결과를 나타내는 표 및 그래프.(구리 소재의 금속층)
도 13은 본 발명의 다른 실시예에 따른 칩 실장용 기판 제조방법을 나타내는 플로우 차트.
도 14는 본 발명의 또 다른 실시예에 따른 칩 실장용 기판 단면도.
이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
참고적으로, 이하에서 설명될 본 발명의 구성들 중 종래기술과 동일한 구성에 대해서는 전술한 종래기술을 참조하기로 하고 별도의 상세한 설명은 생략한다.
도 4에 도시된 바와 같이, 본 실시예의 칩 실장용 기판 제조방법은, 절연부(20)가 형성되어 적어도 두 부분으로 나뉜 금속기판(10)의 상에 사전코팅(60)하는 사전코팅단계와, 레이저(미도시)를 통해 상기 사전코팅(60)의 적어도 일부분을 에칭하여 패턴(50)을 형성하는 에칭단계와, 상기 금속기판(10) 상에 금속층(30)을 형성하는 단계를 포함하며, 상기 패턴(50)은 상기 절연부(20)에 의해 나뉜 부분 중 적어도 한곳에 배치되며, 상기 금속층(30)은 상기 패턴(50) 내부에 형성되는 것을 특징으로 한다.
본 실시예는 상기 사전코팅단계 이전에, 금속기판(10)의 상면에 캐비티(40)를 형성하는 캐비티형성단계를 더 포함한다.
금속기판(10)은 금속재질로 형성되며, 도전성 물질로 형성되어, 실장되는 칩에 전극을 인가한다.
예를 들어, 금속기판(10)은 알루미늄 판재를 이용하여 형성될 수 있다.
금속기판(10)의 상면에는 아래로 오목하게 캐비티(40)가 형성된다. 즉, 캐비티(40)는 상부가 개방되도록 형성된다. 이러한 캐비티(40) 내부에 칩이 실장된다. 캐비티(40)를 형성하는 측벽은 경사지고, 캐비티(40)를 형성하는 바닥은 평평하게 형성된다. 캐비티(40)의 수평 단면적이 아래로 향할수록 작아지도록 상기 측벽은 경사지게 형성된다. 상기 바닥은 원형상으로 형성된다. 이와 다르게, 상기 바닥은 일측에 직선을 포함한 형상이 될 수도 있다.
금속기판(10)에는 상기 칩의 전극부 각각에 전극을 인가하기 위하여 금속기판(10)을 전기적으로 분리시키는 절연부(20)가 형성된다. 따라서, 금속기판(10)은 절연부(20)에 의해 전기적으로 적어도 두 부분으로 나뉜다. 본 실시예에서는 금속기판(10)은 절연부(20)에 의해 두 부분으로 나뉜다. 절연부(20)는 금속기판(10)의 중심부에 배치된다. 이와 다르게, 절연부는 금속기판의 중심부에 배치되지 않고 금속기판의 일측에 치우치도록 배치될 수도 있다. 절연부(20)에 의해 분리된 금속기판(10)은 외부로부터 양극과 음극을 각각 인가받는다. 절연부(20)는 캐비티(40)를 가로지르도록 배치된다.
절연부(20)는 합성수지 재질의 절연 필름으로 구비될 수 있다. 이러한, 절연부(20)는 금속기판(10)에 접착제 등을 통해 접착된다. 접합력을 증진시키기 위해 합성수지 재질의 접합 필름을 개재시킨 상태에서 접합할 수도 있다. 이때 접합력을 더욱 증진시키기 위해 상온상압보다 높은 온도와 압력의 유지가 가능한 고온고압실에서 접합 공정을 수행할 수도 있을 것이며, 이외에도 접합면에 기계적 또는 화학적 방법으로 거칠기를 부여한 후에 접합 공정을 수행할 수도 있을 것이다. 예를 들어, 본 실시예에서와 같이 금속기판(10)이 알루미늄 재질로 이루어진 경우에 접합력을 증진시키기 위해 절연부(20)의 접합 공전 전에 각각의 접합면을 아노다이징 처리할 수도 있으며, 이렇게 아노다이징 처리된 표면에 상기한 거칠기를 부여할 수도 있다.
이와 같이 캐비티(40) 및 절연부(20)가 형성된 금속기판(10)의 상에 사전코팅(60)을 형성한다. 본 실시예에서는 사전코팅(60)은 금속기판(10)의 상면에 형성된다. 이와 다르게, 상기 사전코팅단계 이전에 금속기판(10) 상면에 다른 금속코팅이 형성되면, 상기 사전코팅은 상기 사전코팅단계 이전에 금속기판의 최외측(표면)에 배치되는 상기 금속코팅에 형성된다.
사전코팅(60)은 금속기판(10)의 상면 전체에 형성되어, 캐비티(40) 내외부 및 절연부(20)의 상부에 형성된다.
사전코팅(60)은 PR코팅이다.
상기 에칭단계는 레이저(미도시)를 사전코팅(60)에 조사하여 사전코팅(60)의 적어도 일부분을 에칭하여 상부가 개방된 홈형태의 패턴(50)을 형성한다.
한편, 도 7에 도시된 바와 같이, 칩 실장용 기판은 동전 하나보다도 훨씬 작은 크기로 형성된다. 이와 같이 작은 크기의 칩 실장용 기판에 상기 레이저를 통해 패턴(50)을 형성하여, 칩 실장용 기판에 미세한 패턴(50)을 정밀하게 형성할 수 있다.
패턴(50)은 절연부(20)에 의해 나뉜 부분 중 적어도 한곳에 배치된다.
본 실시예에서 패턴(50)은 절연부(20)에 의해 나뉜 인접한 두 부분에 각각 배치된다. 즉, 패턴(50)은 절연부(20)의 양쪽에 각각 배치된다. 또한, 패턴(50)은 상기 바닥에 형성되어, 캐비티(40) 내부에 배치된다.
전술한 바와 다르게, 패턴 및 금속층은 절연부에 의해 나뉜 부분 중 한곳에만 배치될 수도 있다.
상기 에칭단계에서 상기 레이저로 인해 상기 패턴(50)에 대응되는 부분의 상기 금속기판(10) 상면에 요철이 형성된다.
상기 에칭단계는 1차 레이저 조사와, 2차 레이저 조사를 포함한다.
상기 1차 레이저 조사를 통해 사전코팅(60)에 패턴(50)을 형성한다.
이어서, 상기 1차 레이저 조사를 통해 노출된 금속기판(10)의 상면에 상기 2차 레이저 조사를 통해 요철을 형성한다.
바람직하게는, 상기 2차 레이저 조사시 파워(와트)는 상기 1차 레이저 조사시 파워 보다 작다. 상세하게는, 상기 2차 레이저 조사시 파워는 상기 1차 레이저 조사시 파워의 1/4이하가 되도록 할 수 있다. 또한, 상기 1차 레이저 조사시 파워는 레이저 조사기 파워의 40%로 하여 조사하고, 상기 2차 레이저 조사시 파워는 레이저 조사기 파워의 10%로 하여 조사할 수 있다.
이와 같이 상기 레이저 조사를 두번으로 나눠서 해서 패턴(50)의 정밀도를 더욱 향상시킬 수 있다.
도 8에 도시된 바와 같이, 레이저 조사기의 파워를 1.5W로 했을 때 형성된 상기 요철의 홈의 최대 깊이는 2.36μm이고, 최대 폭은 13.35μm이다.
도 9에 도시된 바와 같이, 레이저 조사기의 파워를 7.5W로 했을 때 형성된 상기 요철의 홈의 최대 깊이는 8.71μm이고, 최대 폭은 19.11μm이다.
도 10에 도시된 바와 같이, 레이저 조사기의 파워를 15W로 했을 때 형성된 상기 요철의 홈의 최대 깊이는 8.85μm이고, 최대 폭은 25.95μm이다.
이와 다르게, 사전코팅(60)이 형성된 면(금속기판의 상면)에 에칭시 요철이 동시에 형성되게 할 수도 있다. 즉, 한번의 레이저 조사를 통해 에칭과 요철형성이 동시에 되도록 할 수도 있다.
또한, 상기 패턴(50) 또는 상기 요철은 금속층(30)의 가장자리 모양(예를 들어 사각형)대로 레이저 조사한 후에 그 내부에 더 작은 크기의 같은 모양으로 레이저 조사하여 형성한다. 즉, 상기 패턴(50) 또는 상기 요철은 내부에 점점 작은 크기의 폐곡선 모양으로 레이저를 조사하여 형성된다.
이어서 패턴(50) 내부에 금속층(30)을 형성한다. 이와 같이 금속층(30)은 사전코팅(60)이 형성된 면인 금속기판(10)의 상면에 형성된다. 따라서, 금속층(30)이 형성되는 면에는 요철이 형성된다. 이로인해, 금속층(30)이 금속기판(10)에 더욱 효과적으로 부착될 수 있다.
이와 같이 형성된 금속층(30)은 도전성 물질로 형성되어, 종래의 범프 역할을 한다.
금속층(30)은 금속기판(10)의 표면상에 소정의 높이로 상부로 돌출되게 형성된다.
도 5 및 도 6에 도시된 바와 같이, 금속층(30)의 상면에도 금속기판(10)에 형성된 요철에 대응되는 형상으로 요철이 형성될 수 있다. 금속층(30) 상면의 요철은 금속기판(10)에 형성된 요철로 인해 별도의 공정 없이도 형성된다.
금속층(30)의 높이는 캐비티(40)의 깊이보다 낮게 형성된다.
금속층(30)에는 기판에 실장되는 칩의 전극부에 접합된다.
금속층(30)은 금속재질의 금속기판(10)에 형성되므로, 도금을 통해 용이하게 형성될 수 있다.
금속층(30)을 형성한 후에 사전코팅(60)을 제거한다.
이러한 금속기판(10)의 상면에는 솔더 레지스트 층(미도시)이 형성될 수 있다. 상기 솔더 레지스트 층은 금속층(30)이 형성된 부분 이외에 형성된다.
전술한 방법을 통해 제조된 본 실시예의 칩 실장용 기판은, 도 5에 도시된 바와 같이, 금속기판(10)과, 상기 금속기판(10)을 적어도 두 부분으로 나누는 절연부(20)와, 상기 금속기판(10) 상에서 상기 절연부(20)에 의해 나뉜 부분 중 적어도 한곳에 배치되는 금속층(30) 포함하며, 상기 금속층(30)은 레이저 조사에 의해 형성된 요철부(12)에 형성되는 것을 특징으로 한다.
판형상의 금속기판(10) 상면에는 상부가 개방된 캐비티(40)가 형성된다.
캐비티(40)는 바닥(11)과 바닥(11)의 둘레를 둘러싸는 측벽에 의해 형성된다.
상기 바닥(11)은 평평하게 형성되며, 상기 바닥(11) 일부에는 요철부(12)가 형성된다. 요철부(12)는 산과 골이 반복되도록 형성된다. 요철부(12)의 산의 상부에는 평탄부가 형성될 수 있다.
또한, 요철부(12) 중 적어도 일부는 폐곡선을 형성하도록 형성된다. 본 실시예에서 요철부(12)는 크기가 다르며 동심으로 배치되는 복수개의 폐곡선을 형성하도록 형성된다.
요철부(12)에는 금속층(30)이 형성되어, 금속층(30)이 금속기판(10)의 상면에 견고하게 부착될 수 있다.
이러한 금속층(30)의 상면에는 접착제를 통해 칩이 접착된다.
금속층(30)은 구리 또는 금 소재로 형성될 수 있다.
나아가, 요철부(12)의 산 및 골에 대응되도록 금속층(30)의 상면에도 산과 골이 형성되어 요철이 형성될 수 있다. 이로 인해 금속층(30)과 칩과의 접착력이 더욱 향상된다.
도 11 및 도 12에는 종래의 칩 실장용 기판 및 본 실시예에 따른 칩 실장용 기판의 칩 접착력을 알아보기 위한 전단 시험 결과를 나타내는 표 및 그래프가 나타나 있다.
본 시험은 T-3100 접착제를 사용하였으며, 칩의 사이즈는 24mil×24mil이고, 칩을 측부에서 밀어서 실시된다. 본 시험은 15번 각각 실시된다.
도 11 및 도 12에 나타나 있는 그래프는 15번의 시험 중 한번의 시험에서 시간(ms)에 따른 힘(gf)을 나타낸 그래프이다.
시험 결과를 보면, 금속층(30)을 구리로 할 경우 종래의 칩 실장용 기판의 칩을 분리하기 위한 힘은 평균적으로 1440.3gf가 소요되나, 본 실시에에 따른 칩 실장용 기판의 칩을 분리하기 위한 힘은 평균적으로 1646.2gf가 소요된다. 이와 같이 본 실시예에 따른 칩 실장용 기판의 칩을 분리하기 위해서는 종래보다 더 큰 힘이 필요하다.
이러한 시험 결과를 통해서도 종래에 비해 본 실시예에 따른 칩 실장용 기판은 금속층(30)과 칩과의 접착력이 더욱 향상됨을 알 수 있다.
이와 다르게, 금속기판의 상면과 금속층 사이에 금속코팅이 형성될 경우, 상기 금속코팅에 요철부는 형성되고, 상기 금속코팅에 금속층은 형성된다.
본 실시예에서 금속층(30)은 절연부(20)에 의해 나뉘는 두 부분에 각각 배치된다.
금속층(30)의 상면이 금속기판(10)의 바닥(11)으로부터 이격되게 금속층(30)은 소정의 높이를 갖도록 상부로 돌출되게 형성된다.
바람직하게는, 바닥(11)에서 요철부(12) 이외의 부분은 매끈하게 형성된다. 이로 인해 기판에 실장되는 칩의 빛을 효과적으로 반사시킬 수 있다.
전술한 바와 다르게, 도 13에 도시된 바와 같이, 절연부(20)가 형성되고 캐비티가 형성되지 않아서 상면이 평평하게 형성된 금속기판(10')의 상면에 사전코팅(60)을 하고, 사전코팅(60)에 레이저를 통해 패턴(50)을 형성하고, 패턴(50) 내부에 금속층(30)을 형성한 후에, 사전코팅(60)을 제거하여 칩 실장용 기판을 제조할 수도 있다.
도 14에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 칩 실장용 기판 제조방법은, 절연부(20)가 형성되어 적어도 두 부분으로 나뉜 금속기판(10)의 상면에 사전코팅하는 사전코팅단계와, 레이저(미도시)를 통해 상기 사전코팅의 적어도 일부분을 에칭하여 패턴을 형성하는 에칭단계와, 상기 금속기판(10) 상에 금속층(30)을 형성하는 단계를 포함하며, 상기 패턴(50)은 상기 절연부(20)에 의해 나뉜 부분 중 적어도 한곳에 배치되며, 상기 금속층(30)은 상기 패턴(50) 내부에 형성되며, 상기 사전코팅단계 이전에, 상기 금속기판(10)의 상면에 은코팅(70)하는 은코팅단계를 더 포함하여, 상기 에칭단계에서, 상기 레이저로 인해 상기 패턴에 대응되는 부분의 상기 은코팅(70) 상면에 요철이 형성된다.
은코팅(70)은 금속기판(10)의 상면 전체에 형성되어, 캐비티 내외부에 형성된다. 은코팅(70)은 전기도금을 통해 형성된다. 따라서, 은코팅(70)은 절연부(20)의 상부에는 형성되지 않게 된다.
은코팅(70)이 형성된 금속기판(10) 상에 사전코팅을 한다. 즉, 은코팅(70)의 상면 및 절연부(20)의 상면에 사전코팅을 한다.
상기 사전코팅을 한 후에 전술한 실시예에서와 같이 레이저를 통해 상기 사전코팅을 에칭한다.
에칭하면서 상기 사전코팅이 형성된 면인 은코팅(70)의 상면에도 요철이 형성된다.
상기 패턴 내부에 금속층(30)을 도금을 통해 형성한다. 즉, 금속층(30)은 요철이 형성된 은코팅(70)의 상면에 형성된다.
이와 같이 은코팅(70) 위에 금속층(30)이 형성되어, 금속기판(10)에 설치되는 칩에서 발광된 광의 반사가 더욱 효과적으로 될 수 있다. 또한, 이러한 은코팅(70)으로 인해 금속기판(10)이 보호될 수 있다.
이와 같은 방법으로 형성된 칩 실장용 기판에는, 금속기판(10) 상면과 상기 금속층(30) 사이에 은코팅(70)이 형성되며, 금속층(30)은 은코팅(70) 상면의 적어도 일부에 형성된 요철부에 형성된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술분야의 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
** 도면의 주요 부분에 대한 부호의 설명 **
10 : 금속기판 20 : 절연부
30 : 금속층 40 : 캐비티
50 : 패턴 60 : 사전코팅
70 : 은코팅

Claims (3)

  1. 금속기판;
    상기 금속기판을 적어도 두 부분으로 나누는 절연부; 및
    상기 금속기판 상에서 상기 절연부에 의해 나뉜 부분 중 적어도 한곳에 배치되는 금속층을 포함하며,
    상기 금속층은 레이저 조사에 의해 형성된 요철부에 형성되고,
    상기 금속층의 상면에는 상기 요철부에 대응되도록 요철이 형성되는 것을 특징으로 하는 칩 실장용 기판.
  2. 제 1항에 있어서,
    상기 요철부 중 적어도 일부는 폐곡선을 형성하도록 형성되는 것을 특징으로 하는 칩 실장용 기판.
  3. 제 1항에 있어서,
    상기 금속기판 상면과 상기 금속층 사이에는 은코팅이 형성되며,
    상기 요철부는 상기 은코팅에 형성되는 것을 특징으로 하는 칩 실장용 기판.
KR1020170163209A 2017-11-30 2017-11-30 칩 실장용 기판 제조방법과 칩 실장용 기판 KR20170135809A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170163209A KR20170135809A (ko) 2017-11-30 2017-11-30 칩 실장용 기판 제조방법과 칩 실장용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170163209A KR20170135809A (ko) 2017-11-30 2017-11-30 칩 실장용 기판 제조방법과 칩 실장용 기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160060377A Division KR101805785B1 (ko) 2016-05-17 2016-05-17 칩 실장용 기판 제조방법과 칩 실장용 기판

Publications (1)

Publication Number Publication Date
KR20170135809A true KR20170135809A (ko) 2017-12-08

Family

ID=60920291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170163209A KR20170135809A (ko) 2017-11-30 2017-11-30 칩 실장용 기판 제조방법과 칩 실장용 기판

Country Status (1)

Country Link
KR (1) KR20170135809A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110488A (ko) * 2018-03-20 2019-09-30 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
KR20190110191A (ko) * 2018-03-20 2019-09-30 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190110488A (ko) * 2018-03-20 2019-09-30 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
KR20190110191A (ko) * 2018-03-20 2019-09-30 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법

Similar Documents

Publication Publication Date Title
TWI630731B (zh) 白光發光二極體元件
US10580942B2 (en) Electronic component, optoelectronic component, component arrangement, and method for producing an electronic component
US10347806B2 (en) Packaged UV-LED device with anodic bonded silica lens and no UV-degradable adhesive
JP2010177501A (ja) 光学素子パッケージおよび光学素子パッケージの製造方法
JP2007227919A (ja) 発光ダイオードパッケージの製造方法
US11367666B2 (en) Clip, lead frame, and substrate used in semiconductor package having engraved pattern formed thereon and the semiconductor package comprising the same
US10074769B2 (en) Method of producing optoelectronic components having complex shapes
KR101805785B1 (ko) 칩 실장용 기판 제조방법과 칩 실장용 기판
KR20170135809A (ko) 칩 실장용 기판 제조방법과 칩 실장용 기판
TW202005124A (zh) 發光裝置及其製造方法
US8846422B2 (en) Method for manufacturing LED package struture and method for manufacturing LEDs using the LED packange struture
KR101236715B1 (ko) 실리콘 성형 방식을 이용한 칩온보드댐을 포함한 ｌｅｄ 모듈의 제조방법 및 상기 제조방법에 의해 제조된 ｌｅｄ 모듈
KR101933927B1 (ko) 매입형 칩 스케일 패키지 발광 디바이스 및 제조 방법
JP4181807B2 (ja) レーザ加工方法
TW201530837A (zh) 具大面積管道的可撓性發光半導體裝置
KR101780793B1 (ko) 플립칩형 발광다이오드 기판의 반사층 형성 방법
US7510892B2 (en) Light emitting diode structure and manufacturing method thereof
KR101794918B1 (ko) 플립칩형 발광다이오드 기판의 반사층 형성 방법
JP7110731B2 (ja) 貫通電極基板及びその製造方法
US20140154463A1 (en) Substrate structure and manufacturing method thereof
KR101575127B1 (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
TW201828504A (zh) 可提供預定視角的發光二極體封裝結構、發光二極體封裝模組、及其成形方法
Qiu et al. Packaging of UV LED with a stacked silicon reflector for converged UV emission
US20180351058A1 (en) Optoelectronic component and method of producing an optoelectronic component
KR20130122225A (ko) 광반도체 기반 조명장치 및 이에 이용되는 광학부재의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application