JP2010177501A - 光学素子パッケージおよび光学素子パッケージの製造方法 - Google Patents

光学素子パッケージおよび光学素子パッケージの製造方法 Download PDF

Info

Publication number
JP2010177501A
JP2010177501A JP2009019320A JP2009019320A JP2010177501A JP 2010177501 A JP2010177501 A JP 2010177501A JP 2009019320 A JP2009019320 A JP 2009019320A JP 2009019320 A JP2009019320 A JP 2009019320A JP 2010177501 A JP2010177501 A JP 2010177501A
Authority
JP
Japan
Prior art keywords
optical element
lens
resin
convex
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009019320A
Other languages
English (en)
Other versions
JP5428358B2 (ja
Inventor
Hiroyuki Fukazawa
博之 深澤
Tsutomu Tanaka
田中　　勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009019320A priority Critical patent/JP5428358B2/ja
Priority to US12/693,188 priority patent/US8158997B2/en
Priority to CN201010110610.9A priority patent/CN101794856B/zh
Priority to CN201510296704.2A priority patent/CN104916767A/zh
Publication of JP2010177501A publication Critical patent/JP2010177501A/ja
Priority to US13/426,244 priority patent/US8962355B2/en
Application granted granted Critical
Publication of JP5428358B2 publication Critical patent/JP5428358B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】配光特性の良好な粗面からなる凸レンズ面を備えたレンズ樹脂を有する光学素子パッケージを提供する。
【解決手段】チップ状の光学素子１３と、この光学素子１３における光学的機能面を覆う凸レンズ面Ｓを有しするレンズ樹脂１９とを備えた光学素子パッケージである。そして特にレンズ樹脂１９における凸レンズ面Ｓが、各凸レンズ面部分に接する平面に対して垂直な方向を頂点とする複数の微小凸曲面Ｓ１を有する粗面として構成されている。このような凸レンズ面Ｓは、放電加工によって成形されたレンズ形成面を有する母型を用いた樹脂成形によって形成され、複数の微小凸曲面は、それぞれが異なる高さまたは大きさを有する形状に形成されている。
【選択図】図１

Description

本発明は、光学素子パッケージおよびその製造方法に関し、特には発光素子または受光素子などの光学素子を覆うレンズ樹脂を備えた光学素子パッケージおよびその製造方法に関する。
チップ状の発光素子や受光素子等の光学素子をパッケージ化してなる光学素子パッケージは、例えば一対のリードフレームの一方に光学素子が搭載され、他のリードフレームと光学素子とがワイヤー接続されている。一対のリードフレームは、当該リードフレームにおける光学素子の搭載部分およびワイヤー接続部分を開口する枠状のパッケージ樹脂によって支持固定されている。また、枠状のパッケージ樹脂の開口上部には、光学素子の搭載部分およびワーヤー接続部分を埋め込み封止する状態で、レンズ樹脂が設けられている。このレンズ樹脂は、光を散乱させて放射するために表面が粗面化されていても良い。
以上のような構成の光学素子パッケージにおいてレンズ樹脂を形成する場合には、所望のレンズ形状の雌型、いわゆる金型または樹脂型等の母型を用いた樹脂成形が行なわれている。特に、粗面化された表面を有するレンズ樹脂を形成する場合には、例えばアルミナ粉末などの硬質粉末を高圧で吹付けることによって表面が粗面化された母型を用いる。また、母型を形成するための雄型に対して硬質粉末を吹付けて雄型を粗面化し、この雄型を元にして母型を形成する方法も行われている（下記特許文献１参照）。
特公昭５５−２７４６１号公報
しかしながら、硬質粉末を高圧で吹付けることによって得られる粗面は、硬質粉末の吹付け方向に深いものである。このため、この粗面を有する母型によって得られるレンズ樹脂では、光の発散角を全方向に均等に分散させることができず、このレンズ樹脂を介して発せられる光の配光特性はうねった曲線となってしまう。
そこで本発明は、配光特性の良好な粗面で構成された凸レンズ面を備えたレンズ樹脂を有する光学素子パッケージを提供すること、さらにはこのような光学素子パッケージの製造方法を提供することを目的とする。
このような目的を達成するための本発明の光学素子パッケージは、チップ状の光学素子と、この光学素子における光学的機能面を覆う凸レンズ面を有しレンズ樹脂とを備えている。そして特にレンズ樹脂における凸レンズ面が、各凸レンズ面部分に接する平面に対して垂直な方向を頂点とする複数の微小凸曲面を有する粗面として構成されていることを特徴としている。
また本発明はこのような構成の光学素子パッケージの製造方法でもあり、凹状のレンズ成形面を有する母型を用いた樹脂成形によってレンズ樹脂の形成を行う方法である。このレンズ成形面は、各レンズ成形面部分に接する平面に対して垂直な方向に凹となる複数の微小凹曲面を有する粗面として構成されている。このようなレンズ成形面は、凸状のレンズ形状に成型された放電曲面を有する放電電極を用いた放電加工によって形成される。
このような構成の光学素子パッケージによれば、凸レンズ面の粗面を構成する微小凸曲面は、凸レンズ面の各部に対して垂直な各方向に突出した凸曲面になる。このため、例えばレンズで覆われた光学素子から発して各凸曲面においては散乱する光の集合体は、光学素子から発した光の配光特性に限りなく近い曲線になる。すなわち、凹凸の無いスムージング化されたなめらかな配光特性が得られる。
以上本発明によれば、粗面化された凸レンズ面を備えたレンズ樹脂を有する光学素子パッケージにおいて配光特性の向上を図ることが可能になる。また本発明は、配光特性の良好な粗面化された凸レンズ面を備えたレンズ樹脂を有する光学素子パッケージを得ることが可能になる。
実施形態の光学素子パッケージの構成を示す図である。 レンズ表面の粗さＲｚとレンズ面を通過する光の光学波形の粗さとの関係を示す模式図である。 実施形態の効果を説明する放射角度と輝度との関係を示すグラフである。 実施形態の光学素子パッケージの製造方法を示す工程図（その１）である。 実施形態の光学素子パッケージの製造方法を示す工程図（その２）である。 実施形態の光学素子パッケージの製造方法を示す工程図（その３）である。 図６-1の各部断面図である。 実施形態の光学素子パッケージの製造方法を示す工程図（その４）である。 実施形態の光学素子パッケージの製造に用いる金型の製造を説明する工程図である。 実施形態で作製したレンズ樹脂の凸レンズ面の光学顕微鏡図である。
以下、本発明の各実施の形態を以下の順序で説明する。
１．光学素子パッケージの構成
２．光学素子パッケージの製造方法
３．レンズ成形用母型の形成方法
＜１．光学素子パッケージの構成＞
図１は、本発明を適用した実施形態の光学素子パッケージ１の概略断面図である。この図に示す光学素子パッケージ１は、チップ状の発光素子を実装基板上に実装するためのパッケージであり、次のように構成されている。
すなわち発光素子パッケージ１は、２本のリード電極３，５、これらを固定支持するパッケージ樹脂１１、リード電極３に搭載された光学素子１３、光学素子１３とリード電極５を接続するワイヤー１５、および光学素子１３を覆うレンズ樹脂１９で構成されている。本発明においては、特にレンズ樹脂１９における凸レンズ面Ｓの構成が特徴的である。以下、これらの各部材毎に発光素子パッケージ１の構成を詳細に説明する。
２本のリード電極３,５は、それぞれが絶縁性を保って平行に配置されており、そのうちの一方のリード電極３が素子を搭載するだめのダイパッドとして一部分が幅広に構成されている。
パッケージ樹脂１１は、リード電極３，５に対して一体に形成されたもので、その中央部には各リード電極３，５の一部を露出する凹部１１aを有している。この凹部１１aは、円形の開口上部からリード電極３，５を露出させる底部に向かって開口径を小さく絞った側壁テーパ形状に形成される。
光学素子１３は、例えば発光ダイオード（light Emitting Diode：ＬＥＤ）等のチップ状の発光素子や、チップ状の受光素子であり、発光面や受光面等の光学機能面とこれと反対側の面とに電極を備えていることとする。このような光学素子１３は、パッケージ樹脂１１の凹部１１ａ内において、光学機能面を上方に向けた状態でリード電極３上にダイボンディングされる。
ワイヤー１５は、パッケージ樹脂１１の凹部１１ａ内において、光学素子１３ともう一方のリード電極５とを接続する状態で設けられている。
レンズ樹脂１９は、凸レンズを構成するものであり、光学素子１３およびワイヤー１５を埋め込む状態でパッケージ樹脂１１の凹部１１ａ上に設けられている。またこのレンズ樹脂１９の凸レンズ面Ｓは、要部拡大図に示すように微小凸曲面Ｓ１，Ｓ１，…を有する梨地状に粗面化されている。
特に本実施形態のレンズ樹脂１９の第１の特徴部は、各微小凸曲面Ｓ１，Ｓ１，…が、凸レンズ面Ｓの各面部分に対して垂直な方向に凸となっているところにある。つまり、１つのレンズ樹脂１９を構成する凸レンズ面Ｓにおいて、各凸レンズ面Ｓ部分に接する平面に対して垂直な方向を頂点として、この頂点部分が最も突出した部分となるように各微小凸曲面Ｓ１が設けられているのである。
また第２の特徴部は、各微小凸曲面Ｓ１は、各凸レンズ面Ｓ部分に接する平面に対して垂直な方向を軸にして対称である。
第３の特徴部は、各微小凸曲面Ｓ１，Ｓ１，…の大きさおよび高さがそれぞれ異なるところにあり、不規則な大きさおよび高さを有して不規則に配置されているところにある。
第４の特徴部は、各微小凸曲面Ｓ１は、その底面の径（直径）よりも、十分に小さい高さであることとする。
図２には、レンズ表面の粗さＲｚに対するレンズ面を通過する光の光学波形の粗さを示す模式図である。尚、光学波形の粗さとは、ここで例えば放射角度に対する輝度の極小値と極大値との差であることとする。
この図に示すように、粗面化された凸レンズ面を通過する光の光学波形の粗さは、レンズ表面の粗さＲｚが有る程度の大きさとなる範囲までにおいて、レンズ表面の粗さＲｚに反比例する。このため、光の光学波形の粗さを効果的に低くできるレンズ表面の粗さＲｚとなるように、レンズ樹脂１９における微小凸曲面Ｓ１の高さが設定されていることが好ましい。
以上のような構成の光学素子パッケージ１では、粗面化された凸レンズ面Ｓを構成する微小凸曲面Ｓ１は、凸レンズ面Ｓの各部に対して垂直な各方向に突出した凸曲面になる。これにより、例えばレンズ樹脂１９で覆われた光学素子１３から発して各凸曲面Ｓ１において散乱する光ｈの集合体は、図３（１）に示すように、光学素子１３から発した光の配光特性に限りなく近い曲線になる。
また各微小凸曲面Ｓ１は、各凸レンズ面Ｓ部分に接する平面に対して垂直な方向を軸にして対称であるため、例えばレンズ樹脂１９で覆われた光学素子１３から発して各微小凸曲面Ｓ１において散乱する光ｈは、各微小凸曲面Ｓ１において均一に散乱して、レンズ樹脂１９の外側に均一に放射される。
以上の結果、凹凸の無いスムージング化されたなめらかな配光特性が得られるのである。
尚、実験では、凸レンズ面Ｓの粗さＲｚは、Ｒｚ＝２０〜４０μｍ程度にすると、光学素子１３から発する光のスムージング効果が高く、滑らかな配光分布を示すことが確認されている。
さらに、各微小凸曲面Ｓ１，Ｓ１，…の大きさおよび高さがそれぞれ異なり不規則に配置されていることから、レンズ樹脂１９を通過する光の色周差を抑えることができる。
また、各微小凸曲面Ｓ１は、その底面の径（例えば直径）よりも、十分に小さい高さである。このため、光学素子１３から発せられた光ｈの角度に対して微小凸曲面Ｓ１が臨界角(ほとんどすべての光を内側に反射してしまう入射角)を超えることはなく、微小凸曲面Ｓ１においての反射光（戻り光）を限りなく小さくすることができる。
これに対して、硬質粉末を高圧で吹付けることによって粗面化された母型を用いて形成された従来の凸レンズ面は、硬質粉末の吹付け方向に揃って突出した微小凸曲面で構成される。このため、このような凸レンズ面の各凸曲面において散乱する光の集合体は、図３（２）の破線で示すように、うねった曲線となってしまうのである。
＜２．光学素子パッケージの製造方法＞
図４〜図７は本発明の光学素子パッケージの製造方法を示す製造工程図である。以下、これらの図面にしたがって光学素子パッケージの製造方法の実施形態を説明する。
先ず、図４（１）に示すように、複数の光学素子パッケージを形成するためのリードフレーム１０を用意する。このリードフレーム１０には、縦横に複数のパッケージ部１ａが設定されている。各パッケージ部１ａにはそれぞれに上述した２本のリード電極３，５が平行に設けられており、これら２本のリード電極３，５が枠状のアウターリード７で連結されて一体に形成されている。
またこのリードフレーム１０には、以降に行なうレンズ樹脂成形の金型に対する、位置合わせ孔９が設けられており、金型に設けられた位置合わせ用のガイドピンが嵌入される構成となっている。
次に、図４（２）に示すように、リードフレーム１０における各インナーリード３，５をパッケージ樹脂１１で固定する。このパッケージ樹脂１１は、板状の外形形状を有してリードフレーム１０に対して一体に形成される。このパッケージ樹脂１１には、各パッケージ部１ａにおいてインナーリード３，５の一部を露出する状態で、上述した凹部１１aが複数形成されている。以上のような構成のパッケージ樹脂１１は、例えば金型を用いてモールド成形されたものであって良い。
次に、図５の平面図、Ａ−Ａ’断面図、およびＢ−Ｂ’断面図に示すように、パッケージ樹脂１１における各凹部１１aに露出させたダイパッド用のリード電極３上に、例えばＬＥＤチップのような光学素子１３をダイボンディングする。その後、光学素子１３と、リードフレーム１０におけるもう一方のリード電極５とを、ワイヤー１５によって接続する。
以上により、パッケージ樹脂１１に設けた複数の凹部１１ａ内に光学素子１３を実装してなる板状の構造体１７を形成する。
次の工程を図６-1および図６-2に示す。図６-1は平面図であり、図６-2は図６-1のＡ−Ａ’断面図およびＢ−Ｂ’断面図である。これらの図に示すように、上述した構成の構造体１７を、レンズ樹脂成形のための金型２１に固定する。
ここで金型２１は、下型２１-1と、上型２１-2とで構成されている。下型２１-1には、リードフレーム1０に設けた位置合わせ孔９に対応する３本の位置合わせ用のガイドピンｐが設けられている。そして、リードフレーム1０に設けた位置合わせ孔９に、これらの３本のガイドピンｐをそれぞれ嵌入させることにより、金型２１に対してリードフレーム１０を位置合わせする。また位置合わせされたリードフレーム1０の周縁を下型２１-1と上型２１-2との間に挟持させることにより、金型２１に対して構造体１７を所定の配置状態で固定する。
以上のように金型２１に対して構造体１７を位置合わせして固定した状態においては、下型２１-1と上型２１-2との間には、パッケージ樹脂１１を収容するためのキャビティ２１ａが形成される構成となっている。
上型２１-2におけるキャビティ２１ａの天面には、凹状のレンズ成形面Ｓｒが複数配列形成されており、内部に構造体１７を収納した状態において構造体１７の各凹部１１ａに対応して凹状のレンズ成形面Ｓｒが配置される構成となっている。このような各レンズ成形面Ｓｒを有する上型２１-2は、図１を用いて説明したレンズ樹脂（１９）を成形するための母型（雌型）として構成されている。したがって、上型２１-2のレンズ成形面Ｓｒは、要部拡大図に示すように微小凹曲面Ｓｒ１，Ｓｒ１，…を有する梨地状に粗面化されている。
特に上型２１-2においてもレンズ成形面Ｓｒの第１の特徴部は、各微小凹曲面Ｓｒ１,Ｓｒ1,…が、レンズ成形面Ｓｒの各面部分に対して垂直な方向に凹となる曲面で構成されているところにある。つまり、凹状のレンズ成形面Ｓｒにおいて、各レンズ成形面Ｓｒ部分に接する平面に対して垂直な方向が最も深くなるように、各微小凹曲面Ｓｒ１が設けられているのである。
また第２の特徴部は、各微小凹曲面Ｓｒ１は、各レンズ成形面Ｓｒ部分に接する平面に対して垂直な方向を軸にして対称である。
第３の特徴部は、各微小凹曲面Ｓｒ１，Ｓｒ１，…の大きさおよび高さがそれぞれ異なるところにあり、不規則な大きさおよび高さを有して不規則に配置されているところにある。
第４の特徴部は、各微小凹曲面Ｓｒ１は、その底面の径（例えば直径）よりも、十分に小さい深さであることとする。
尚、このような上型２１-2の作製方法については、後で説明する。
またこの金型２１には、キャビティ２１ａ以外の空間部として、キャビティ２１ａ内に充填注入するための樹脂１９’が供給されるポット２１ｂ、およびポット２１ｂとキャビティ２１ａとを連接する複数の供給路（いわゆるランナー）２１ｃが形成されている。さらに下型２１-1と上型２１-2とを重ね合わせた状態においては、供給路２１ｃと対向する側に、下型２１-1と上型２１-2との間にキャビティ２１ａと金型２１の外部とを接続するエアベント２１ｅも設けられる。尚、供給路２１ｃは、１つのみ設けられても良いが、供給路２１ｃを複数に分けて設けることにより、樹脂の供給を確保しつつ供給部のたわみを防止できる。
ポット２１ｂは、プランジャ２１ｄが内設されるシリンジ状に構成された空間部であり、内設されたプランジャ２１ｄの押し圧によってポット２１ｂ内の樹脂１９’が供給路２１ｃを介してキャビティ２１ａ内に供給される構成となっている。
供給路２１ｃは、キャビティ２１ａを構成する４つの壁面のうちの１つの面に、例えば均等な間隔を保って複数設けられており、ポット２１ｂ−キャビティ２１ｃ間を連通する複数の通路を構成している。
そして、以上のように金型２１に対してリードフレーム１０を固定する際には、あらかじめ下型２１-1と上型２１-2とを１５０〜２００℃程度に加熱しておくこととする。また、ポット２１ｂ内には、未硬化の樹脂１９’を滴下しておく。
以上のように、構造体１７を位置合わせして固定した状態で、ポット２１ｂ内においてのプランジャ２１ｄの押し上げ移動により、ポット２１ｂ内の未硬化の樹脂１９’を複数のランナー２１ｃを介してキャビティ２１ａ内に注入充填する。これにより、上述したように構造体１７が収納されたキャビティ２１ａ内の全域に未硬化の樹脂１９’を充填注入する。この際、キャビティ２１ａ内の空気は、ランナー２１ｃと対向する側に設けたエアベント２１ｅから金型２１の外に抜けるようになっている。
その後は、キャビティ２１ａ内の全域に未硬化の樹脂１９’を充填注入した状態において、プランジャ２１ｄの高さを維持して数分間加圧し続ける。
これにより、図７（1）に示すように、キャビティ２１ａ内の全域に充填注入された未硬化の樹脂（１９’）を、金型２１からの加熱により硬化させる。そして、構造体１７の凹部１１ａを埋め込むと共に各凹部１１ａ上に、外側に凸となる凸レンズ面Ｓを有するレンズ樹脂１９を形成する。
次に、図７（２）に示すように、構造体１７とこれに一体形成されたレンズ樹脂１９とを、金型（２１）から取り外す。これにより、各パッケージ部１ａに光学素子１３を実装してなる構造体１７上に、各光学素子１３およびワイヤー１５を封止する状態でそれぞれ凸状のレンズ樹脂１９が設けられた状態となる。凸状のレンズ樹脂１９は、各パッケージ部１ａ間で連続して一体に形成された状態となっている。
以上の後には、図７（３）に示すように、レンズ樹脂１９と構造体１７とを各パッケージ部１ａ毎に分割する。
以上により、リード電極３，５上に実装された光学素子１３およびワイヤー１５を凸状のレンズ樹脂１９で封止してなる複数の光学素子パッケージ1が得られる。このようにして得られた光学素子パッケージ1におけるレンズ樹脂１９は、図１を用いて説明したように、各凸レンズ面Ｓ部分に対して垂直な方向に凸となる微小凸曲面Ｓ１，Ｓ１，…を有する梨地状に粗面化されたものとなる。
＜３．レンズ成形用母型の作製方法＞
図８には、以上の製造工程においてレンズ樹脂の成形に用いる母型の作製方法を示す。
先ず、図８（1）に示すように、母型を形成するための板材２１-2'を用意する。この板材２１-2'は、例えば金属材料からなることとする。そしてこの板材２１-2’の各レンズ成形面Ｓｒの形成位置に対応する部分に、凹状部分２３を形成する。各凹状部分２３は、レンズ成形面Ｓｒが形成される範囲よりも内側においてレンズ成形面Ｓｒよりも浅く形成される。また各凹状部分２３の壁面形状は、全体的に凹状のレンズ成形面Ｓｒと相似の形状である必要はないが、レンズ成形面Ｓｒの凹状と相似の形状であることが好ましい。このような凹状部分２３は、例えば切削加工によって形成され、鏡面加工されている必要はない。
次に図８（２）に示すように、レンズ成形面Ｓｒの凹状とほぼ等しい曲率の凸状の放電曲面３１ｓ、すなわち成形するレンズ樹脂（１９）における凸レンズ面Ｓと略等しい放電曲面３１ｓを有する放電電極３１を用意する。この放電電極３１の放電曲面３１ｓには、微細な凸曲面が設けられている必要はない。そして油槽中において、このような放電電極３１を、高電圧を印加した状態で徐々に凹状部分２３に対して接近させる。
これにより、放電電極３１における放電曲面３１ｓと、板材２１-2’における凹状部分２３の内壁との間でスパーク放電を発生させ、板材２１-2'の壁面を徐々に削っていく。このとき、放電曲面３１ｓと板材２１-2’における凹状部分２３の内壁との間では、最も近い位置でスパークが発生する。このため、最終的には、板材２１-2’における凹状部分２３の内壁は、徐々に放電電極３１の放電曲面３１ｓと均等な間隔を保った凹状に加工され、さらに加工された各面部分に対して垂直方向に不規則に壁面が削られて複数の微小凹曲面Ｓｒ１が形成される。
以上のようにして、板材２１-2'に形成した全ての凹状部分２３を、複数の微小凹曲面Ｓｒ１を備えた凹状のレンズ成形面Ｓｒとして順次成形し、レンズ樹脂（１９）形成のための母型となる金型（上型２１-2'）が作製される。尚、複数の放電電極３１を用いて、板材２１-2'に形成した複数の凹状部分２３に対して、同時に放電加工を行っても良い。
このような作製方法によれば、レンズ成形面Ｓｒの凹状とほぼ等しい曲率の凸状の放電曲面３１ｓと、板材２１-2’における凹状部分２３の内壁との間でスパーク放電を発生させて板材２１-2'の壁面を徐々に削っていく成形方法である。このため、凹状部分２３の内壁は、不規則な各位置から各放電曲面３１ｓ部分に垂直な方向に最も深く削られていく。これにより、凸曲面である放電曲面３１ｓと略同一の凹曲面に、各凹曲面部分に接する面に対して垂直な方向が最も深くなる各微小な凹曲面（微小凹曲面Ｓｒ１）が不規則な大きさおよび高さを有して不規則に配列形成されたレンズ形成面Ｓｒを得ることができる。
またこのような放電加工によって形成される各微小凹曲面Ｓｒ１は、各レンズ成形面Ｓｒ部分に接する平面に対して垂直な方向を軸にして対称に成形される。さらに、放電の不規則さにより、形成される各微小凹曲面Ｓｒ１は、大きさおよび深さがそれぞれ異なるとともに、不規則に配置される。しかも、各微小凸曲面Ｓ１は、その底面の径（例えば直径）よりも、十分に小さい深さに形成される。
この結果、図６-1および図６-2を用いて説明した構成を有する金型の上型２１-2、すなわち母型であり、凹凸の無いスムージング化されたなめらかな配光特性が得られるレンズ樹脂を形成可能な母型を、放電加工と言った簡便な方法で作製することが可能である。
これに対して、ダイアモンドペースト等を用いたラッピングによってして鏡面加工を施した母型を用いて樹脂成形されたレンズ樹脂であっても、凹凸の無いスムージング化されたなめらかな配光特性を得ることはできるが、鏡面加工には膨大な時間が掛かる。したがって、複数のレンズ成形面を有する母型の形成に鏡面加工を施すことは、現実的には不可能な費用と時間が必要になるのである。
ここで図９（１）には、このような作製方法で得られた母型におけるレンズ成形面の光学顕微鏡像を示す。この図に示すように、上述した実施形態の方法により、不規則な形状の微小凹曲面によって粗面化されたレンズ形成面が得られたことが分かる。
また図９（２）には、この母型を用いて樹脂成形されたレンズ樹脂における凸レンズ面の光学顕微鏡像を示す。この図に示すように、上述した実施形態の方法により、不規則な形状の微小凸曲面によって粗面化された凸レンズ面が得られたことが分かる。尚、図９（１）と図９（２）とはそれぞれの倍率の光学顕微鏡像である。
１…光学素子パッケージ、３…リード電極（ダイパッド）、５…リード電極、１１…パッケージ樹脂、１１ａ…凹部、１３…光学素子、１９…レンズ樹脂、１９’…未硬化の樹脂、２１ａ…キャビティ、２１-2…上型（母型）、３１…放電電極、３１ｓ…放電曲面、Ｓ…凸レンズ面、Ｓ１…微小凸曲面、Ｓｒ…レンズ成形面（凹状）、Ｓｒ１…微小凹曲面

Claims (11)

  1. チップ状の光学素子と、
    前記光学素子における光学的機能面を覆う凸レンズ面を有し、当該凸レンズ面が各凸レンズ面部分に接する平面に対して垂直な方向を頂点とする複数の微小凸曲面を有する粗面として構成されているレンズ樹脂とを備えた
    光学素子パッケージ。
  2. 前記複数の微小凸曲面は、各凸レンズ面Ｓ部分に接する平面に対して垂直な方向を軸にして対称である
    請求項１に記載の光学素子パッケージ。
  3. 前記複数の微小凸曲面は、それぞれが異なる高さまたは大きさを有する形状に形成されている
    請求項１または２記載の光学素子パッケージ。
  4. 前記複数の微小凸曲面は、その底面の径よりも、小さい高さである
    請求項１〜３の何れかに記載の光学素子パッケージ。
  5. 前記光学素子を実装してなるリード電極と、
    前記光学素子が実装された前記リード電極部分を底部とした凹部を有する形状で前記リード電極および前記レンズ樹脂に一体形成されたパッケージ樹脂とを備えた
    請求項１〜４の何れかに記載の光学素子パッケージ。
  6. チップ状の光学素子における光学的機能面を覆うレンズ樹脂を形成する際、
    凹状のレンズ成形面を有し、当該レンズ成形面が各レンズ成形面部分に接する平面に対して垂直な方向に凹となる複数の微小凹曲面を有する粗面として構成された母型を用いて樹脂成形を行なう
    光学素子パッケージの製造方法。
  7. 前記複数の微小凹曲面は、各レンズ成型面部分に接する平面に対して垂直な方向を軸にして対称に形成されている
    請求項６に記載の光学素子パッケージの製造方法。
  8. 前記複数の微小凹曲面は、それぞれが異なる深さまたは大きさを有する形状で形成されている
    請求項６または７記載の光学素子パッケージの製造方法。
  9. 前記複数の微小凹曲面は、その底面の径よりも、小さい深さに形成されている
    請求項６〜８の何れかに記載の光学素子パッケージの製造方法。
  10. 前記母型は、凸状のレンズ形状に成型された放電曲面を有する放電電極を用いた放電加工によって形成されたものである
    請求項６〜９の何れかに記載の光学素子パッケージの製造方法。
  11. 前記レンズ樹脂を形成する際には、前記母型を用いて構成されたキャビティ内に前記光学素子を収容した状態で未硬化の樹脂を充填注入する
    請求項６〜１０の何れかに記載の光学素子パッケージの製造方法。
JP2009019320A 2009-01-30 2009-01-30 光学素子パッケージの製造方法 Expired - Fee Related JP5428358B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009019320A JP5428358B2 (ja) 2009-01-30 2009-01-30 光学素子パッケージの製造方法
US12/693,188 US8158997B2 (en) 2009-01-30 2010-01-25 Optical element package and method of manufacturing the same
CN201010110610.9A CN101794856B (zh) 2009-01-30 2010-01-29 光学元件封装件及其制造方法
CN201510296704.2A CN104916767A (zh) 2009-01-30 2010-01-29 光学元件封装件
US13/426,244 US8962355B2 (en) 2009-01-30 2012-03-21 Optical element package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009019320A JP5428358B2 (ja) 2009-01-30 2009-01-30 光学素子パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2010177501A true JP2010177501A (ja) 2010-08-12
JP5428358B2 JP5428358B2 (ja) 2014-02-26

Family

ID=42396959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009019320A Expired - Fee Related JP5428358B2 (ja) 2009-01-30 2009-01-30 光学素子パッケージの製造方法

Country Status (3)

Country Link
US (2) US8158997B2 (ja)
JP (1) JP5428358B2 (ja)
CN (2) CN104916767A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060336A1 (ja) * 2010-11-02 2012-05-10 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
JP2016105518A (ja) * 2016-03-03 2016-06-09 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
JP2018101147A (ja) * 2018-02-07 2018-06-28 株式会社ｎｉｔｔｏｈ 光学部材
WO2023182101A1 (ja) * 2022-03-25 2023-09-28 ソニーグループ株式会社 半導体発光装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120086035A1 (en) * 2009-05-11 2012-04-12 SemiLEDs Optoelectronics Co., Ltd. LED Device With A Light Extracting Rough Structure And Manufacturing Methods Thereof
JP5454123B2 (ja) 2009-12-16 2014-03-26 ソニー株式会社 ハンドオーバのための方法、端末装置及び無線通信システム
JP5010693B2 (ja) * 2010-01-29 2012-08-29 株式会社東芝 Ｌｅｄパッケージ
CN102130285B (zh) * 2010-11-03 2012-12-26 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
TW201219840A (en) * 2010-11-03 2012-05-16 Foxsemicon Integrated Tech Inc Lens and light source module
KR101626412B1 (ko) 2010-12-24 2016-06-02 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP2012238830A (ja) * 2011-05-09 2012-12-06 Lumirich Co Ltd 発光ダイオード素子
US8878215B2 (en) * 2011-06-22 2014-11-04 Lg Innotek Co., Ltd. Light emitting device module
CN102856468B (zh) * 2011-06-30 2015-02-04 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
JP2013062393A (ja) * 2011-09-14 2013-04-04 Sharp Corp 発光装置
CN102306698A (zh) * 2011-09-30 2012-01-04 深圳市灏天光电有限公司 一种新型led封装结构
WO2013073897A2 (ko) * 2011-11-17 2013-05-23 주식회사 루멘스 발광소자 패키지 및 이를 구비하는 백라이트 유닛
CN104347779A (zh) * 2013-07-31 2015-02-11 展晶科技(深圳)有限公司 发光二极管的制造方法
TW201515290A (zh) * 2013-10-09 2015-04-16 Genesis Photonics Inc 發光二極體之封裝元件的製造方法及封裝結構
DE102013225552A1 (de) * 2013-12-11 2015-06-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP6252302B2 (ja) * 2014-03-28 2017-12-27 日亜化学工業株式会社 発光装置の製造方法
CN106159059A (zh) * 2015-04-13 2016-11-23 弘凯光电(深圳)有限公司 Led封装结构及其制造方法
DE102015112757A1 (de) * 2015-08-04 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
JP6659612B2 (ja) * 2017-03-31 2020-03-04 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 発光装置、光照射モジュール、及び光照射装置
JP6949116B2 (ja) * 2017-07-11 2021-10-13 日本碍子株式会社 透明封止部材
GB2594998A (en) * 2020-05-15 2021-11-17 Ams Sensors Asia Pte Ltd Wafer level chip scale packaging

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428460U (ja) * 1990-06-29 1992-03-06
JPH0936436A (ja) * 1995-07-20 1997-02-07 Kokusai Electric Co Ltd 発光ダイオード
JP2002298397A (ja) * 2001-04-03 2002-10-11 Sharp Corp 半導体レーザ装置及びそれを備えた光ピックアップ
JP2003209289A (ja) * 2002-01-17 2003-07-25 Asahi Matsushita Electric Works Ltd 発光ダイオード
JP2005250446A (ja) * 2004-02-06 2005-09-15 Victor Co Of Japan Ltd マイクロレンズアレイ及びマイクロレンズアレイ用複製型の製造方法
JP2006148147A (ja) * 2004-11-15 2006-06-08 Lumileds Lighting Us Llc Ｌｅｄダイ上のオーバーモールドレンズ
JP2007288198A (ja) * 2006-04-17 2007-11-01 Samsung Electro-Mechanics Co Ltd 発光ダイオードパッケージ及びその製造方法
US20070257610A1 (en) * 2006-05-02 2007-11-08 Ming-Hsien Shen Light emitting diode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527461B2 (ja) 1972-02-02 1980-07-21
JPS603908B2 (ja) 1978-08-17 1985-01-31 松下電器産業株式会社 高周波式抵抗スポット・プロジェクション溶接機
JPH0428460A (ja) 1990-05-24 1992-01-31 Kawasaki Steel Corp 溶融金属渦流の防止装置とその防止方法
DE10129785B4 (de) * 2001-06-20 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
JP2006049657A (ja) * 2004-08-06 2006-02-16 Citizen Electronics Co Ltd Ｌｅｄランプ
US20070092636A1 (en) * 2005-10-24 2007-04-26 3M Innovative Properties Company Method of making light emitting device having a molded encapsulant
CN1978982A (zh) * 2005-12-01 2007-06-13 陈钜泯 发光装置
TWM328670U (en) * 2007-07-10 2008-03-11 Everlight Electronics Co Ltd LED lamp lens

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428460U (ja) * 1990-06-29 1992-03-06
JPH0936436A (ja) * 1995-07-20 1997-02-07 Kokusai Electric Co Ltd 発光ダイオード
JP2002298397A (ja) * 2001-04-03 2002-10-11 Sharp Corp 半導体レーザ装置及びそれを備えた光ピックアップ
JP2003209289A (ja) * 2002-01-17 2003-07-25 Asahi Matsushita Electric Works Ltd 発光ダイオード
JP2005250446A (ja) * 2004-02-06 2005-09-15 Victor Co Of Japan Ltd マイクロレンズアレイ及びマイクロレンズアレイ用複製型の製造方法
JP2006148147A (ja) * 2004-11-15 2006-06-08 Lumileds Lighting Us Llc Ｌｅｄダイ上のオーバーモールドレンズ
JP2007288198A (ja) * 2006-04-17 2007-11-01 Samsung Electro-Mechanics Co Ltd 発光ダイオードパッケージ及びその製造方法
US20070257610A1 (en) * 2006-05-02 2007-11-08 Ming-Hsien Shen Light emitting diode

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US8933548B2 (en) 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9159655B2 (en) 2010-11-02 2015-10-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9214414B2 (en) 2010-11-02 2015-12-15 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP5896302B2 (ja) * 2010-11-02 2016-03-30 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
US9362473B2 (en) 2010-11-02 2016-06-07 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9412923B2 (en) 2010-11-02 2016-08-09 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9553247B2 (en) 2010-11-02 2017-01-24 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
WO2012060336A1 (ja) * 2010-11-02 2012-05-10 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
US9899583B2 (en) 2010-11-02 2018-02-20 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2016105518A (ja) * 2016-03-03 2016-06-09 大日本印刷株式会社 樹脂付リードフレーム、多面付ｌｅｄパッケージ、樹脂付リードフレームの製造方法およびｌｅｄパッケージの製造方法
JP2018101147A (ja) * 2018-02-07 2018-06-28 株式会社ｎｉｔｔｏｈ 光学部材
WO2023182101A1 (ja) * 2022-03-25 2023-09-28 ソニーグループ株式会社 半導体発光装置

Also Published As

Publication number Publication date
US20100193821A1 (en) 2010-08-05
CN101794856B (zh) 2016-02-17
CN104916767A (zh) 2015-09-16
CN101794856A (zh) 2010-08-04
US20120175793A1 (en) 2012-07-12
US8962355B2 (en) 2015-02-24
JP5428358B2 (ja) 2014-02-26
US8158997B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
JP5428358B2 (ja) 光学素子パッケージの製造方法
KR100703217B1 (ko) 발광다이오드 패키지 제조방법
TWI497746B (zh) 發光二極體封裝及其製造方法
US20140027807A1 (en) Lens-equipped optical semiconductor device and method for manufacturing the same
JP2007112134A (ja) レンズモールドの製造方法
JP2011119729A (ja) 発光素子
JP2010130007A (ja) 発光ダイオード装置及びその製造方法
US10074769B2 (en) Method of producing optoelectronic components having complex shapes
KR102176383B1 (ko) 하부 반사기를 가지는 led 렌즈의 캡슐화
KR20130081515A (ko) Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법
JP2012114303A (ja) Ｌｅｄチップ実装用基板、ｌｅｄパッケージ、金型、及び、ｌｅｄチップ実装用基板の製造方法
JP2013251422A (ja) Ｌｅｄチップ実装用基板、ｌｅｄパッケージ、金型、並びに、ｌｅｄチップ実装用基板及びｌｅｄパッケージの製造方法
JP2012182357A (ja) Ｌｅｄ発光素子用リードフレーム基板、ｌｅｄ発光素子装置、およびｌｅｄ発光素子用リードフレーム
JP2011018704A (ja) Ｌｅｄチップを囲繞する封止部材の表面に微細凹凸を形成する方法、及びこの方法を含むｌｅｄランプの製造方法
KR100782771B1 (ko) 엘이디 패키지 제조방법
KR101861232B1 (ko) 발광모듈
JP2015103618A (ja) リードフレーム、半導体実装用基板、半導体装置、および、半導体実装用基板の製造方法
KR100757825B1 (ko) 발광 다이오드 제조방법
JP6252302B2 (ja) 発光装置の製造方法
US10720556B2 (en) Method for manufacturing light emitting device
JP5816479B2 (ja) 半導体発光装置の製造方法。
JP6825660B2 (ja) リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
KR101274045B1 (ko) 발광 다이오드 및 이를 제조하기 위한 방법
KR20090116970A (ko) 웨이퍼 레벨 렌즈부 및 이를 이용한 발광 소자 패키지
JP7177326B2 (ja) 発光装置及び発光装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R151 Written notification of patent or utility model registration

Ref document number: 5428358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees