JP2013251422A - Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法 - Google Patents

Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法 Download PDF

Info

Publication number
JP2013251422A
JP2013251422A JP2012125631A JP2012125631A JP2013251422A JP 2013251422 A JP2013251422 A JP 2013251422A JP 2012125631 A JP2012125631 A JP 2012125631A JP 2012125631 A JP2012125631 A JP 2012125631A JP 2013251422 A JP2013251422 A JP 2013251422A
Authority
JP
Japan
Prior art keywords
led chip
lead frame
resin
mold
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012125631A
Other languages
English (en)
Inventor
Kazuhiro Tanaka
一弘 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2012125631A priority Critical patent/JP2013251422A/ja
Publication of JP2013251422A publication Critical patent/JP2013251422A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Led Device Packages (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

【課題】電極パッド間のスリット部の絶縁性を確実に確保した高品質なLEDチップ実装用基板を提供する。
【解決手段】LEDチップ実装用基板は、LEDチップを実装可能に構成されたLEDチップ実装用基板であって、LEDチップの第1の電極に電気的接続するためのダイパッド、及び、LEDチップの第2の電極に電気的接続するためのリードを備えたリードフレームと、ダイパッドとリードとの間の抜き孔に充填された樹脂とを有し、抜き孔に充填された樹脂の厚さは、リードフレームのLEDチップ実装面側に突出して厚くなっている。
【選択図】図3

Description

本発明は、複数のLEDチップを実装可能なLEDチップ実装用基板、および、LEDチップを実装したLEDパッケージに関する。
従来から、所定の波長の光を発するLEDチップを備えたLEDパッケージがある。このようなLEDパッケージは、リードフレームを樹脂封止してLEDチップ実装用基板を形成し、また、このLEDチップ実装用基板の上に複数のLEDチップを実装して封止し、最終的にはこの基板を切断して個片化することにより製造される。
特許文献1には、リードフレームと第1の金型との間にフィルム材を介在させた状態で、第1の金型と第2の金型とを用いてリードフレームをクランプし、樹脂を注入する方法が開示されている。
特開2008−244143号公報
しかしながら、特許文献1に開示されているようにリードフレームと第1の金型との間にフィルム材を介在させてクランプすると、樹脂封止の際にフィルム材がリードフレームのLEDチップ実装領域中の抜き孔(電極パッド間のスリット部)に進入する(潜り込む)ことにより、その抜き孔に樹脂を完全に充填させることができず、樹脂未充填領域が発生する場合がある。特に、樹脂漏れを抑制するために金型の締め圧を上げると、フィルム材が潰されることにより、このような現象が顕著になる。
一方、フィルム材を用いずに樹脂封止すると、第1の金型と第2の金型との間から、リードフレームのLEDチップ実装領域に樹脂が浸入するおそれがある(樹脂フラッシュ)。このような場合、電極間(抜き孔)の絶縁が不完全となり、また、LEDチップの電気的接触が不完全となることがあり、高品質なLEDチップ実装用基板及びLEDパッケージを製造することが困難となる。
そこで本発明は、電極パッド間のスリット部の絶縁性を確実に確保した高品質なLEDチップ実装用基板及びLEDパッケージを提供する。また、高品質なLEDチップ実装用基板を製造するために用いられる金型、及び、高品質なLEDチップ実装用基板及びLEDパッケージの製造方法を提供する。
本発明の一側面としてのLEDチップ実装用基板は、LEDチップを実装可能に構成されたLEDチップ実装用基板であって、前記LEDチップの第1の電極に電気的接続するためのダイパッド、及び、該LEDチップの第2の電極に電気的接続するためのリードを備えたリードフレームと、前記ダイパッドと前記リードとの間の抜き孔に充填された樹脂とを有し、前記抜き孔に充填された前記樹脂の厚さは、前記リードフレームのLEDチップ実装面側に突出して厚くなっている。
本発明の他の側面としてのLEDパッケージは、第1の電極と第2の電極との間に順バイアスを印加することにより光を放出するLEDチップと、前記LEDチップを実装するLEDチップ実装領域を備え、かつ、該LEDチップの前記第1の電極に電気的接続されたダイパッド、及び、該LEDチップの前記第2の電極に電気的接続されたリードを備えたリードフレームと、前記ダイパッドと前記リードとの間の抜き孔に充填された樹脂と、前記LEDチップを封止する透光性樹脂とを有し、前記抜き孔に充填された前記樹脂の厚さは、前記リードフレームのLEDチップ実装面側に突出して厚くなっている。
本発明の他の側面としての金型は、LEDチップ実装用基板を製造するための金型であって、ダイパッド及びリードを備えたリードフレームを一方面側から押さえる第1の金型と、前記リードフレームを他方面側から押さえる第2の金型とを有し、前記第1の金型は、LEDチップを実装するためのLEDチップ実装領域を形成するキャビティピンを備え、前記キャビティピンには、前記ダイパッドと前記リードとの間の抜き孔に対応する位置に、凹部が設けられており、前記金型は、前記第1の金型及び前記第2の金型を用いて前記リードフレームをクランプして、該リードフレームの前記抜き孔に樹脂を充填するように構成されている。
本発明の他の側面としてのLEDチップ実装用基板の製造方法は、複数のLEDチップを実装可能に構成されたLEDチップ実装用基板の製造方法であって、前記LEDチップの第1の電極に電気的接続するためのダイパッド、及び、該LEDチップの第2の電極に電気的接続するためのリードを備えたリードフレームを形成するステップと、第1の金型と第2の金型を用いてフィルム材を介して前記リードフレームをクランプし、該リードフレームの前記ダイパッドと前記リードとの間の抜き孔に樹脂を充填するステップとを有し、前記樹脂は、前記リードフレームのLEDチップ実装面側に突出して板厚よりも厚くなるように前記抜き孔に充填される。
本発明の他の側面としてのLEDパッケージの製造方法は、LEDチップを実装したLEDパッケージの製造方法であって、前記LEDチップの第1の電極に電気的接続するためのダイパッド、及び、該LEDチップの第2の電極に電気的接続するためのリードを備えたリードフレームを形成するステップと、第1の金型と第2の金型を用いてフィルム材を介して前記リードフレームをクランプし、該リードフレームの前記ダイパッドと前記リードとの間の抜き孔に樹脂を充填するステップと、複数のLEDチップを前記リードフレームに実装するステップと、前記複数のLEDチップを透光性樹脂で封止するステップと、前記複数のLEDチップを実装した前記リードフレームを個片化するステップとを有し、前記樹脂は、前記リードフレームの板厚よりも厚くなるように前記抜き孔に充填される。
本発明の他の目的及び特徴は、以下の実施例において説明される。
本発明によれば、電極パッド間のスリット部の絶縁性を確実に確保した高品質なLEDチップ実装用基板及びLEDパッケージを提供することができる。また、高品質なLEDチップ実装用基板を製造するために用いられる金型、及び、高品質なLEDチップ実装用基板及びLEDパッケージの製造方法を提供することができる。
実施例1におけるリードフレームの全体構成図である。 実施例1におけるリードフレームの拡大図である。 実施例1における一次成形工程の説明図である。 実施例1における一次成形後のリードフレームの全体構成図である。 実施例1における一次成形後のリードフレームの一個片の構成図である。 実施例1における一次成形後のリードフレームの一個片の半導体チップ実装後の構成図である。 実施例1における二次成形後のリードフレームの全体構成図である。 実施例1における二次成形後のリードフレームの一個片の構成図である。 実施例2におけるリードフレームの全体構成図である。 実施例2におけるリードフレームの全体構成図である。 実施例2における一次成形後のリードフレームの全体構成図である。
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
図1乃至図8を参照して、本発明の実施例1について説明する。まず図1及び図2を参照して、本実施例におけるリードフレームの構成について説明する。図1は、リードフレーム10の全体構成図である。図2は、リードフレーム10の一部の拡大図であり、図2(a)は平面図、図2(b)は図2(a)中の線B−Bに沿った断面図、図2(c)は図2(a)中の線C−Cに沿った断面図を示している。
本実施例のリードフレーム10は、複数のLEDチップを実装可能なLEDチップ実装用基板及び最終製品であるLEDパッケージを製造するために用いられる。リードフレーム10は、例えば、銅系フレーム材の表面に、ニッケル、パラジウム、銀、又は、金などのメッキ層(例えばNi−Agメッキ)を形成して構成される。リードフレーム10の厚さは、例えば0.5mmであるが、板厚0.1mmから0.5mm程度のリードフレームを用いてもよい。リードフレーム10の上には複数のLEDチップ(半導体チップ)が実装され、樹脂封止後にリードフレーム10をダイシング(切断)することにより、複数のLEDパッケージが完成する。
リードフレーム10は、後述のLEDチップの第1の電極(アノード電極)に電気的接続されるように構成されたダイパッド10a(ベース側リードフレーム)を備える。またリードフレーム10は、LEDチップの第1の電極とは異なる第2の電極(カソード電極)に電気的接続されるように構成されたリード10b(端子側リードフレーム)を備える。LEDチップは、ダイパッド10aの上に実装される。ダイパッド10aとリード10bとの間には抜き孔16(電極パッド間のスリット部)が設けられており、ダイパッド10aとリード10bは互いに分離されている。ダイパッド10aとリード10bにより電極パッド部が構成される。また、ダイパッド10a及びリード10bの周囲には抜き孔17が設けられている。なお、本実施例はこのような構成に限定されるものではなく、上述の構成とは逆に、LEDチップのカソード電極をダイパッド10aに接続し、アノード電極をリード10bに接続するように構成してもよい。
図1に示されるように、本実施例のリードフレーム10は、複数の(例えば縦5個、横6個の合計30個の)電極パッド部(単位要素)から構成されており、1つのリードフレーム10から合計30個のLEDパッケージが製造される。なお、一般的なリードフレームでは、50個〜100個以上の個数(取り個数)のLEDパッケージがリードフレーム毎に製造される。リードフレーム10の各パッド部の間は、吊りピン10c、10d、10eを用いて接続されている。このように、隣接する電極パッド部の間は吊りピン10c、10d、10eで直接繋がっているため、隣接する電極パッド部の間のスペースをより小さくすることができる。このため、1つのリードフレーム10に設けられる電極パッド部の密度(個数)を増加させることができ、その結果、多数のLEDパッケージを効率的に製造することが可能となる。
また、リードフレーム10の裏面において、ダイパッド10a及びリード10bの周囲(端部)には、後述のような段差部10f(ハーフエッチ)を形成してもよい。このような段差部を設けることにより、樹脂20をリードフレーム10に確実に密着させ、樹脂20とリードフレーム10との間の接合性を向上させることができる。その結果、後述の樹脂20(第1の樹脂、白樹脂)がリードフレーム10から抜け落ちるのを効果的に防止することができる。段差部は、例えばエッチングやコイニング(スタンピング)により形成される。
次に、図3を参照して、本実施例におけるリードフレーム10の一次成形工程(一次成形時の樹脂封止工程)について説明する。図3は、本実施例における一次成形工程の説明図であり、図3(a)は本実施例における金型の概略断面図、図3(b)は一次成形後に得られる製品(成形品)の平面図をそれぞれ示している。図3(a)、(b)には縦5個、横3個の単位要素が示されているが、これに限定されるものではなく、実際には、リードフレーム10には前述のとおり多数の単位要素が設けられている。なお、図3(b)中の線A−Aの断面が図3(a)に相当する。
図3(a)に示されるように、本実施例において、金型は上金型50(第1の金型)と下金型60(第2の金型)を備えて構成される。上金型50は、上型インサート51を備え、上型インサート51には複数のキャビティピン52(ノックアウトピン)が挿入されている。キャビティピン52は、例えば鉄やステンレス系の材料からなり、上型インサート51の内部において下金型60に向けて突出するように挿入されている。このような構成により、キャビティピン52は、樹脂封止時において、電極パッド部(ダイパッド10a及びリード10b)に重なるようにリードフレーム10を上面側(一方面側)から押さえ付ける。キャビティピン52がリードフレーム10の電極パッド部をクランプするクランプ面となることで、図3(b)に示されるように、LEDチップ実装領域25が形成される。
本実施例において、リードフレーム10と上金型50との間にはフィルム材90(リリースフィルム)が設けられている。上金型50は、フィルム材90を介してリードフレーム10を押さえ付けることにより、樹脂封止後にリードフレーム10を金型から容易に取り外す(離型する)ことが可能になる。
一方、樹脂封止の差異にフィルム材90を用いると、樹脂封止中に(金型によるクランプ時に)フィルム材90がリードフレーム10の抜き孔16の内部に侵入する(潜り込む)場合がある。このような場合、抜き孔16の内部に樹脂20aが充填されていない領域(樹脂未充填領域)が生成されることにより、電極パッド間の絶縁性が十分に確保できないおそれがある。
そこで本実施例において、キャビティピン52には、リードフレーム10の抜き孔16に対応する位置に、凹部56(溝部)が形成されている。キャビティピン52の先端部は、樹脂封止時にリードフレーム10の上面側から押さえ付けるが、凹部56の底面はリードフレーム10に当接しない。このため、ダイパッド10aとリード10bの間の抜き孔16に充填された樹脂20a(LEDチップ実装領域25の内部に成形される樹脂)は、リードフレーム10の表面から盛り上がる。すなわち、抜き孔16に充填された樹脂20aの厚さは、リードフレーム10よりも厚くなる。
本実施例において、キャビティピン52の凹部56の幅(溝幅)は、抜き孔16の幅(ダイパッド10aとリード10bとの間の距離)よりも広く設定されている。例えば、抜き孔16の幅が0.2〜0.3mm程度でフィルム材90の厚さが12〜50μm程度である場合、凹部56の幅は0.3〜0.4mm程度に設定されることが好ましい。このような構成により、フィルム材90を効果的に凹部56の内部に収まり、抜き孔16における樹脂未充填領域の形成を確実に防止することができる。
また、凹部56の深さは、0.1mm以下に設定されることが好ましい。凹部56の深さを所定値よりも浅くすることにより、抜き孔16に形成される樹脂20aの高さが制限されるため、必要なボンディングワイヤの長さを抑制することができる。
また、凹部56の大きさ又は形状は調整可能であることが好ましい。適切な大きさ又は形状は、対象製品や使用するフィルム材等に応じて異なる。このような構成によれば、対象製品や使用するフィルム材毎に適切な対応が可能であるため、高品質なLEDパッケージ等の提供に寄与する。
また、上型インサート51の先端部は、キャビティピン52の先端部に対して奥まった位置に配置されている。このため、上型インサート51の先端部とキャビティピン52の先端側面部により、キャビティ58が形成される。このような構成により、キャビティ58には、トランスファモールド等により樹脂20が充填され、後述のLEDチップからの光を反射させるリフレクタを形成する。このように、上金型50は、リードフレーム10に充填する樹脂20の形状(一方面側の形状)を決定する。
また、上金型50には、カル53、ランナ54、及び、ゲート55が、それぞれの形状及び大きさを備えた凹形状に形成されている。樹脂タブレット70は、カル53、ランナ54、及び、ゲート55を介して、LEDパッケージの形成領域に充填されていく。
リードフレーム10は、下金型60の凹部の上に載置され、下金型60は、樹脂封止時において、リードフレーム10を下面側(他方面側)から押さえ付ける。
このように本実施例の金型は、上金型50と下金型60とを主体として構成されている。樹脂封止時(樹脂モールド時)には、上金型50と下金型60とでリードフレーム10をクランプし(挟み)、複数のキャビティ58及びリードフレーム10の抜き孔16、17の内部に樹脂20(リフレクタ用の樹脂)及び樹脂20a(電極パッド間の絶縁性確保用の樹脂)を充填する。
70は、熱硬化性樹脂等をタブレット(円柱)状に成形した樹脂タブレットである。樹脂封止時には、図3(a)に示されるように、下金型60のポット63を予熱し、その中に樹脂タブレット70を投入して溶融させる。そして、トランスファ機構(不図示)によってポット63に沿って上下に摺動可能に構成されたプランジャ64を上動させて溶融した樹脂(樹脂20、20a)を圧送することにより、上金型50と下金型60との間が樹脂20、20bで充填される。なお、樹脂タブレット70に代えて液状の熱硬化性樹脂をディスペンサ(不図示)で供給することもできる。また、粒状、顆粒状やゲル状の樹脂を用いることもできる。
プランジャ64によって樹脂が圧送されることにより、溶融した樹脂は、カル53、ランナ54、及び、ゲート55を介して、ゲート55に近い抜き孔16、17、及び、キャビティ58から、ゲート55から離れた(遠い)抜き孔16、17、及び、キャビティ58に向けて順次供給されていく。このようにして、樹脂タブレット70が溶融して樹脂20(樹脂20a)となり、上金型50と下金型60で形成された空間に注入される。樹脂充填後、樹脂を硬化させるために所定時間だけ待機してから上金型50及び下金型60の型閉状態を開放すると、図3(b)に示されるような成形品が得られる。カル53、ランナ54、及び、ゲート55に対応する位置に形成された余分な樹脂21を除去すると、樹脂封止されたリードフレーム(LEDチップ実装用基板)が形成される。また、成形品の搬出後に金型のパーティング面等をクリーニングし、1回の樹脂成形工程(一次成形工程)が終了する。
次に、図4及び図5を参照して、本実施例における一次成形後のリードフレーム(LEDチップ実装用基板)について説明する。図4は、一次成形後のリードフレーム(LEDチップ実装用基板)の全体構成図であり、図4(a)は平面図、図4(b)及び図4(c)は、図4(a)を正面側及び右側のそれぞれから見た場合の側面図である。図4(a)中の破線で表される領域150は、最終製品であるLEDパッケージの外形である。また図5は、一次成形後のリードフレーム(LEDチップ実装用基板)の一個片の構成図であり、図4(a)中の領域150を拡大したものである。図5(a)は平面図、図5(b)は図5(a)中の線B−Bにおける断面図、図5(c)は線B−Bにおける断面図(別の実施形態)、図5(d)は図5(a)中の線D−Dにおける断面図をそれぞれ示す。
図4及び図5において、20は、一次成形樹脂としての樹脂(白樹脂)である。樹脂20は、例えば、シリカ及び酸化チタン等を含有したエポキシ又はシリコーン樹脂である。樹脂20は、熱硬化性樹脂であることが好ましいが、熱可塑性樹脂であってもよく、その材質に限定されるものではない。樹脂20は、図3(a)に示されるように金型(上金型50、下金型60)を用いてリードフレーム10を両面からクランプし、トランスファ成形により樹脂を流し込んで硬化させることにより、リードフレーム10のLEDチップ実装面側に一体的に形成される。本実施例において、LEDチップ実装用基板は、樹脂20で一括して成形されたマップ構造を有する。ただし本実施例はこれに限定されるものではなく、マトリックス構造を有するLEDチップ実装用基板にも適用可能である。
樹脂20は、LEDチップから発せられた光を上方に反射させるリフレクタとして機能する。また、樹脂20は、LEDパッケージの強度を向上させるという機能も有する。図4(a)に示されるように、樹脂20は、LEDチップが搭載されることになるリードフレーム10上の所定の領域には形成されない。この領域は、LEDチップを実装するためのLEDチップ実装領域25であり、一次成形後でもリードフレーム10の表面が露出した領域である。
また、20aは、ダイパッド10aとリード10bとの間の抜き孔16を充填する樹脂である。樹脂20aは、一次成形工程によりリフレクタを構成する樹脂20と同成分で同時に形成されている。前述のように、一次成形時に用いられる金型(上金型50)のキャビティピン52には、リードフレーム10の抜き孔16に対応する位置に凹部56(溝部)が形成されている。すなわち、抜き孔16の樹脂20aは、抜き孔16に対応する位置に凹部56を設けた金型を用いてリードフレーム10をクランプしながら充填されている。このため、図5(b)に示されるように、抜き孔16に充填された樹脂20aは、リードフレーム10のLEDチップ実装面側(上面側)に突出している。すなわち、樹脂20aの厚さT1は、リードフレーム10の厚さT2よりも厚くなっており(T1>T2)、樹脂20aはリードフレーム10の上面位置よりも盛り上がるように形成されている。
また、図5(b)に示されるように、リードフレーム10の裏面において、ダイパッド10a及びリード10bの周囲(端部)に、段差部10f(ハーフエッチング)が形成されている。段差部10fを設けることにより、抜き孔16に充填された樹脂20aをリードフレーム10に確実に密着させ、樹脂20aとリードフレーム10との間の接合性を向上させることができる。なお、本実施例では、段差部10fがリードフレーム10の裏面(LEDチップ実装面とは反対側の面)に形成されているが、これに限定されるものではなく、段差部10fをリードフレーム10のLEDチップ実装面に形成してもよいし、裏面とLEDチップ実装面の両側に設けてもよい。
本実施例において、金型(キャビティピン52)の凹部56は台形形状を有するため、樹脂20aの形状も台形形状となる(図5(b))。ただし、本実施例はこれに限定されるものではなく、他の形状を有するようにすることもできる。これは、金型(キャビティピン52)の凹部56の形状を変更することにより実現可能である。例えば、金型の凹部56を円弧状(曲面状)にすることにより、図5(c)に示されるように、抜き孔16に円弧状(曲面状)の樹脂20bを充填してもよい。この場合でも、樹脂20bの厚さT1(最上部までの距離)は、リードフレーム10の厚さT2よりも厚くなっている(T1>T2)。また、凹部56を矩形状にしてもよい。
次に、図6を参照して、一次成形後のリードフレーム(LEDチップ実装用基板)のLEDチップ実装後の構成ついて説明する。図6は、一次成形後のリードフレーム(LEDチップ実装用基板)の一個片の半導体チップ実装後の構成図である。図6(a)は平面図、図6(b)は図6(a)中の線B−Bにおける断面図、図6(c)は図6(a)中の線C−Cにおける断面図をそれぞれ示している。
LEDチップ40は、LEDチップ実装領域25内のダイパッド10aの上に実装される。LEDチップ40は、アノード電極(正極)及びカソード電極(負極) の一対の電極を備え、これらの電極の間に順バイアスの所定電圧を印加することにより光を放出する素子である。前述のように、リードフレーム10は、ダイパッド10a(アノード電極部)とリード10b(カソード電極部)とに分離されており、これらの電極部(電極パッド部)は、LEDチップ40の各電極に電気的に接続される。
ボンディングワイヤ43は、例えば金ワイヤであり、LEDチップ40のアノード電極とダイパッド10aとの間を電気的に接続する。ボンディングワイヤ45は、例えば金ワイヤであり、LEDチップ40のカソード電極とリード10bとの間を電気的に接続する。なお、図6中にはボンディングワイヤ43、45がそれぞれ一本だけ示されているが、本実施例はこれに限定されるものではなく、搭載されるLEDチップ応じてボンディングワイヤ43、45のそれぞれを複数本設けてもよい。なお、LEDチップ40のアノード電極とダイパッド10aとの間を直接に接続する場合には、ボンディングワイヤ43は不要である。
図6に示されるように、樹脂20(リフレクタ)は、LEDチップ実装領域25(LEDチップ40)を取り囲むように、リードフレーム10の上に成形されている。また樹脂20は、リードフレーム10から離れるほど(上側に行くほど)LEDチップ実装領域25の径が大きくなるすり鉢形状となっている。樹脂20のこのような形状により、LEDチップ40から発せられた光を上方に効率よく反射させることができる。なお、リフレクタとしての樹脂20は必ずしも設けなくてもよい。この場合には、略平坦な形状を有するLEDチップ実装用基板が得られる。
次に、図7及び図8を参照して、本実施例における二次成形後のリードフレームの構成について説明する。図7は、二次成形後のリードフレームの全体構成図である。図7(a)は平面図、図7(b)及び図7(c)は、図7(a)を正面側及び右側のそれぞれから見た場合の側面図をそれぞれ示している。図7(a)中の破線で表される領域150は、最終製品であるLEDパッケージの外形である。図7に示されるLEDパッケージ用基板は、図4に示される一次成形後のリードフレーム(LEDチップ実装用基板)にLEDチップ40を実装し、更に、二次成形樹脂としての透明樹脂30を形成したものである。
透明樹脂30としては、透光性を有するシリコーン樹脂(透光性樹脂)が用いられる。シリコーン樹脂は、LEDチップ40の発光波長が青色光等の短波長である場合や、LEDチップが高輝度LEDであり多量の熱を発生する場合に、その光や熱による変色や劣化に対する耐久性に優れている。ただし、本実施例の透明樹脂30はシリコーン樹脂に限定されるものではなく、例えばエポキシ樹脂を採用してもよい。
透明樹脂30は、例えば不図示の金型を用いてリードフレーム10を両面からクランプし、トランスファ成形等により樹脂を流し込んで硬化させることにより、リードフレーム10のLEDチップ実装領域25の上に一体的に形成される。なお、透明樹脂30はポッティングにて成形される場合もある。
図7に示されるように、LEDチップ実装領域25の上方には球状(半球状)のレンズ部30aが形成されている。レンズ部30aは、透明樹脂30によりその他の部位と一体的に形成されている。また、透明樹脂30は、樹脂20の上面の全てを覆うように形成され、LEDチップ40を封止する。
図8は、二次成形後のリードフレームの一個片(最終成形品であるLEDパッケージ)の構成図である。図8は、図7(a)中の領域150に相当し、図8(a)は平面図であり、図8(b)及び図8(c)は、図8(a)の下側及び右側から見た場合の側面図をそれぞれ示している。本実施例のLEDパッケージは、複数のLEDチップ40を実装したリードフレーム10を切断して個片化することにより形成され、少なくとも一つのLEDチップ40を有する。図8に示されるように、LEDチップ実装領域25は全て、透明樹脂30で充填されている。また、LEDチップ実装領域25の上方には、透明樹脂30により球状のレンズ部30aが形成されている。
以上のとおり、本実施例によれば、電極パッド間のスリット部の絶縁性を確実に確保した高品質なLEDチップ実装用基板及びLEDパッケージを提供することができる。
次に、図9乃至図11を参照して、本発明の実施例2について説明する。図9は、本実施例におけるリードフレーム100の全体構成図である。図10は、リードフレーム100の全体構成に一次成形樹脂の外形(点線)を加えた図である。図11は、一次成形後のリードフレーム100(LEDチップ実装用基板)の全体構成図であり、図11(a)は平面図、図11(b)は図11(a)中の線B−Bにおける断面図、図11(c)は図11(a)中の線C−Cにおける断面図をそれぞれ示している。
本実施例のリードフレーム100は、複数のLEDチップを実装可能なLEDチップ実装用基板及び最終製品であるLEDパッケージを製造するために用いられる点で、実施例1のリードフレーム10と同様である。ただし、リードフレーム100の各々のダイパッド100aには、赤(R)、緑(G)、青(B)の複数色(3色)の光をそれぞれ発する複数(3つ)のLEDチップ(不図示)が実装される点で、実施例1のリードフレーム10とは異なる。
このためリードフレーム100は、単位要素において、3つのリード100b、100c、100dを有する多ピンタイプのリードフレームである。リード100bは、赤(R)の光を発するLEDチップに対して電気的接続される。同様に、リード100c、100dは、緑(G)、青(B)の光を発するLEDチップのそれぞれに対して電気的接続される。各LEDチップは互いに独立して動作するため、ダイパッド100a、リード100b、100c、100dの間には抜き孔160(電極パッド間のスリット部)が形成されており、これらの各部は互いに電気的に絶縁されている。
リードフレーム100に対して、実施例1と同様の金型を用いて一次成形を行うことにより、図10および図11に示されるようにリードフレーム100の上に樹脂200(リフレクタ)が成形される。また、ダイパッド100a、リード100b、100c、100dの間に形成された抜き孔160には、樹脂200aが充填される。
フィルム材が抜き孔160に侵入して(潜り込んで)樹脂200aが充填されない領域(樹脂未充填領域)が発生するのを防止するため、金型のキャビティの先端部には凹部(溝部)が形成されている。このため、図11(b)、(c)に示されるように、抜き孔160に充填された樹脂200aは、リードフレーム100から盛り上がっている。すなわち、抜き孔160に充填された樹脂200aの厚さは、リードフレーム100よりも厚くなっている。
なお、本実施例のLEDチップ実装用基板は、マトリックスタイプであるが、実施例1と同様にマップタイプのLEDチップ実装用基板であってもよい。
上記各実施例においては、電極パッド間のスリット部に対応する位置にフィルム材を逃がすための凹部を設けた金型を用いてLEDチップ実装領域の樹脂封止を行う。したがって、上記各実施例によれば、電極パッド間のスリット部の絶縁性を確実に確保した高品質なLEDチップ実装用基板及びLEDパッケージを提供することができる。また、高品質なLEDチップ実装用基板を製造するために用いられる金型、及び、高品質なLEDチップ実装用基板及びLEDパッケージの製造方法を提供することができる。
以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。
上記各実施例ではLEDチップを備えたLEDパッケージについて説明したが、これに限定されるものではない。例えば、上記各実施例は、CCDセンサやCMOSセンサ等の撮像素子(半導体チップ)を実装した半導体装置にも適用可能である。この場合、リードフレームは、第1の電極と第2の電極とを有する半導体チップを実装する半導体チップ実装領域を備える。またリードフレームは、半導体チップの第1の電極に電気的接続されたダイパッド、及び、半導体チップの第2の電極に電気的接続されたリードを備えたリードを備える。そして上記各実施例と同様に、ダイパッドとリードとの間の抜き孔に充填された樹脂の厚さはリードフレームよりも厚くなっている。このような構成によれば、半導体装置の第1の電極と第2の電極との間の絶縁性を確実に確保することができる。
10 リードフレーム
10a ダイパッド
10b リード
11 吊りピン
16 抜き孔
20、20a 樹脂
25 LEDチップ実装領域
30 透明樹脂
30a レンズ部
40 LEDチップ

Claims (7)

  1. LEDチップを実装可能に構成されたLEDチップ実装用基板であって、
    前記LEDチップの第1の電極に電気的接続するためのダイパッド、及び、該LEDチップの第2の電極に電気的接続するためのリードを備えたリードフレームと、
    前記ダイパッドと前記リードとの間の抜き孔に充填された樹脂と、を有し、
    前記抜き孔に充填された前記樹脂の厚さは、前記リードフレームのLEDチップ実装面側に突出して厚くなっていることを特徴とするLEDチップ実装用基板。
  2. 第1の電極と第2の電極との間に順バイアスを印加することにより光を放出するLEDチップと、
    前記LEDチップを実装するLEDチップ実装領域を備え、かつ、該LEDチップの前記第1の電極に電気的接続されたダイパッド、及び、該LEDチップの前記第2の電極に電気的接続されたリードを備えたリードフレームと、
    前記ダイパッドと前記リードとの間の抜き孔に充填された樹脂と、
    前記LEDチップを封止する透光性樹脂と、を有し、
    前記抜き孔に充填された前記樹脂の厚さは、前記リードフレームのLEDチップ実装面側に突出して厚くなっていることを特徴とする、ことを特徴とするLEDパッケージ。
  3. LEDチップ実装用基板を製造するための金型であって、
    ダイパッド及びリードを備えたリードフレームを一方面側から押さえる第1の金型と、
    前記リードフレームを他方面側から押さえる第2の金型と、を有し、
    前記第1の金型は、LEDチップを実装するためのLEDチップ実装領域を形成するキャビティピンを備え、
    前記キャビティピンには、前記ダイパッドと前記リードとの間の抜き孔に対応する位置に、凹部が設けられており、
    前記金型は、前記第1の金型及び前記第2の金型を用いて前記リードフレームをクランプして、該リードフレームの前記抜き孔に樹脂を充填するように構成されている、ことを特徴とする金型。
  4. 前記キャビティピンの前記凹部の大きさ又は形状は調整可能であることを特徴とする請求項3に記載の金型。
  5. 複数のLEDチップを実装可能に構成されたLEDチップ実装用基板の製造方法であって、
    前記LEDチップの第1の電極に電気的接続するためのダイパッド、及び、該LEDチップの第2の電極に電気的接続するためのリードを備えたリードフレームを形成するステップと、
    第1の金型と第2の金型を用いてフィルム材を介して前記リードフレームをクランプし、該リードフレームの前記ダイパッドと前記リードとの間の抜き孔に樹脂を充填するステップと、を有し、
    前記樹脂は、前記リードフレームのLEDチップ実装面側に突出して板厚よりも厚くなるように前記抜き孔に充填される、ことを特徴とするLEDチップ実装用基板の製造方法。
  6. 前記抜き孔の前記樹脂は、該抜き孔に対応する位置に凹部を設けた金型を用いて前記リードフレームをクランプしながら充填されることを特徴とする請求項5記載のLEDチップ実装用基板の製造方法。
  7. LEDチップを実装したLEDパッケージの製造方法であって、
    前記LEDチップの第1の電極に電気的接続するためのダイパッド、及び、該LEDチップの第2の電極に電気的接続するためのリードを備えたリードフレームを形成するステップと、
    第1の金型と第2の金型を用いてフィルム材を介して前記リードフレームをクランプし、該リードフレームの前記ダイパッドと前記リードとの間の抜き孔に樹脂を充填するステップと、
    複数のLEDチップを前記リードフレームに実装するステップと、
    前記複数のLEDチップを透光性樹脂で封止するステップと、
    前記複数のLEDチップを実装した前記リードフレームを個片化するステップと、を有し、
    前記樹脂は、前記リードフレームの板厚よりも厚くなるように前記抜き孔に充填される、ことを特徴とするLEDパッケージの製造方法。
JP2012125631A 2012-06-01 2012-06-01 Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法 Pending JP2013251422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012125631A JP2013251422A (ja) 2012-06-01 2012-06-01 Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012125631A JP2013251422A (ja) 2012-06-01 2012-06-01 Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2013251422A true JP2013251422A (ja) 2013-12-12

Family

ID=49849819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012125631A Pending JP2013251422A (ja) 2012-06-01 2012-06-01 Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2013251422A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104227980A (zh) * 2014-09-17 2014-12-24 安徽中智光源科技有限公司 Emc连续冲压片式led引线框架模具封装结构
JP2015120306A (ja) * 2013-12-24 2015-07-02 アピックヤマダ株式会社 樹脂モールド方法
JP2017103301A (ja) * 2015-11-30 2017-06-08 Shマテリアル株式会社 Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP2017533584A (ja) * 2014-11-10 2017-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH キャリアの製造方法およびオプトエレクトロニクス部品の製造方法
JP2020502779A (ja) * 2017-03-28 2020-01-23 山東晶泰星光電科技有限公司Shandong Prosperous Star Optoelectronics Co.,Ltd. Qfn表面実装型rgb−ledパッケージモジュール及びその製造方法
JP2021126852A (ja) * 2020-02-14 2021-09-02 アピックヤマダ株式会社 樹脂モールド装置及び樹脂モールド方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010022390A1 (en) * 1998-06-30 2001-09-20 Gunther Waitl Diode housing
WO2008081794A1 (ja) * 2006-12-28 2008-07-10 Nichia Corporation 発光装置およびその製造方法
JP2008218762A (ja) * 2007-03-06 2008-09-18 Toyoda Gosei Co Ltd 発光装置
JP2008218763A (ja) * 2007-03-06 2008-09-18 Toyoda Gosei Co Ltd 発光装置
US20080225532A1 (en) * 2007-03-06 2008-09-18 Toyoda Gosei Co., Ltd. Light-emitting device
JP2008244143A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体発光装置の製造方法
US20090224271A1 (en) * 2007-03-30 2009-09-10 Seoul Semiconductor Co., Ltd. Led package
WO2011136357A1 (ja) * 2010-04-30 2011-11-03 ローム株式会社 Ledモジュール
JP2012084724A (ja) * 2010-10-13 2012-04-26 Nichia Chem Ind Ltd 樹脂パッケージ及びその製造方法、樹脂パッケージを用いた発光装置
JP2012089547A (ja) * 2010-10-15 2012-05-10 Apic Yamada Corp リードフレーム、ledパッケージ用基板、ledパッケージ、及び、リードフレームの製造方法
JP2012195430A (ja) * 2011-03-16 2012-10-11 Sanken Electric Co Ltd 発光ダイオード及びその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010022390A1 (en) * 1998-06-30 2001-09-20 Gunther Waitl Diode housing
US20100314654A1 (en) * 2006-12-28 2010-12-16 Masaki Hayashi Light emitting device and method for manufacturing the same
WO2008081794A1 (ja) * 2006-12-28 2008-07-10 Nichia Corporation 発光装置およびその製造方法
JP2008218762A (ja) * 2007-03-06 2008-09-18 Toyoda Gosei Co Ltd 発光装置
JP2008218763A (ja) * 2007-03-06 2008-09-18 Toyoda Gosei Co Ltd 発光装置
US20080225532A1 (en) * 2007-03-06 2008-09-18 Toyoda Gosei Co., Ltd. Light-emitting device
JP2008244143A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 半導体発光装置の製造方法
US20090224271A1 (en) * 2007-03-30 2009-09-10 Seoul Semiconductor Co., Ltd. Led package
WO2011136357A1 (ja) * 2010-04-30 2011-11-03 ローム株式会社 Ledモジュール
JP2011233800A (ja) * 2010-04-30 2011-11-17 Rohm Co Ltd 発光素子モジュール
JP2012084724A (ja) * 2010-10-13 2012-04-26 Nichia Chem Ind Ltd 樹脂パッケージ及びその製造方法、樹脂パッケージを用いた発光装置
JP2012089547A (ja) * 2010-10-15 2012-05-10 Apic Yamada Corp リードフレーム、ledパッケージ用基板、ledパッケージ、及び、リードフレームの製造方法
JP2012195430A (ja) * 2011-03-16 2012-10-11 Sanken Electric Co Ltd 発光ダイオード及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015120306A (ja) * 2013-12-24 2015-07-02 アピックヤマダ株式会社 樹脂モールド方法
CN104227980A (zh) * 2014-09-17 2014-12-24 安徽中智光源科技有限公司 Emc连续冲压片式led引线框架模具封装结构
JP2017533584A (ja) * 2014-11-10 2017-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH キャリアの製造方法およびオプトエレクトロニクス部品の製造方法
JP2017103301A (ja) * 2015-11-30 2017-06-08 Shマテリアル株式会社 Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP2020502779A (ja) * 2017-03-28 2020-01-23 山東晶泰星光電科技有限公司Shandong Prosperous Star Optoelectronics Co.,Ltd. Qfn表面実装型rgb−ledパッケージモジュール及びその製造方法
JP2021126852A (ja) * 2020-02-14 2021-09-02 アピックヤマダ株式会社 樹脂モールド装置及び樹脂モールド方法
JP7121763B2 (ja) 2020-02-14 2022-08-18 アピックヤマダ株式会社 樹脂モールド装置及び樹脂モールド方法

Similar Documents

Publication Publication Date Title
JP5587625B2 (ja) リードフレーム及びledパッケージ用基板
US9666776B2 (en) Semiconductor light emitting device and multiple lead frame for semiconductor light emitting device
JP5379503B2 (ja) Ledパッケージ、ledパッケージの製造方法、及び金型
JP5876645B2 (ja) リードフレームの製造方法
EP3200246A1 (en) Manufacturing method of light emitting diode
JP5873678B2 (ja) Ledパッケージ用基板の製造方法、および、ledパッケージの製造方法
JP2013251422A (ja) Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法
JP2012028699A (ja) 半導体装置、リードフレーム集合体及びその製造方法
TWI690096B (zh) 導線架、封裝體及發光裝置、與該等之製造方法
JP5554691B2 (ja) Ledチップ実装用基板の金型、及び、ledチップ実装用基板の製造方法
JP2011176017A (ja) 発光装置およびその製造方法
JP6206442B2 (ja) パッケージ及びその製造方法、並びに発光装置
US20170288109A1 (en) Light emitting device package
JP2009206370A (ja) Ledパッケージ用基板、ledパッケージ用基板の製造方法、ledパッケージ用基板のモールド金型、ledパッケージ、及び、ledパッケージの製造方法
JP5180694B2 (ja) Ledチップ実装用基板の製造方法、ledチップ実装用基板のモールド金型、ledチップ実装用基板、及び、led
KR200447448Y1 (ko) Led 소자용 리드프레임 패키지 및 이를 이용한 led패키지
JP2015103618A (ja) リードフレーム、半導体実装用基板、半導体装置、および、半導体実装用基板の製造方法
JP5180690B2 (ja) Ledチップ実装用基板の製造方法、ledチップ実装用基板のモールド金型、ledチップ実装用基板、及び、led
JP7417150B2 (ja) 発光装置
JP6067475B2 (ja) Led装置の製造方法、金型、及び、樹脂成形装置
JP5684631B2 (ja) Ledパッケージ用基板
US20140308767A1 (en) Method for manufacturing light emitting diode packages
JP5684632B2 (ja) Ledパッケージ用基板の製造方法
JP5873886B2 (ja) 樹脂成形体の製造方法、及び、ledパッケージの製造方法
JP5511881B2 (ja) Ledパッケージ用基板、ledパッケージ用基板の製造方法、ledパッケージ用基板のモールド金型、ledパッケージ、及び、ledパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809