JP5876645B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP5876645B2
JP5876645B2 JP2010232292A JP2010232292A JP5876645B2 JP 5876645 B2 JP5876645 B2 JP 5876645B2 JP 2010232292 A JP2010232292 A JP 2010232292A JP 2010232292 A JP2010232292 A JP 2010232292A JP 5876645 B2 JP5876645 B2 JP 5876645B2
Authority
JP
Japan
Prior art keywords
lead frame
die
resin
led
stripper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010232292A
Other languages
English (en)
Other versions
JP2012089547A (ja
Inventor
恭央 佐藤
恭央 佐藤
彰 大井
彰 大井
崇幸 西沢
崇幸 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2010232292A priority Critical patent/JP5876645B2/ja
Publication of JP2012089547A publication Critical patent/JP2012089547A/ja
Application granted granted Critical
Publication of JP5876645B2 publication Critical patent/JP5876645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、複数のLEDチップを実装するために用いられるリードフレーム、リードフレームに複数のLEDチップを実装して樹脂封止したLEDパッケージ用基板、LEDパッケージ、及び、リードフレームの製造方法に関する。
従来から、所定の波長の光を発するLEDチップを備えたLEDパッケージがある。このようなLEDパッケージは、リードフレームの上に複数のLEDチップを実装してLEDパッケージ用基板を形成し、このようなLEDパッケージ用基板を切断して個片化することにより製造される。
リードフレームの上には、複数のLEDチップの各々を取り囲むように、一次成形樹脂(白樹脂)で一括形成されたリフレクタが設けられている。また、リードフレーム上に実装された複数のLEDチップは、レンズ部としての機能を備えた二次成形樹脂(透明樹脂)により封止される。
このようなリードフレーム(又はLEDパッケージ用基板)には、個片化の際にダイサーブレードの磨耗を少なくしてリードフレームの切断を容易にするため、半抜き加工によりリードフレームに凹部を形成する場合がある。ところが、リードフレームをスタンピングにて半抜き加工を行うと、リードフレームに応力が生じてしまう。そこで特許文献1には、各々の半導体装置を製造する際に切断されるタイバーの半抜き領域にスリットを設け、半抜きの応力を効果的に緩和させるリードフレームが開示されている。また特許文献2には、半抜き加工部を形成する際に生じる応力を分散させるための応力分散部を設けたリードフレームが開示されている。
特開2010−40595号公報 特開2008−300504号公報
ところが、特許文献1、2に開示されているようにリードフレームにスリットや応力分散部を設けると、応力を緩和又は分散させるための領域がリードフレームに余分に必要となり、1つリードフレームから製造されるLEDパッケージの個数が制限されてしまい、生産性が落ち、LEDパッケージを低コストで製造することができない。半抜き加工の代わりにハーフエッチングにより凹溝を形成する場合でも、コストが高くなり、リードフレームを低コストで製造することができない。一方、このような凹溝をコイニングにより形成すると、リードフレームに応力歪による反りが生じやすくなり、高品質なリードフレームを製造することが困難となる。
そこで本発明は、低コストで反りの生じにくいリードフレーム及びLEDパッケージ用基板を提供する。
本発明の側面としてのリードフレームの製造方法は、複数のLEDチップを実装するために用いられるリードフレームの製造方法であって、前記リードフレームに樹脂が成形されていない状態で、プレス装置を構成する、先端部が平面状のパンチが設けられたストリッパーを有する上型と、先端部が平面状であってスプリングの上に配置されたノックアウトが設けられたダイとの間に前記リードフレームを配置し、前記ストリッパーを下降させて、前記リードフレームを前記ストリッパーと前記ダイとでクランプし、前記上型の前記パンチを前記リードフレームの第2の面の表面位置より所定の深さまで下降させて前記リードフレームの複数のパッド部を個片化する際の切断部位に形成された吊りピンを押圧し、前記ダイに設けられた前記ノックアウトを前記スプリングの力に反して下降させることで、半抜き加工を行って該吊りピンのうち前記LEDチップが実装される第1の面側に凸部を形成し、該第1の面とは反対の前記第2の面側に凹部を形成し、前記上型を上昇させて該ストリッパーを前記リードフレームから離型し、前記吊りピンは、前記複数のパッド部のうち隣り合う二つのパッド部を繋げるために設けられており、前記吊りピンの前記凹部の幅は、前記切断部位を切断して前記複数のパッド部を個片化した際に、個片化後のLEDパッケージに該凹部の一部が残るように、ダイサーによる切断幅よりも大きく、前記リードフレームには、前記切断部位を含む全ての部位において、スリットおよび応力分散部が設けられていない。
本発明の他の目的及び特徴は、以下の実施例において説明される。
本発明によれば、低コストで反りの生じにくいリードフレーム及びLEDパッケージ用基板を提供することができる。
本実施例のおけるリードフレームの表面の全体構成図である。 本実施例におけるリードフレームの裏面の全体構成図である。 本実施例におけるリードフレームの拡大図である。 本実施例におけるリードフレームの製造工程を示す図である。 本実施例における一次成形後のリードフレームの全体構成図である。 本実施例における一次成形後のリードフレームの一個片の構成図である。 本実施例における一次成形後のリードフレームの裏面拡大図である。 本実施例における二次成形後のリードフレームの全体構成図である。 本実施例における二次成形後のリードフレームの一個片の構成図である。 本実施例における別のリードフレームの表面の全体構成図である。 本実施例における別のリードフレームの裏面の全体構成図である。 本実施例における一次成形後のリードフレームの一個片の構成図である。 本実施例における更に別のリードフレームの裏面の全体構成図である。 本実施例における更に別のリードフレームの裏面の全体構成図である。 本実施例における更に別のリードフレームの拡大図である。
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
まず、図1乃至図3を参照して、本実施例におけるリードフレームについて説明する。本実施例のリードフレームは、LEDパッケージを製造するために用いられるリードフレームである。図1は、リードフレーム10の表面(第1の面)の全体構成図である。図2は、リードフレーム10の裏面(第2の面)の全体構成図である。図3は、リードフレーム10の拡大図であり、図1中の領域100を拡大したものである。図3(a)はリードフレーム10の表面拡大図、図3(b)は図3(a)中のB−B線で切断した断面図、図3(c)はC−C線で切断した断面図である。
リードフレーム10は、例えば、銅合金又は鉄合金等の材料の表面にメッキ層を形成して構成され、短冊状に形成されている。後述のように、リードフレーム10の上には複数のLEDチップ(半導体チップ)が実装され、樹脂封止後にリードフレーム10をダイシング(切断)することにより、複数のLEDパッケージが完成する。
リードフレーム10は、後述のLEDチップの第1の電極(アノード電極)に電気的に接続されるように構成されたベース側リードフレーム10a(第1のリードフレーム部)を備える。また、リードフレーム10は、LEDチップの第1の電極とは異なる第2の電極(カソード電極)に電気的に接続されるように構成された端子側リードフレーム10b(第2のリードフレーム部)を備える。後述のように、LEDチップはベース側リードフレーム10aの表面上に実装される。ベース側リードフレーム10aと端子側リードフレーム10bの間にはリード形成孔25a(抜き孔)が設けられており、ベース側リードフレーム10aと端子側リードフレーム10bは互いに分離されている。ベース側リードフレーム10aと端子側リードフレーム10bによりパッド部が構成される。なお、本実施例はこれに限定されるものではなく、上述の構成とは逆に、LEDチップのカソード電極をベース側リードフレームに接続し、アノード電極を端子側リードフレームに接続するように構成してもよい。
図1及び図2に示されるように、本実施例のリードフレーム10は、複数の(例えば縦5個、横6個の合計30個の)パッド部(単位要素)から構成されており、1つのリードフレーム10から合計30個のLEDパッケージが製造される。リードフレーム10の各パッド部の間は、吊りピン11を用いて接続されている。このように、隣接するパッド部の間は吊りピン11で直接繋がっているため、隣接するパッド部の間のスペースをより小さくすることができる。このため、1つのリードフレーム10に設けられるパッド部の密度(個数)を増加させることができ、その結果、多数のLEDパッケージを効率的に製造することが可能となる。
リードフレーム10のパッド部(ベース側リードフレーム10a、端子側リードフレーム10b)の表面(LEDチップ実装面、第1の面)には、凹溝12(第1の凹溝)が形成されている。凹溝12は、以後の工程で実装されることになるLEDチップの実装領域を取り囲むように溝が形成される。本実施例のLEDパッケージは、後述のように、樹脂(白樹脂)をリードフレーム10の表面のみ(片面)に形成するため、LEDパッケージとして個片化した後に、リードフレーム10が樹脂から抜け落ちてしまうおそれがある。また、樹脂封止後に生じる樹脂バリを除去するために例えば薬液が使用されるが、この薬液がリードフレーム10と樹脂との境界面の僅かな隙間から浸入すると、リードフレーム10が樹脂から剥離し、樹脂が浸食されることによりリードフレームを変色してしまうおそれがある。
そこで、本実施例のようにリードフレーム10の表面に凹溝12を形成することにより、上述のようなリードフレーム10と樹脂の密着性低下や剥離や、樹脂の変色を効果的に抑制することができ、更に密着性を向上させることができる。なお、本実施例において、凹溝12はエッチング加工により形成されるが、これに限定されるものではなく、機械加工やプレス加工(コイニング)により形成してもよい。また、凹溝12の断面はR形状を有するが、矩形状であってもよい。
また、リードフレーム10の外周には、第1の面(表面)において、パッド部を取り囲むように凹溝16(第2の凹溝)が形成されている。更に、凹溝16の少なくとも一部には、第1の面(表面)と第1の面とは反対側の第2の面(裏面)との間を貫通する複数の貫通孔15が形成されている。リードフレーム10の外周に貫通孔15及び凹溝16を形成することにより、薬液による樹脂の密着性低下や剥離や、リードフレームの変色を効果的に抑制することができ、更に密着性を向上させることができる。
図2及び図3に示されるように、リードフレーム10の裏面において、ベース側リードフレーム10a及び端子側リードフレーム10bの周囲(端部)には、段差部17(ハーフエッジ)が形成されている。段差部17は、後述の白樹脂20(第1の樹脂)がリードフレーム10から抜け落ちるのを防止するために、リードフレーム10の縁部に設けられている。段差部17を設けることにより、白樹脂20をリードフレーム10に確実に密着させ、白樹脂20とリードフレーム10との間の接合性を向上させることができる。なお、本実施例では、段差部17がリードフレーム10の裏面(LEDチップの実装面とは反対側の面)に形成されているが、これに限定されるものではなく、段差部17をリードフレーム10の表面(LEDチップの実装面)に形成してもよい。本実施例において、段差部17は、例えばエッチングやコイニング(スタンピング)により形成されるが、後述のプレス装置による半抜き加工(スタンピング)で形成してもよい。
また、リードフレーム10の吊りピン11の裏面には凹部18が形成されている。凹部18は、LEDパッケージに個片化する際の切断部位に形成されている。リードフレーム10の切断部位に凹部18を形成することにより、LEDパッケージに個片化する際に、ダイサーブレードの磨耗を少なくし、リードフレーム10の切断を容易にすることができる。本実施例において、凹部18は後述のプレス装置による半抜き加工(スタンピング)で形成される。このため、凹部18が形成された部位の反対側の面(表面)には、凸部18aが形成される。
本実施例によれば、エッチングにより凹部18を形成する場合と比較して、低コストで凹部18を形成することができる。また、凹部18をコイニングにより形成するとリードフレーム10に応力歪による反りが生じてしまうが、本実施例の半抜き加工によれば、このような反りの発生を抑制し、高品質なリードフレームを製造することが可能となる。なお、凹部18の加工工程の詳細については後述する。
更に、リードフレーム10のサイドレール上には、複数のアライメントマーク19が形成されている。本実施例において、アライメントマーク19の幅は0.5mmであり、リードフレーム10を切断するために用いられるダイサーブレードの幅(例えば、0.2〜0.3mm)よりも広い。このため、切断時におけるダイサーブレードの磨耗を少なくすることができる。
次に、図4を参照して、リードフレーム10における凹部18の半抜き(スタンピング)加工工程(リードフレームの製造方法)について説明する。図4(a)〜(e)は、プレス装置によるリードフレーム10の半抜き加工工程を示す図である。まず、図4(a)に示されるように、不図示の搬送手段を用いて、リードフレーム10をストリッパー61(上型)とダイ71(下型)との間の位置まで搬送する。ストリッパー61には、先端部(下面)が平面状のパンチ62が設けられている。また、ダイ71には先端部(上面)が平面状のノックアウト72が設けられており、ノックアウト72はスプリング73の上に配置されている。
続いて、図4(b)に示されるように、ストリッパー61を下降させ、リードフレーム10をストリッパー61とダイ71とでクランプする。次に、図4(c)に示されるように、パンチ62を下降させてリードフレーム10を押圧し、リードフレーム10の半抜きを行う。このとき、パンチ62の下降に伴い、スプリング73の力に反してノックアウト72が下降する。図4(c)は、パンチ62が最も下降した位置(下死点)を示している。本実施例において、下死点におけるパンチ深さ、すなわち半抜き前におけるリードフレーム10の表面位置と下死点におけるパンチ62の先端位置との差dは、リードフレーム10の板厚の20〜70%が良く、より好ましくは40〜60%だが、材質や板厚によってこの範囲より変わる場合がある。また、本実施例において、パンチ62とダイ71との間のクリアランスc(図4(a)中のリードフレーム10の面内方向におけるパンチ62の側面とダイ71の側面との間隔)は、リードフレーム10の板厚の3〜10%に設定するのが好ましい。具体的には、例えば板厚が0.2mmのリードフレーム10を用いた場合、パンチ深さは0.08〜0.12mm、クリアランスは0.006〜0.02mmに設定される。
次に、図4(d)に示されるように、ストリッパー61を上昇させる。このとき、ストリッパー61の上昇とともに、スプリング73の力によってノックアウト72が上昇する。ストリッパー61を更に上昇させると、図4(e)に示されるように、リードフレーム10はストリッパー61から離れる(離型する)。このとき、リードフレーム10には、第2の面(裏面)に凹部18が形成されるとともに、第1の面(表面)に凸部18aが形成される。また、リードフレーム10(凸部18a)はノックアウト72の上に置かれ、ダイ71とリードフレーム10との間には隙間が形成される。この状態で、リードフレーム10は、次の工程に移るため搬送される。このように、図4(a)〜(e)の工程を経て、リードフレーム10の裏面における凹部18が形成される。なお本実施例では、段差部17についても、凹部18と同様に半抜き加工(スタンピング加工)で形成してもよい。
次に、図5乃至図7を参照して、本実施例における一次成形後のリードフレーム(LEDパッケージを製造するために用いられるLEDパッケージ用基板)について説明する。図5は、一次成形後のリードフレーム(LEDパッケージ用基板)の全体構成図である。図5(a)はLEDパッケージ用基板の平面図であり、図5(b)及び図5(c)は、図5(a)を正面側及び右側のそれぞれから見た場合の側面図である。図5(a)中の破線で表される領域150は、最終製品であるLEDパッケージの外形である。
20は、一次成形樹脂としての白樹脂(第1の樹脂)である。白樹脂20は、例えば、シリカ及び酸化チタン等を含有したエポキシ又はシリコーン樹脂である。白樹脂20は、熱硬化性樹脂であればその材質に限定されるものではない。白樹脂20は、不図示の金型を用いてリードフレーム10を両面からクランプし、トランスファ成形により樹脂を流し込んで硬化させることにより、リードフレーム10のLEDチップ実装面上に一体的に形成される。このように、本実施例におけるLEDパッケージ用基板は、白樹脂20で一括して成形されたマップ構造を有する。
白樹脂20は、LEDチップから発せられた光を上方に反射させるリフレクタとして機能する。また、白樹脂20は、LEDパッケージの強度を向上させるという機能も有する。図5(a)に示されるように、白樹脂20は、LEDチップが搭載されることになるリードフレーム10上の所定の領域には形成されない。この領域は、LEDチップを実装するためのLEDチップ実装領域25であり、一次成形後でもリードフレーム10の表面が露出した領域である。
図6は、一次成形後のリードフレーム(LEDパッケージ用基板)の一個片の構成図である。図6は、図5(a)中の領域150を拡大し、リードフレーム10上にLEDチップ40を実装した後の状態を示している。図6(a)は平面図であり、図6(b)及び図6(c)は、図6(a)のB−B線及びC−C線のそれぞれの断面図である。
LEDチップ40は、LEDチップ実装領域25内のベース側リードフレーム10aの上に実装される。LEDチップ40は、アノード電極(正極)及びカソード電極(負極) の一対の電極を備え、これらの電極の間に順バイアスの所定電圧を印加することにより光を放出する素子である。前述のように、リードフレーム10は、ベース側リードフレーム10a(アノード電極部)と端子側リードフレーム10b(カソード電極部)とに分離されており、各電極に電気的に接続される。
ボンディングワイヤ43は、例えば金ワイヤであり、LEDチップ40のアノード電極とベース側リードフレーム10aとの間を電気的に接続する。ボンディングワイヤ45は、例えば金ワイヤであり、LEDチップ40のカソード電極と端子側リードフレーム10bとの間を電気的に接続する。なお、図6中にはボンディングワイヤ43、45がそれぞれ一本だけ示されているが、本実施例はこれに限定されるものではなく、搭載されるLEDチップにより必要に応じてボンディングワイヤ43、45のそれぞれを複数本設けてもよい。また、LEDチップ40として、フリップチップタイプのチップを用いてもよい。この場合には、リード形成孔25a(抜き孔)を跨ぐようにLEDチップを配置して、LEDチップの下面に形成された各電極をベース側リードフレーム10a及び端子側リードフレーム10bのそれぞれにボンディングして実装する。このため、ボンディングワイヤ43、45は不要となる。
図6に示されるように、リフレクタとしての白樹脂20は、LEDチップ実装領域25(LEDチップ40)を取り囲むように、リードフレーム10の上に環状に成形されている。また、リフレクタとしての白樹脂20は、リードフレーム10から離れるほど(上側に行くほど)LEDチップ実装領域25の径が大きくなるすり鉢形状となっている。リフレクタとしての白樹脂20は、このような形状を有することにより、LEDチップ40から発せられた光を上方に効率よく反射させることが可能である。このように、ベース側リードフレーム10a及び端子側リードフレーム10bの表面(第1の面)の少なくとも一部を覆うように白樹脂20が形成されている。また、パッド部に形成された凹溝12には白樹脂20が充填されている。
図7は、一次成形後のリードフレーム(LEDパッケージ用基板)の裏面拡大図である。図7に示されるように、リードフレーム10の裏面に段差部17を設けることにより、リード形成孔25aに充填された白樹脂20をリードフレーム10に確実に密着させ、白樹脂20とリードフレーム10との間の接合性を向上させることができる。なお、本実施例では、段差部17がリードフレーム10の裏面(LEDチップの実装面とは反対側の面)に形成されているが、これに限定されるものではなく、段差部17をリードフレーム10のLEDチップの実装面に形成してもよい。また、リードフレーム10には、ダイサーブレードによる個片化の際の切断部位(吊りピン11)において、凹部18が形成されている。このため、切断時におけるダイサーブレードの磨耗を少なくすることができる。
図8は、本実施例における二次成形後のリードフレーム(LEDパッケージ用基板)の全体構成図である。図8(a)はLEDパッケージ用基板の平面図であり、図8(b)及び図8(c)は、図8(a)を正面側及び右側のそれぞれから見た場合の側面図である。図8のLEDパッケージ用基板は、図8に示される一次成形後のリードフレームに、さらに、二次成形樹脂としての透明樹脂30(第2の樹脂)が形成されたものである。
透明樹脂30としては、透光性を有するシリコーン樹脂が用いられる。シリコーン樹脂は、LEDチップ40の発光波長が青色光等の短波長である場合や、LEDチップが高輝度LEDであり多量の熱を発生する場合に、その光や熱による変色や劣化に対する耐久性に優れている。ただし、本実施例の透明樹脂30はシリコーン樹脂に限定されるものではなく、例えばエポキシ樹脂を採用してもよい。
透明樹脂30は、例えば不図示の金型を用いてリードフレーム10を両面からクランプし、トランスファ成形により樹脂を流し込んで硬化させることにより、リードフレーム10のLEDチップ実装領域25の上に一体的に形成される。なお、ポッティングにて成形される場合もある。図8に示されるように、LEDチップ実装領域25の上方には球状(半球状)のレンズ部30aが形成されている。レンズ部30aは、透明樹脂30によりその他の部位と一体的に形成されている。図8(a)乃至図8(c)に示されるように、透明樹脂30は、白樹脂20の上面の全てを覆うように形成され、LEDチップ40を封止する。
図9は、本実施例における二次成形後のリードフレームの一個片(最終成形品であるLEDパッケージ)の構成図である。図9は、図8(a)中の領域150を拡大した図を示している。図9(a)は平面図であり、図9(b)及び図9(c)は、図9(a)の下側及び右側から見た場合の側面図である。本実施例のLEDパッケージは、複数のLEDチップ40を実装したリードフレーム10を切断することにより形成され、少なくとも一つのLEDチップ40を有する。図9(a)乃至図9(c)に示されるように、LEDチップ実装領域25の全ては、透明樹脂30で充填されている。また、LEDチップ実装領域25の上方には、透明樹脂30により球状のレンズ部30aが形成されている。
次に、図10及び図11を参照して、本実施例における別のリードフレームについて説明する。図10は、リードフレーム10cの表面(第1の面)の全体構成図である。図11は、リードフレーム10cの裏面(第2の面)の全体構成図である。リードフレーム10cは、リードフレーム10と比較して、凹溝12、貫通孔15、及び、凹溝16が形成されていないという点のみが異なる。このように、凹溝12などが形成されていないリードフレーム10cに対しても、図4(a)〜(e)に示される半抜き加工(スタンピング加工)により凹部18を形成することができる。なお、リードフレーム10cについても、段差部17を凹部18と同様にスタンピング加工により形成してもよい。
図12は、リードフレーム10cに対して一次成形した後のLEDパッケージ用基板の一個片の構成図である。図12は、リードフレーム10上にLEDチップ40を実装した後の状態を示している。図12(a)は平面図であり、図12(b)及び図12(c)は、図12(a)のB−B線及びC−C線のそれぞれの断面図である。また図12(d)は、比較例として、従来技術のようにエッチング又はコイニングで凹部18を形成した場合の図12(c)に相当する断面図である。図12(b)及び図12(c)に示されるように、リードフレーム10cは、プレス装置による半抜き加工で形成された凹部18を有する。凹部18は、リードフレーム10cの裏面(第2の面)に半抜き加工で形成されているため、リードフレーム10cの表面(第1の面)に凸部18aが形成されている。一方、図12(d)に示されるように、凹部18をエッチング加工又はコイニング加工で形成した場合、リードフレームの表面に凸部は形成されず、フラットな形状となる。
次に、図13を参照して、本実施例における更に別のリードフレームについて説明する。図13は、リードフレーム10fの裏面(第2の面)の全体構成図である。リードフレーム10fは、リードフレーム10cと比較して、段差部17が形成されていないという点のみが異なる。このように、段差部17が形成されていないリードフレーム10fに対しても、図4(a)〜(e)に示される半抜き加工(スタンピング加工)により凹部18を形成することができる。
本実施例によれば、低コストで反りの生じにくいリードフレーム及びLEDパッケージ用基板を提供することができる。
以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。
10、10c、10f、10i リードフレーム
11 吊りピン
12 凹溝
15 貫通孔
16 凹溝
17 段差部
18 凹部
20 白樹脂
25 LEDチップ実装領域
30 透明樹脂
30a レンズ部
40 LEDチップ

Claims (2)

  1. 複数のLEDチップを実装するために用いられるリードフレームの製造方法であって、
    前記リードフレームに樹脂が成形されていない状態で、プレス装置を構成する、先端部が平面状のパンチが設けられたストリッパーを有する上型と、先端部が平面状であってスプリングの上に配置されたノックアウトが設けられたダイとの間に前記リードフレームを配置し、
    前記ストリッパーを下降させて、前記リードフレームを前記ストリッパーと前記ダイとでクランプし、
    前記上型の前記パンチを前記リードフレームの第2の面の表面位置より所定の深さまで下降させて前記リードフレームの複数のパッド部を個片化する際の切断部位に形成された吊りピンを押圧し、前記ダイに設けられた前記ノックアウトを前記スプリングの力に反して下降させることで、半抜き加工を行って該吊りピンのうち前記LEDチップが実装される第1の面側に凸部を形成し、該第1の面とは反対の前記第2の面側に凹部を形成し、
    前記上型を上昇させて該ストリッパーを前記リードフレームから離型し、
    前記吊りピンは、前記複数のパッド部のうち隣り合う二つのパッド部を繋げるために設けられており、
    前記吊りピンの前記凹部の幅は、前記切断部位を切断して前記複数のパッド部を個片化した際に、個片化後のLEDパッケージに該凹部の一部が残るように、ダイサーによる切断幅よりも大きく、
    前記リードフレームには、前記切断部位を含む全ての部位において、スリットおよび応力分散部が設けられていないことを特徴とするリードフレームの製造方法。
  2. 半抜き前における前記リードフレームの表面位置と前記パンチが最も下降した位置との差は、前記リードフレームの板厚の20〜70%であり、
    前記リードフレームの面内方向における前記パンチの側面と下型の前記ダイ側面との間隔は、前記リードフレームの板厚の3〜10%であることを特徴とする請求項に記載のリードフレームの製造方法。
JP2010232292A 2010-10-15 2010-10-15 リードフレームの製造方法 Active JP5876645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010232292A JP5876645B2 (ja) 2010-10-15 2010-10-15 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010232292A JP5876645B2 (ja) 2010-10-15 2010-10-15 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2012089547A JP2012089547A (ja) 2012-05-10
JP5876645B2 true JP5876645B2 (ja) 2016-03-02

Family

ID=46260894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232292A Active JP5876645B2 (ja) 2010-10-15 2010-10-15 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP5876645B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251422A (ja) * 2012-06-01 2013-12-12 Apic Yamada Corp Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法
JP6065599B2 (ja) * 2013-01-17 2017-01-25 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP6603982B2 (ja) 2013-07-31 2019-11-13 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
JP6398563B2 (ja) 2014-05-29 2018-10-03 日亜化学工業株式会社 発光装置
JP6460390B2 (ja) * 2015-02-04 2019-01-30 大口マテリアル株式会社 リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置
JP2017157683A (ja) * 2016-03-02 2017-09-07 ローム株式会社 Led発光装置およびその製造方法
JP6825436B2 (ja) * 2017-03-17 2021-02-03 日亜化学工業株式会社 リードフレーム
JP6558389B2 (ja) 2017-03-17 2019-08-14 日亜化学工業株式会社 リードフレーム
JP6579138B2 (ja) 2017-03-17 2019-09-25 日亜化学工業株式会社 発光装置
US10615319B2 (en) 2017-10-20 2020-04-07 Nichia Corporation Light emitting device
JP6724939B2 (ja) * 2017-10-20 2020-07-15 日亜化学工業株式会社 発光装置
JP7089167B2 (ja) 2018-04-23 2022-06-22 日亜化学工業株式会社 発光装置
JP7054008B2 (ja) * 2019-08-27 2022-04-13 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0280134A (ja) * 1988-09-16 1990-03-20 Aida Eng Ltd 有穴部材のプレス加工方法およびその装置
JP2669035B2 (ja) * 1989-03-16 1997-10-27 富士通株式会社 プレス打抜き加工方法
JPH06114459A (ja) * 1992-02-17 1994-04-26 Apic Yamada Kk ダムバーカット方法及びダムバーカット装置
JPH0758261A (ja) * 1993-08-19 1995-03-03 Mitsui High Tec Inc リードフレームのディプレス装置
JP3065211B2 (ja) * 1994-06-08 2000-07-17 株式会社三井ハイテック リードフレームのディプレス装置
JP3688809B2 (ja) * 1996-06-14 2005-08-31 弘平 村元 板金工作方法および板金工作装置
JP2000260929A (ja) * 1999-03-10 2000-09-22 Mitsui High Tec Inc 表面実装用薄型パッケージ
JP4735380B2 (ja) * 2005-07-01 2011-07-27 トヨタ紡織株式会社 ワークの製造方法
JP2008073732A (ja) * 2006-09-22 2008-04-03 Furaito:Kk 半抜き、バーリング加工用金型
JP4878580B2 (ja) * 2007-05-30 2012-02-15 ルネサスエレクトロニクス株式会社 リードフレームおよびその製造方法、半導体装置およびその製造方法
JP5248232B2 (ja) * 2008-07-31 2013-07-31 株式会社三井ハイテック リードフレーム及びその製造方法
JP5379503B2 (ja) * 2009-02-04 2013-12-25 アピックヤマダ株式会社 Ledパッケージ、ledパッケージの製造方法、及び金型

Also Published As

Publication number Publication date
JP2012089547A (ja) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5876645B2 (ja) リードフレームの製造方法
JP5587625B2 (ja) リードフレーム及びledパッケージ用基板
US9537065B2 (en) Light-emitting device with reflective resin
US10886448B2 (en) Method for producing lead frame, method for producing package and method for producing light emitting device
JP5379503B2 (ja) Ledパッケージ、ledパッケージの製造方法、及び金型
EP3226311B1 (en) Lead frame and package, and methods for manufacturing lead frame, package, and light-emitting device
JP2002076228A (ja) 樹脂封止型半導体装置
JP2013251422A (ja) Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP2017037917A (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6558389B2 (ja) リードフレーム
JP2015103618A (ja) リードフレーム、半導体実装用基板、半導体装置、および、半導体実装用基板の製造方法
JP2019087708A (ja) 樹脂封止金型および半導体装置の製造方法
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP6205894B2 (ja) 発光装置用パッケージ成形体およびそれを用いた発光装置
JP2018501655A (ja) チップ・ハウジングを製造するためのリード・フレームおよび方法
JP5684632B2 (ja) Ledパッケージ用基板の製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
JP2012221963A (ja) Ledパッケージ用基板
US10847693B2 (en) Light emitting device and lead frame with resin
JP2017152496A (ja) リードフレーム、及び半導体パッケージの製造方法
JP2009283972A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140902

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160122

R150 Certificate of patent or registration of utility model

Ref document number: 5876645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250