JP4878580B2 - リードフレームおよびその製造方法、半導体装置およびその製造方法 - Google Patents

リードフレームおよびその製造方法、半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4878580B2
JP4878580B2 JP2007143309A JP2007143309A JP4878580B2 JP 4878580 B2 JP4878580 B2 JP 4878580B2 JP 2007143309 A JP2007143309 A JP 2007143309A JP 2007143309 A JP2007143309 A JP 2007143309A JP 4878580 B2 JP4878580 B2 JP 4878580B2
Authority
JP
Japan
Prior art keywords
lead frame
piece
punched
mount
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007143309A
Other languages
English (en)
Other versions
JP2008300504A (ja
Inventor
暁己 西木
博之 小路
剛介 高橋
宣行 長谷川
文男 高野
浩二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007143309A priority Critical patent/JP4878580B2/ja
Priority to US12/129,297 priority patent/US7808086B2/en
Priority to KR1020080051016A priority patent/KR101002056B1/ko
Priority to TW097120213A priority patent/TWI383483B/zh
Publication of JP2008300504A publication Critical patent/JP2008300504A/ja
Application granted granted Critical
Publication of JP4878580B2 publication Critical patent/JP4878580B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体素子が搭載される複数のマウント部を備えるリードフレームおよびその製造方法、半導体装置およびその製造方法に関する。
近年、半導体パッケージの小型化に伴い、一括封止組立方法で製造されるリードレス構造の半導体パッケージが多くなっている。この一括封止組立方法では、１枚のリードフレームに複数個分の半導体素子に対応するパターンが配置され、各半導体素子のマウント（搭載）、ボンディングの後、複数の半導体素子が一緒に一括して封止樹脂材で封止される。そして、この組立方法は、半導体素子が樹脂材で封止された後、ダイシングによってリードフレームが分割されることで、１つ１つの半導体パッケージとして個片化する組立方法である。
例えば図１０に示すように、この種のリードフレーム１０４は、半導体素子が搭載される複数のマウント部１１１と、半導体素子が電気的に接続される複数の電極１１２と、複数のマウント部１１１を連結するコーナー部１１３とを備えている。コーナー部１１３は、マウント部１１１を支持する複数の吊りリード片１１５と、複数の電極１１２を連結する電極連結片１１６と有している。このリードフレーム１０４が備えるコーナー部１１３は、図１１に示すように、複数の電極連結片１１６が中央部で十字状に交差して形成されている。
また、従来の他のリードフレームのコーナー部としては、図１２に示すように、複数の吊りリード片１１５と、複数の電極連結片１１６とが四角形をなすように連結された環状のコーナー部１２３の構成が開示されている（例えば、特許文献１参照）。
そして、図１３に示すように、上述した一括封止組立方法で用いられる従来のリードフレーム１０４は、封止樹脂材１０６との良好な結合状態、いわゆるアンカー効果を得るために、マウント部１１１の外周側、吊りリード片１１５や電極連結片１１６等の複数の箇所にハーフエッチング処理を施すことによって、リードフレーム１０４の厚み方向に凹部１１７が形成されている。そのため、一般に、従来のリードフレームは、エッチング加工によって形成されており、製造コストの増加を招いている。
次に、エッチング加工によって凹部１１７が形成されたリードフレーム１０４を用いた、従来の半導体パッケージの製造方法について簡単に説明する。
従来の半導体パッケージの製造方法では、図１４に示すように、リードフレーム１０４のマウント部１１１に半導体素子１０３を搭載し、半導体素子１０３と電極１１２とをワイヤー１０５を介して電気的に接続する。続いて、図１５（ａ）に示すように、複数の半導体素子１０３、電極１１２、ワイヤー１０５、リードフレーム１０４の片側の面を封止樹脂材１０６で覆って封止する。最後に、図１５（ｂ）に示すように、封止樹脂材１０６で覆われたリードフレーム１０４をコーナー部１１３で切断して個々の半導体パッケージ１０１に分割する。
以上のように製造される半導体パッケージにおいて、正方形状の半導体パッケージの外形寸法が、一辺が３ｍｍ未満までの場合は、１枚のリードフレームに配列される半導体素子の個数が比較的多いため、エッチング加工によって形成されたリードフレームが用いられる場合であっても、製造コストを比較的低く抑えることができる。しかしながら、半導体パッケージの外形寸法が、特に一辺が３ｍｍ以上の比較的大きな半導体パッケージの場合には、リードフレームの１枚当たりの半導体パッケージの取り数が比較的少なくなってしまうために、製造コストがかさんでしまう。そのため、リードフレームの製造工程をプレス加工化することよって、製造コストを低減することが望まれている。
特開２００２−２６１９０号公報（図７）
上述したようなハーフエッチング処理の製造工程をプレス加工化する場合には、金型等を用いてリードフレームを潰し加工を行うことになる。この潰し加工では、リードフレームに応力歪みが発生してしまう。したがって、一括封止組立方法で用いられるリードフレームのような加工箇所が比較的多い場合には、潰し加工による応力歪みが累積してしまい、リードフレームが大きく反ったり、変形したりする問題があった。このため、リードフレームの製造工程のプレス加工化が困難であった。
一般的に、リードフレームに潰し加工で凹部を形成する際に問題となる応力歪みの低減策として、リードフレームに生じる応力歪みを少なくするために、リードフレームの厚み方向に対して凹部を形成すると共にこの凹部に対応する凸部を形成する、いわゆる半抜き加工を行うことが考えられている。一般的に、潰し加工の場合、潰している箇所全体的に応力歪みが発生するのに対して、半抜き加工の場合は、半抜き加工の境界部分にしか応力歪みが発生しないため、応力歪み量が比較的少ない。
しかしながら、リードフレームに半抜き加工を施す場合であっても、一括封止組立方法で用いられるリードフレームでは半抜き加工箇所において、複数の半導体パッケージのためのリードフレームが連結されているため、半抜き加工で生じる応力が、リードフレームにおいて比較的面積が大きなマウント部側から吊りリード片を介してコーナー部の中央で互いに交差する中心部分に集中し、この応力の反力がマウント部の中央に向かって作用することになる。
したがって、リードフレームにおいて、正方形状のマウント部の周囲に４つのコーナー部が配置されている場合には、４つのコーナー部からの反力がマウント部の中央に集中してしまうことになり、これらの反力によってマウント部が変形してしまうことが避けられなかった。
また、特許文献１に開示されているリードフレームのコーナー部の構成においても、吊りリード片と電極連結片とが垂直に連結される箇所が存在しており、半抜き加工した際に生じる応力が良好に分散されず、応力の反力がマウント部に集中し、マウント部の変形を抑えることができないという問題がある。
したがって、従来の半導体パッケージの製造工程で、一括封止組立方法で用いられるリードフレームをプレス加工で形成することは困難であった。
そこで、本発明は、リードフレームに半抜き加工部を形成する際にマウント部に生じる変形を抑えることができるリードフレームおよびその製造方法、半導体装置およびその製造方法を提供することを目的とする。
上述した目的を達成するため、本発明によれば、
半導体素子が搭載される複数のマウント部と、前記各マウント部に搭載された前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、該コーナー部が、前記マウント部を支持する吊りリード片と、前記複数の電極を連結する電極連結片とを有する、リードフレームにおいて、
前記リードフレームの厚み方向に形成された凹部と、該凹部に対応する位置に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材で覆われ、前記マウント部、前記吊りリード片、前記電極連結片にそれぞれ形成された半抜き加工部を備え、
前記コーナー部には、前記半抜き加工部を形成する際に生じる応力を分散させるために、前記半抜き加工部の一部であって、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、該複数の梁が連結された環状に形成された形状の応力分散部が設けられていることを特徴とするリードフレームが提供される。
以上のように構成した本発明に係るリードフレームは、リードフレームに半抜き加工部を形成する際にマウント部側から吊りリード片を介して伝達される応力が、コーナー部に設けられた応力分散部によって分散される。このため、コーナー部からマウント部に伝達される応力の反力が小さくなり、マウント部に変形が生じることが抑制される。加えて、このリードフレームによれば、半抜き加工部の凹部と凸部との両方が、封止された封止樹脂材の中で楔のようになる状態となり、いわゆるアンカー効果が得られる。このため、従来のエッチング処理による凹部のみによる場合と比較して、アンカー効果が向上される。
また、本発明に係るリードフレームが備える応力分散部は、吊りリード片と電極連結片とを円弧状に連結する複数の梁を有し、これら複数の梁が連結された環状に形成されている。この構成によれば、リードフレームに半抜き加工部を形成したときに、マウント部側から吊りリード片に沿って伝達された応力は、吊りリード片から円弧状の梁を介して、この梁がなす円弧のほぼ接線方向に向かって伝達され、梁が若干たわむことで応力が減衰しながら、電極連結片側に伝達される。このため、マウント部側から伝達された応力が、応力分散部で分散および減衰されることにより、コーナー部からマウント部側に伝達される反力の大きさも比較的小さく抑えられる。この結果、リードフレームは、周囲に４つのコーナー部が配置されたマウント部であっても、４つのコーナー部からの反力によってマウント部が変形することが抑えられる。
また、本発明に係るリードフレームが備える半抜き加工部は、凹部の厚み方向の深さが、リードフレームの厚みの４０％以上６５％以下の範囲内であるのが好ましい。凹部の厚み方向の深さに関して、深さが４０％未満の場合、半抜き加工が弾性変形になり易く、十分に塑性変形しないため、加工形状や寸法が安定し難くい。加えて、深さが４０％未満の場合には、十分なアンカー効果が得られない。一方、深さが６５％を超える場合は、半抜き加工において剪断領域が大きくなることで、リードフレームが破断する可能性が大きくなる。したがって、凹部の厚み方向の深さは、リードフレームの厚みの４０％以上６５％以下の範囲内であるのが好ましく、特に、深さがおおよそ５０％、つまり１／２程度であることが望ましい。
また、本発明に係るリードフレームは、半抜き加工部の境界を厚み方向に交差する断面において、境界を交差する部分の単位長さ当たりの断面積が、境界を交差しない部分の単位長さ当たりの断面積とほぼ等しいのが好ましい。この構成によって、リードフレームに半抜き加工部を形成する前後で、リードフレームの断面積が変化しないようにすることで、リードフレームに半抜き加工部を形成する際に生じる応力歪みが抑えられ、リードフレームの変形を更に防止することができる。
また、本発明に係るリードフレームが備える半抜き加工部は、凹部および凸部の厚み方向の側壁が厚み方向に対して傾斜されているのが好ましい。この構成によって、リードフレームに半抜き加工部を形成するための金型のパンチが、半抜き加工部から離れるときの離型性を向上し、半抜き加工部の加工寸法を安定させることができる。
また、本発明によれば、
半導体素子が搭載される複数のマウント部と、前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、該コーナー部が、前記マウント部を支持する複数の吊りリード片と、前記複数の電極を連結する電極連結片とを有するリードフレームを打ち抜き加工によって形成する第１の工程と、
前記半導体素子が搭載される表側に対する裏側から厚み方向に形成された凹部と、前記凹部に対応して前記表側に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材によって覆われる半抜き加工部を、前記リードフレームのうち前記マウント部、前記吊りリード片、前記電極連結片のそれぞれに形成する第２の工程と、を有し、
前記第１の工程では、前記コーナー部に、前記半抜き加工部を形成する際に生じる応力を分散させるために、前記半抜き加工部の一部となる領域に、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、該複数の梁が連結された環状に形成された形状の応力分散部を形成する、リードフレームの製造方法が提供される。
また、本発明によれば、
半導体素子が搭載される複数のマウント部と、前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、前記コーナー部が、前記マウント部を支持する複数の吊りリード片と、前記複数の電極を連結する電極連結片とを有するリードフレームを打ち抜き加工によって形成する第１の工程と、
前記半導体素子が搭載される表側に対する裏側から厚み方向に形成された凹部と、前記凹部に対応して前記表側に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材によって覆われる半抜き加工部を、前記リードフレームのうち前記マウント部、前記吊りリード片、前記電極連結片のそれぞれに形成する第２の工程と、
前記リードフレームの前記マウント部に前記半導体素子を搭載する第３の工程と、
前記半導体素子と前記電極とを配線材を介して電気的に接続する第４の工程と、
前記半抜き加工部、前記半導体素子および前記配線材を封止樹脂材で封止する第５の工程と、
前記電極連結片に沿って切断することによって一個一個の半導体装置に分割する第６の工程とを有し、
前記第１の工程では、前記コーナー部に、前記半抜き加工部を形成する際に生じる応力を分散させるために、前記半抜き加工部の一部となる領域に、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、該複数の梁が連結された環状に形成された形状の応力分散部を形成する、半導体装置の製造方法が提供される。
上述したように本発明によれば、従来困難であった一括封止組立方法で用いられるリードフレームのプレス加工化を実現でき、従来、エッチング加工で形成されていたリードフレームの製造コストを低減することができる。本発明によれば、プレス加工化する上で、半抜き加工部を形成するときの応力歪みを抑制すると共に、半抜き加工部の加工寸法が安定し、リードフレームが破断し難くなり、また、リードフレームと封止樹脂材とのアンカー効果を向上することができる。
以下、本発明の具体的な実施形態について、図面を参照して説明する。
図１に示すように、実施形態のリードフレーム４は、半導体素子３が搭載される複数のマウント部１１と、これらマウント部１１に搭載された半導体素子３の端子が電気的に接続される複数の電極１２と、各マウント部４から外側に延びて複数のマウント部１１を連結するコーナー部１３とを備えて構成されている。そして、複数の半導体パッケージ１分に相当する構成部が、１枚のリードフレーム４に配置されている。
図１に示したリードフレーム４は、１２ｐｉｎの半導体パッケージ用の一例であり、１個のマウント部１１と、このマウント部１１の外周側に一辺当たり３個ずつ計１２個の電極１２とで、１個の半導体パッケージ１分に相当するパターンが形成されている。そして、１枚のリードフレーム４には、複数の半導体パッケージ１分に相当する上述のパターンが格子状に配列されている。コーナー部１３は、マウント部１１を支持する複数の吊りリード片１５と、マウント部１１毎に複数の電極１２を連結する複数の電極連結片１６とを有している。
また、リードフレーム４には、マウント部１１に搭載された半導体素子３を封止する封止樹脂材６で覆われる半抜き加工部１７が形成されている。この半抜き加工部１７は、図３（ａ），（ｂ）に示すように、半導体素子３が搭載される表側に対する裏側から厚み方向に形成された凹部１７ａと、この凹部１７ａに対応する位置に表側に突出されて形成された凸部１７ｂとを有している。この半抜き加工部１７は、凹部１７ａと凸部１７ｂとの両方が、封止された封止樹脂材６の中でそれぞれ楔状となってアンカー効果が得られるため、従来の凹部形状のみがエッチングで形成されるリードフレーム４と比較して、アンカー効果を向上することができる。
この半抜き加工部１７は、図１の網掛け領域で示すような、マウント部１１の外周部、コーナー部１３、すなわち吊りリード片１５および電極連結片１６にそれぞれ形成されている。
そして、この半抜き加工部１７は、凹部１７ａの厚み方向の深さが、リードフレーム４の厚みのおおよそ５０％、つまり１／２程度に形成されている。凹部１７ａの厚み方向の深さとしては、リードフレーム４の厚みの４０％以上６５％以下の範囲内であるのが好ましい。凹部１７ａの厚み方向の深さに関して、深さが４０％未満の場合、半抜き加工が弾性変形になり易く、十分に塑性変形しないため、加工形状や寸法が安定し難くい。加えて、深さが４０％未満の場合には、十分なアンカー効果が得られない。一方、深さが６５％を超える場合は、半抜き加工において剪断領域が大きくなることで、リードフレーム４が破断する可能性が大きくなるので、好ましくない。
図３（ａ），（ｂ）に、リードフレーム４の半抜き加工する際の金型の模式的な断面図を示す。半抜き加工における金型は、パンチ２６とダイ２７と押さえストリッパー２８とで構成され、パンチ２６をダイ２７側へ押し込むことで、リードフレーム４を加工する。このとき、リードフレーム４には、パンチ２６側に凹部１７ａが、ダイ２７側に凸部１７ｂが形成される。ここで、凹部１７ａの深さ方向の側壁（凸部１７ｂの厚み方向の側壁）が、厚み方向に対して所定の傾斜角θで傾斜させる。この傾斜角θは、応力歪みの発生を抑制するために、１０度から２０度程度に設定されるのが好ましい。なお、傾斜角θが０度のように小さい場合は、離型性が悪くなり、半抜き加工部１７の加工寸法が安定しなかったり、リードフレーム４が破断したりするため好ましくない。なぜなら、半抜き加工において、金型部品であるパンチ２６がダイ２７側へ押し込まれて、凹部１７ａを形成した後、パンチ２６がリードフレーム４から離れる方向に移動して元の位置に戻る際に、離型性が悪く、リードフレーム４の凹部１７ａがパンチ２６の動きに合わせて動いてしまうからである。また、傾斜角θが大きくなれば大きい程、傾斜した側壁の箇所が弾性変形し易くなるため、応力歪みの発生が比較的大きくなる不都合がある。
また、図４（ａ），（ｂ），（ｃ）に示すように、半抜き加工部１７の境界２９を厚み方向に交差する断面において、境界２９を交差する部分の単位長さａ当たりの断面積Ｓ１が、境界２９を交差しない部分の単位長さａ当たりの断面積Ｓ２とほぼ等しく形成されている。すなわち、リードフレーム４に半抜き加工を行う前後で、リードフレーム４の断面積が変化しないように半抜き加工することで、リードフレーム４に半抜き加工部１７を形成する際に生じる応力歪みが抑えられ、リードフレーム４の変形を更に防止することができる。
また、リードフレーム４が備えるコーナー部１３には、図１および図２に示すように、リードフレーム４に半抜き加工部１７を形成する際に生じる応力を分散させるための応力分散部２０が設けられている。
コーナー部１３に設けられた応力分散部２０は、図２に示すように、吊りリード片１５と電極連結片１６とを円弧状に連結する複数の梁２１を有しており、複数の梁２１を環状に連結し、その環状の中央に開口を形成することによって構成されている。この形状により、上述の通り、応力歪みの分散と減衰の作用が生じする。
次に、本実施形態のリードフレーム４について、半抜き加工部１７が形成される際に生じる応力の状態を、図５を参照して説明する。
図５（ａ）に示すように、マウント部１１の外周部、コーナー部１３の半抜き加工時の応力は、図５（ａ）中に破線矢印で示すように、マウント部１１側から吊りリード片１５に伝達される。続いて、吊りリード片１５に沿って伝達された応力は、吊りリード片１５から２つに分岐する円弧状の梁２１を介して、この梁２１がなす円弧のほぼ接線方向に向かって伝達され、梁２１が若干たわむことで応力を減衰しながら、電極連結片１６側に伝達される。このため、マウント部１１側から伝達された応力が、応力分散部２０で分散および分散されることにより、図５（ｂ）に示すように、コーナー部１３から吊りリード片１５を介してマウント部１１側に伝達される反力Ｆの大きさも比較的小さく抑えられる。この結果、リードフレーム４は、周囲に４つのコーナー部１３が配置されたマウント部１１であっても、４つのコーナー部１３からの反力Ｆによってマウント部１１が変形することが良好に抑えられている。
上述したように、本実施形態のリードフレーム４は、複数のマウント部１１を連結するコーナー部１３に、吊りリード片１５、電極連結片１６から伝達される応力を分散する応力分散部２０が設けられていることによって、リードフレーム４に半抜き加工部１７を形成する際にマウント部１１に応力歪みが生じることを抑制することができる。
したがって、このリードフレーム４によれば、リードフレーム４の製造工程のプレス加工化を実現することが可能になる。このため、このリードフレーム４によれば、製造コストの低減が図られ、特に、１枚のリードフレーム当たりの半導体パッケージの取り数が比較的少ない場合に用いられて好適である。
加えて、このリードフレーム４によれば、半抜き加工部１７の凹部１７ａと凸部１７ｂとの両方が、封止された封止樹脂材６の中で楔状となってアンカー効果が得られるので、従来のエッチング処理による凹部のみによる場合と比較して、アンカー効果を向上することができる。
以上のように構成されるリードフレーム４の製造方法は、リードフレーム４を打ち抜き加工によって所定の形状に形成する第１の工程と、図６に示すように半抜き加工によってリードフレーム４に半抜き加工部１７を形成する第２の工程とを有している。
なお、リードフレームの製造方法では、必要に応じて、上述した第２の工程で半抜き加工部１７を形成した後にリードフレーム４を焼き鈍してもよい。このように焼き鈍し処理を行うことによって、上述したように応力の発生を抑制しても生じる微少な内部応力がリードフレーム４から解放され、半抜き加工部１７が形成されたリードフレーム４から微少な残留応力を除去することができる。
以上のように構成されたリードフレーム４を用いた、実施形態の半導体装置としての半導体パッケージについて、図７を参照して説明する。
図７に示すように、実施形態の半導体パッケージ１は、半導体素子３と、この半導体素子３が搭載されて電気的に接続されるリードフレーム４と、半導体素子３とリードフレーム４とを電気的に接続する配線材としてのワイヤー５と、半導体素子３を封止する封止樹脂材６とを備えて構成されている。
続いて、上述したリードフレームの製造方法における第１および第２の工程を経て、半抜き加工部１７が形成されたリードフレーム４を用いた、実施形態の半導体パッケージの製造方法について図８および図９を参照して説明する。
本実施形態の半導体パッケージの製造方法は、リードフレーム４のマウント部１１に半導体素子３を搭載する第３の工程と、半導体素子３と電極１２とをワイヤー５を介して電気的に接続する第４の工程と、半抜き加工部１７、半導体素子３、ワイヤー５、電極１２に亘って封止樹脂材６で封止する第５の工程と、上述した応力分散部２０に形成された開口の中心を通り電極連結片１６に沿って切断して個々の半導体パッケージ１に分割する第６の工程とを有している。
第３の工程では、図８に示すように、各マウント部１１に搭載された半導体素子３をそれぞれ接着剤等で接合する。第４の工程では、半導体素子３の各端子と、リードフレーム４の各電極１２とに跨って複数のワイヤー５を接合する。第５の工程では、図９（ａ）に示すように、半導体素子３、電極１２およびワイヤー５、リードフレーム４の片側の面が封止樹脂材６で覆われることで、封止樹脂材６が半抜き加工部１７に充填される。これにより、半抜き加工部１７の凹部１７ａおよび凸部１７ｂとの両方が、封止樹脂材６の中でそれぞれ楔のようになってアンカー効果が得られる。第６の工程では、図９（ｂ）に示すように、各応力分散部２０の開口の中心を通り電極連結片１６に沿って十字状に切断することで、１つ１つの半導体パッケージ１が得られる。
なお、本発明は、以下の構成についても開示されている。
（１）
半導体素子が搭載される複数のマウント部と、前記各マウント部に搭載された前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、該コーナー部が、前記マウント部を支持する吊りリード片と、前記複数の電極を連結する電極連結片とを有する、リードフレームにおいて、
前記リードフレームの厚み方向に形成された凹部と、該凹部に対応する位置に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材で覆われる半抜き加工部を備え、
前記コーナー部には、前記半抜き加工部を形成する際に生じる応力を分散させるための応力分散部が設けられていることを特徴とするリードフレーム。
（２）
前記応力分散部は、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、該複数の梁が連結された環状に形成されている、（１）に記載のリードフレーム。
（３）
前記半抜き加工部は、前記マウント部、前記吊りリード片、前記電極連結片にそれぞれ形成されている、（１）または（２）に記載のリードフレーム。
（４）
前記半抜き加工部は、前記凹部の前記厚み方向の深さが厚みの４０％以上６５％以下の範囲である、（１）ないし（３）のいずれか１項に記載のリードフレーム。
（５）
前記半抜き加工部の境界を前記厚み方向に交差する断面において、前記境界を交差する部分の単位長さ当たりの断面積が、前記境界を交差しない部分の単位長さ当たりの断面積とほぼ等しい、（１）ないし（４）のいずれか１項に記載のリードフレーム。
（６）
前記半抜き加工部は、前記凹部および前記凸部の前記厚み方向の側壁が前記厚み方向に対して傾斜されている、（１）ないし（５）のいずれか１項に記載のリードフレーム。
（７）
（１）ないし（６）のいずれか１項に記載のリードフレームと、前記リードフレームに搭載される前記半導体素子と、前記半導体素子を封止する封止樹脂材とを備える半導体装置。
（８）
半導体素子が搭載される複数のマウント部と、前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、該コーナー部が、前記マウント部を支持する複数の吊りリード片と、前記複数の電極を連結する電極連結片とを有するリードフレームを打ち抜き加工によって形成する第１の工程と、
前記半導体素子が搭載される表側に対する裏側から厚み方向に形成された凹部と、前記凹部に対応して前記表側に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材によって覆われる半抜き加工部を、前記リードフレームに形成する第２の工程と、を有し、
前記第１の工程では、前記コーナー部に、前記半抜き加工部を形成する際に生じる応力を分散させるための応力分散部を形成する、リードフレームの製造方法。
（９）
前記第１の工程では、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、前記複数の梁が連結された環状の前記応力分散部を形成する、（８）に記載のリードフレームの製造方法。
（１０）
前記第２の工程では、前記半抜き加工部を形成した後に前記リードフレームを焼き鈍しする、（８）または（９）に記載のリードフレームの製造方法。

（１１）
前記第２の工程では、前記半抜き加工部の境界を前記厚み方向に交差する断面において、前記境界を交差する部分の単位長さ当たりの断面積が、前記境界を交差しない部分の単位長さ当たりの断面積がほぼ等しくなるように前記半抜き加工部を形成する、（８）ないし（１０）のいずれか１項に記載のリードフレームの製造方法。
（１２）
半導体素子が搭載される複数のマウント部と、前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、前記コーナー部が、前記マウント部を支持する複数の吊りリード片と、前記複数の電極を連結する電極連結片とを有するリードフレームを打ち抜き加工によって形成する第１の工程と、
前記半導体素子が搭載される表側に対する裏側から厚み方向に形成された凹部と、前記凹部に対応して前記表側に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材によって覆われる半抜き加工部を、前記リードフレームに形成する第２の工程と、
前記リードフレームの前記マウント部に前記半導体素子を搭載する第３の工程と、
前記半導体素子と前記電極とを配線材を介して電気的に接続する第４の工程と、
前記半抜き加工部、前記半導体素子および前記配線材を封止樹脂材で封止する第５の工程と、
前記電極連結片に沿って切断することによって一個一個の半導体装置に分割する第６の工程とを有し、
前記第１の工程では、前記コーナー部に、前記半抜き加工部を形成する際に生じる応力を分散させるための応力分散部を形成する、半導体装置の製造方法。
（１３）
前記第１の工程では、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、前記複数の梁が連結された環状の前記応力分散部を形成し、
前記第６の工程では、前記応力分散部に形成された開口の中心を通り前記電極連結片に沿って切断する、（１２）に記載の半導体装置の製造方法。
本実施形態のリードフレームを示す平面図である。 上記リードフレームのコーナー部を拡大して示す平面図である。 上記リードフレームの半抜き加工する際の金型を模式的に示す断面図である。 上記リードフレームの半抜き加工部の断面積を説明するための図である。 上記リードフレームの応力分散部の作用を説明するための平面図である。 上記リードフレームの製造工程を示す断面図である。 本実施形態の半導体パッケージを示す断面図である。 上記半導体パッケージの製造工程を示す断面図である。 上記半導体パッケージの製造工程を示す断面図である。 従来の半導体パッケージに用いられるリードフレームを示す平面図である。 従来のリードフレームのコーナー部を拡大して示す平面図である。 従来の他のリードフレームのコーナー部を拡大して示す平面図である。 従来のリードフレームの製造工程を示す断面図である。 従来の半導体パッケージの製造工程を示す断面図である。 従来の半導体パッケージの製造工程を示す断面図である。
符号の説明
１ 半導体パッケージ
３ 半導体素子
４ リードフレーム
５ ワイヤー
６ 封止樹脂材
１１ マウント部
１２ 電極
１３ コーナー部
１５ 吊りリード片
１６ 電極連結片
１７ 半抜き加工部
１７ａ 凹部
１７ｂ 凸部
２０ 応力分散部
２１ 梁

Claims (10)

  1. 半導体素子が搭載される複数のマウント部と、前記各マウント部に搭載された前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、該コーナー部が、前記マウント部を支持する吊りリード片と、前記複数の電極を連結する電極連結片とを有する、リードフレームにおいて、
    前記リードフレームの厚み方向に形成された凹部と、該凹部に対応する位置に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材で覆われ、前記マウント部、前記吊りリード片、前記電極連結片にそれぞれ形成された半抜き加工部を備え、
    前記コーナー部には、前記半抜き加工部を形成する際に生じる応力を分散させるために、前記半抜き加工部の一部であって、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、該複数の梁が連結された環状に形成された形状の応力分散部が設けられていることを特徴とするリードフレーム。
  2. 前記半抜き加工部は、前記凹部の前記厚み方向の深さが厚みの４０％以上６５％以下の範囲である、請求項１に記載のリードフレーム。
  3. 前記半抜き加工部の境界を前記厚み方向に交差する断面において、前記境界を交差する部分の単位長さ当たりの断面積が、前記境界を交差しない部分の単位長さ当たりの断面積とほぼ等しい、請求項１または２に記載のリードフレーム。
  4. 前記半抜き加工部は、前記凹部および前記凸部の前記厚み方向の側壁が前記厚み方向に対して傾斜されている、請求項１ないし３のいずれか１項に記載のリードフレーム。
  5. 請求項１ないし４のいずれか１項に記載のリードフレームと、前記リードフレームに搭載される前記半導体素子と、前記半導体素子を封止する封止樹脂材とを備える半導体装置。
  6. 半導体素子が搭載される複数のマウント部と、前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、該コーナー部が、前記マウント部を支持する複数の吊りリード片と、前記複数の電極を連結する電極連結片とを有するリードフレームを打ち抜き加工によって形成する第１の工程と、
    前記半導体素子が搭載される表側に対する裏側から厚み方向に形成された凹部と、前記凹部に対応して前記表側に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材によって覆われる半抜き加工部を、前記リードフレームのうち前記マウント部、前記吊りリード片、前記電極連結片のそれぞれに形成する第２の工程と、を有し、
    前記第１の工程では、前記コーナー部に、前記半抜き加工部を形成する際に生じる応力を分散させるために、前記半抜き加工部の一部となる領域に、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、該複数の梁が連結された環状に形成された形状の応力分散部を形成する、リードフレームの製造方法。
  7. 前記第２の工程では、前記半抜き加工部を形成した後に前記リードフレームを焼き鈍しする、請求項６に記載のリードフレームの製造方法。
  8. 前記第２の工程では、前記半抜き加工部の境界を前記厚み方向に交差する断面において、前記境界を交差する部分の単位長さ当たりの断面積が、前記境界を交差しない部分の単位長さ当たりの断面積がほぼ等しくなるように前記半抜き加工部を形成する、請求項６または７に記載のリードフレームの製造方法。
  9. 半導体素子が搭載される複数のマウント部と、前記半導体素子が電気的に接続される複数の電極と、前記複数のマウント部を連結するコーナー部とを備え、前記コーナー部が、前記マウント部を支持する複数の吊りリード片と、前記複数の電極を連結する電極連結片とを有するリードフレームを打ち抜き加工によって形成する第１の工程と、
    前記半導体素子が搭載される表側に対する裏側から厚み方向に形成された凹部と、前記凹部に対応して前記表側に形成された凸部とを有し、前記半導体素子を封止する封止樹脂材によって覆われる半抜き加工部を、前記リードフレームのうち前記マウント部、前記吊りリード片、前記電極連結片のそれぞれに形成する第２の工程と、
    前記リードフレームの前記マウント部に前記半導体素子を搭載する第３の工程と、
    前記半導体素子と前記電極とを配線材を介して電気的に接続する第４の工程と、
    前記半抜き加工部、前記半導体素子および前記配線材を封止樹脂材で封止する第５の工程と、
    前記電極連結片に沿って切断することによって一個一個の半導体装置に分割する第６の工程とを有し、
    前記第１の工程では、前記コーナー部に、前記半抜き加工部を形成する際に生じる応力を分散させるために、前記半抜き加工部の一部となる領域に、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、該複数の梁が連結された環状に形成された形状の応力分散部を形成する、半導体装置の製造方法。
  10. 前記第１の工程では、前記吊りリード片と前記電極連結片とを円弧状に連結する複数の梁を有し、前記複数の梁が連結された環状の前記応力分散部を形成し、
    前記第６の工程では、前記応力分散部に形成された開口の中心を通り前記電極連結片に沿って切断する、請求項９に記載の半導体装置の製造方法。
JP2007143309A 2007-05-30 2007-05-30 リードフレームおよびその製造方法、半導体装置およびその製造方法 Expired - Fee Related JP4878580B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007143309A JP4878580B2 (ja) 2007-05-30 2007-05-30 リードフレームおよびその製造方法、半導体装置およびその製造方法
US12/129,297 US7808086B2 (en) 2007-05-30 2008-05-29 Lead frame and manufacturing method thereof, and semiconductor apparatus and manufacturing method thereof
KR1020080051016A KR101002056B1 (ko) 2007-05-30 2008-05-30 리드 프레임 및 그의 제조방법, 반도체 장치 및 그의제조방법
TW097120213A TWI383483B (zh) 2007-05-30 2008-05-30 導線架及其製造方法、與半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143309A JP4878580B2 (ja) 2007-05-30 2007-05-30 リードフレームおよびその製造方法、半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008300504A JP2008300504A (ja) 2008-12-11
JP4878580B2 true JP4878580B2 (ja) 2012-02-15

Family

ID=40087202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143309A Expired - Fee Related JP4878580B2 (ja) 2007-05-30 2007-05-30 リードフレームおよびその製造方法、半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7808086B2 (ja)
JP (1) JP4878580B2 (ja)
KR (1) KR101002056B1 (ja)
TW (1) TWI383483B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5248232B2 (ja) * 2008-07-31 2013-07-31 株式会社三井ハイテック リードフレーム及びその製造方法
DE102009016583A1 (de) 2009-04-06 2010-10-07 Eastman Kodak Co. Vorrichtung und Verfahren zum Trennen von Druckaufträgen
JP2012023281A (ja) * 2010-07-16 2012-02-02 Nitto Denko Corp 発光装置の製法
JP5876645B2 (ja) * 2010-10-15 2016-03-02 アピックヤマダ株式会社 リードフレームの製造方法
JP5762078B2 (ja) * 2011-03-28 2015-08-12 新光電気工業株式会社 リードフレーム
US8716845B2 (en) * 2011-04-15 2014-05-06 Texas Instruments Incorporated Lead frame strip for reduced mold sticking during degating
US9142426B2 (en) * 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
JP2017034274A (ja) * 2016-10-18 2017-02-09 大日本印刷株式会社 多面付リードフレーム、リードフレーム、及び半導体装置
JP6825436B2 (ja) * 2017-03-17 2021-02-03 日亜化学工業株式会社 リードフレーム
JP7054008B2 (ja) * 2019-08-27 2022-04-13 日亜化学工業株式会社 発光装置の製造方法
WO2022164574A1 (en) 2021-01-29 2022-08-04 Microchip Technology Incorporated Lead frames for semiconductor packages with increased reliability and related packages and methods
US11430718B2 (en) 2021-01-29 2022-08-30 Microchip Technology Incorporated Lead frames for semiconductor packages with increased reliability and related semiconductor device packages and methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697635B2 (ja) * 1989-12-27 1994-11-30 株式会社三井ハイテック リードフレームの部分焼鈍装置
JP2000260929A (ja) * 1999-03-10 2000-09-22 Mitsui High Tec Inc 表面実装用薄型パッケージ
JP4266429B2 (ja) 1999-03-10 2009-05-20 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
JP3547704B2 (ja) * 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
JP2002026190A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2002343817A (ja) * 2001-05-11 2002-11-29 Tomoegawa Paper Co Ltd 半導体装置ユニット
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7012324B2 (en) * 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Lead frame with flag support structure
TWI236752B (en) * 2004-04-15 2005-07-21 Advanced Semiconductor Eng Semiconductor package with heat spreader
KR100676003B1 (ko) 2005-10-27 2007-01-30 엘에스전선 주식회사 리드프레임 제조방법 및 그 장치

Also Published As

Publication number Publication date
TWI383483B (zh) 2013-01-21
JP2008300504A (ja) 2008-12-11
US7808086B2 (en) 2010-10-05
TW200913200A (en) 2009-03-16
KR20080106105A (ko) 2008-12-04
US20080296746A1 (en) 2008-12-04
KR101002056B1 (ko) 2010-12-17

Similar Documents

Publication Publication Date Title
JP4878580B2 (ja) リードフレームおよびその製造方法、半導体装置およびその製造方法
JP6143468B2 (ja) リードフレーム
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
KR20130137677A (ko) 압착단자
JP4903205B2 (ja) フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法
JP5248232B2 (ja) リードフレーム及びその製造方法
JP2010021251A (ja) 半導体装置及びその製造方法
JP3602997B2 (ja) 半導体装置及び半導体装置の製造方法
JP6087153B2 (ja) リードフレーム
US10391584B2 (en) Ultrasonic bonding jig, ultrasonic bonding method, and bonding structure
WO2012140750A1 (ja) 半導体装置の製造方法、樹脂封止装置、及び、半導体装置
JP2005327830A (ja) 半導体マイクロデバイス
US20030160308A1 (en) Semiconductor device
JP5453642B2 (ja) リードフレームの製造方法
TWI718421B (zh) 引線框架的製造方法和引線框架
JP2003068962A (ja) 半導体装置製造用のフレームおよび半導体装置の製造方法
JP7381168B2 (ja) 半導体装置の設計方法
JPH11330339A (ja) リードフレーム及びリードフレームの製造方法と半導体装置及び半導体装置の製造方法
JP4455166B2 (ja) リードフレーム
JP3028173B2 (ja) リードフレームおよびその製造方法
JP3276898B2 (ja) リードフレームの製造方法
JP2000012754A (ja) リードフレームの製造方法
JP2005019545A (ja) 放熱板付きリードフレーム及びその製造方法
JPS62172747A (ja) 半導体装置
JP2008078323A (ja) 表面実装型半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100420

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4878580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees