JP2008078323A - 表面実装型半導体パッケージ - Google Patents
表面実装型半導体パッケージ Download PDFInfo
- Publication number
- JP2008078323A JP2008078323A JP2006254821A JP2006254821A JP2008078323A JP 2008078323 A JP2008078323 A JP 2008078323A JP 2006254821 A JP2006254821 A JP 2006254821A JP 2006254821 A JP2006254821 A JP 2006254821A JP 2008078323 A JP2008078323 A JP 2008078323A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resin
- portions
- resin mold
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】ハーフカットダイシングにより端子部を分離した状態においても端子部と樹脂モールド部とを強固に結合状態とする。
【解決手段】樹脂モールド部5内の半導体チップ1を外部に接続するための端子部4が、樹脂モールド部5に埋設された内部端子部7と、これに積層状態に重ねられ樹脂モールド部5の底面に一部が露出される外部端子部8とを有し、一対の端子部4が縦列状態で複数対並べられており、その両端子部4における前記内部端子部7は、外部端子部8よりも幅の広い幅広部9を有し、各対の幅広部9の間又は外側端子部8の間に、モールド樹脂が入り込んだ樹脂侵入部16が設けられ、この樹脂侵入部16において各対の端子部4が樹脂モールド部5の底面からのハーフカット状態のダイシング溝17によって分断されている。
【選択図】図2
【解決手段】樹脂モールド部5内の半導体チップ1を外部に接続するための端子部4が、樹脂モールド部5に埋設された内部端子部7と、これに積層状態に重ねられ樹脂モールド部5の底面に一部が露出される外部端子部8とを有し、一対の端子部4が縦列状態で複数対並べられており、その両端子部4における前記内部端子部7は、外部端子部8よりも幅の広い幅広部9を有し、各対の幅広部9の間又は外側端子部8の間に、モールド樹脂が入り込んだ樹脂侵入部16が設けられ、この樹脂侵入部16において各対の端子部4が樹脂モールド部5の底面からのハーフカット状態のダイシング溝17によって分断されている。
【選択図】図2
Description
本発明は、樹脂モールド部内の半導体チップを外部に接続するための端子部の少なくとも一部が樹脂モールド部の底面に露出された表面実装型半導体パッケージに関する。
表面実装型半導体パッケージは、樹脂モールド部内で半導体チップと端子部とが電気的に接続され、その端子部の一部が樹脂モールド部の底面に露出されており、その露出部分にハンダを密着させて実装基板に搭載することにより、半導体パッケージと基板とをハンダにより直接接続する構成とされている。最近ではLGA(Land Grid Array)タイプと称し、パッケージの裏面(実装面)に多数の端子部が配列されたものが用いられるようになってきている。
この種の表面実装型半導体パッケージとして、パッケージの裏面を端子部の部分でハーフカットダイシングし、そのダイシング溝によって端子部を複数に分断することにより、多くの端子部を形成した構造のものがある。この場合、この半導体パッケージを基板に搭載した後等に端子部とパッケージとが剥離しないように、端子部はパッケージから露出する外部側よりも内部側の方が大きな面積に形成されており、その内部側の裏側にモールド樹脂による食いつき手段が設けられた構成とされている(例えば特許文献1の図16及び図17参照)。
特開2000−286375号公報
しかしながら、ハーフカットダイシングによって端子部が個々に分離された後に、端子部をダイシング溝内に突出させる方向に衝撃力が加わると、その衝撃力がモールド樹脂との接合力より大きい場合に端子部が動いて、パッケージが破壊されるおそれがある。
本発明は、前記事情に鑑みてなされたもので、ハーフカットダイシングにより端子部を分離した状態においても端子部と樹脂モールド部とを強固に結合状態とすることを目的とする。
本発明の表面実装型半導体パッケージは、樹脂モールド部内の半導体チップを外部に接続するための端子部が複数設けられるとともに、これら端子部は、樹脂モールド部に埋設され半導体チップに接続される内部端子部と、該内部端子部に積層状態に重ねられ樹脂モールド部の底面に一部が露出される外部端子部とを有する表面実装型半導体パッケージであって、 少なくとも一対の前記端子部が縦列状態で複数対並べられており、その縦列状態の両端子部における前記内部端子部は、外部端子部よりも幅の広い幅広部を有し、各対の幅広部の間又は外側端子部の間に、モールド樹脂が入り込んだ樹脂侵入部が設けられ、この樹脂侵入部において各対の端子部が樹脂モールド部の底面からのハーフカット状態のダイシング溝によって分断されていることを特徴とする。
すなわち、内部端子部は、その幅広部の部分がこれに積層状態の外部端子部よりも幅が広いことから、外部端子部の両側に張り出す内部端子部の側部が裏側からモールド樹脂により覆われた構造となり、その剥離が防止される。一方、内部端子部の両幅広部間はモールド樹脂が入り込んだ樹脂侵入部とされており、その樹脂侵入部にダイシング溝が設けられているから、端子部の長さ方向の移動も樹脂侵入部によって防止される。
この半導体パッケージにおいて、前記樹脂侵入部は内部端子部の幅広部間に設けられるとともに、ダイシング溝の内側面には樹脂侵入部の切断面が露出し、内部端子部は樹脂侵入部に埋没状態とされている。
このような構成とすることにより、内部端子部の両幅広部が二つに分離した状態となり、樹脂侵入部によって埋没状態とされるので、その移動をより確実に拘束することができる。また、内部端子部には半導体チップからのボンディングワイヤが接合されるが、ダイシング時にダイシング刃が内部端子部に接触しないので、ボンディングワイヤの接合部への振動の影響を少なくすることができる。さらに、ハーフカットダイシングにおいては、ほぼ外部端子部のみをダイシングすればよいから、ダイシング深さも小さくすることができる。
このような構成とすることにより、内部端子部の両幅広部が二つに分離した状態となり、樹脂侵入部によって埋没状態とされるので、その移動をより確実に拘束することができる。また、内部端子部には半導体チップからのボンディングワイヤが接合されるが、ダイシング時にダイシング刃が内部端子部に接触しないので、ボンディングワイヤの接合部への振動の影響を少なくすることができる。さらに、ハーフカットダイシングにおいては、ほぼ外部端子部のみをダイシングすればよいから、ダイシング深さも小さくすることができる。
また、この半導体パッケージにおいて、前記内部端子部における両幅広部の間に、該幅広部よりも幅の狭い細幅部が両幅広部を連結する方向に設けられるとともに、前記外部端子部は、小片状に形成されて内部端子部における各幅広部にそれぞれ積層状態に重ねられており、前記樹脂侵入部は、内部端子部における細幅部の両側方及び両外部端子部の間に設けられ、ダイシング溝の内側面には、前記細幅部の切断面及び樹脂侵入部の切断面が露出し、外部端子部は樹脂侵入部に埋没状態とされている。
このような構成とすることにより、樹脂モールド部の底面には、二つに分離された小片状の外部端子部とその間に介在する樹脂侵入部とが露出することになる。したがって、この半導体パッケージを実装基板にハンダ付けによって搭載する場合に、小片状の外部端子部からハンダが若干はみ出しても、樹脂侵入部との親和性は小さいので、両外部端子部間がハンダで接続状態となることは防止される。
このような構成とすることにより、樹脂モールド部の底面には、二つに分離された小片状の外部端子部とその間に介在する樹脂侵入部とが露出することになる。したがって、この半導体パッケージを実装基板にハンダ付けによって搭載する場合に、小片状の外部端子部からハンダが若干はみ出しても、樹脂侵入部との親和性は小さいので、両外部端子部間がハンダで接続状態となることは防止される。
さらに、この半導体パッケージにおいて、前記半導体チップが搭載される板状のステージ部と、該ステージ部から延びるサポートリード部とを備え、該サポートリード部の延在方向に配置され前記ダイシング溝によってサポートリード部との間が分断されてなる追加端子部が設けられてなり、該追加端子部は、樹脂モールド部に埋設され半導体チップに接続される内部端子部と、該内部端子部に積層状態に重ねられ樹脂モールド部の底面に露出される外部端子部とを有する構成としてもよい。
すなわち、この構成の半導体パッケージは、ハーフダイシングによってサポートリード部も分断されるので、その分断された部分を追加端子部として利用できるようにしたものであり、端子部の総数を増やすことができる。
すなわち、この構成の半導体パッケージは、ハーフダイシングによってサポートリード部も分断されるので、その分断された部分を追加端子部として利用できるようにしたものであり、端子部の総数を増やすことができる。
さらに、この半導体パッケージにおいて、前記樹脂モールド部はその外形が矩形に形成され、前記サポートリード部は、樹脂モールド部の外形のいずれかの辺と平行に設けられている構成としてもよい。
すなわち、サポートリード部を対角線上に配置した場合、四辺の近傍に辺の長さ方向に並べて配置される端子部が四隅の付近ではサポートリード部の障害となって配置できなくなる。これに対して、サポートリード部を外形の辺と平行に配置すれば、四隅の付近も端子部を並べることが可能になり、その分、端子部の総数を増やす効果を大きくすることができる。
すなわち、サポートリード部を対角線上に配置した場合、四辺の近傍に辺の長さ方向に並べて配置される端子部が四隅の付近ではサポートリード部の障害となって配置できなくなる。これに対して、サポートリード部を外形の辺と平行に配置すれば、四隅の付近も端子部を並べることが可能になり、その分、端子部の総数を増やす効果を大きくすることができる。
さらに、前記サポートリード部は、樹脂モールド部に埋設され半導体チップに接続される内部端子部と、該内部端子部に積層状態に重ねられ樹脂モールド部の底面に露出される外部端子部とを有する構成としてもよく、ステージ部に接続状態のサポートリード部自体も端子部として利用できるようにしたものであり、グランド用端子として利用可能である。
本発明の表面実装型半導体パッケージによれば、内部端子部が外部端子部よりも幅が広いことから、外部端子部の両側に張り出す内部端子部の側部が裏側からモールド樹脂により覆われ、その剥離が防止される。一方、内部端子部の両幅広部間はモールド樹脂が入り込んだ樹脂侵入部とされ、その樹脂侵入部にダイシング溝が設けられているから、端子部の長さ方向の移動も樹脂侵入部によって防止される。したがって、ハーフカットダイシングにより端子部を分離した状態においても、端子部と樹脂モールド部とを強固に結合状態とすることができる。
この発明の実施形態について図面を参照しながら説明する。
(第1実施形態)
図1から図7は第1実施形態の表面実装型半導体パッケージを示している。この実施形態の半導体パッケージは、図1及び図2に示すように、半導体チップ1が搭載される板状のステージ部2の周囲に、複数の端子部3・4がステージ部2を囲むように並べられ、これらステージ部2と端子部3・4とが一体に樹脂モールド部5によって封止された構成とされている。
(第1実施形態)
図1から図7は第1実施形態の表面実装型半導体パッケージを示している。この実施形態の半導体パッケージは、図1及び図2に示すように、半導体チップ1が搭載される板状のステージ部2の周囲に、複数の端子部3・4がステージ部2を囲むように並べられ、これらステージ部2と端子部3・4とが一体に樹脂モールド部5によって封止された構成とされている。
ステージ部2及び端子部3・4は、金属板を打ち抜いてなるリードフレームにエッチング処理を施すことによって構成されている。そのうち、ステージ部2はほぼ正方形の板状に形成されるとともに、樹脂モールド部5の底面のほぼ中央部に配置されており、その四隅に、放射方向に沿う細幅帯状のサポートリード部6が一体に設けられている。この場合、樹脂モールド部5も、その底面はステージ部2と同じ正方形に形成され、その外形の四辺はステージ部2の各辺にそれぞれ平行に形成されている。
端子部3・4は、樹脂モールド部5の周辺部に、各辺に沿って並べられた状態に配置されるとともに、各辺の中央位置においては、周辺部の列の内側位置にもう一列並べられている。図示例では、各辺に7個の端子部3・4が並べられ、その中央位置の3個に対して内側位置にさらに3個並べられている。すなわち、この中央位置の外側位置の3個と、内側位置の3個の各端子部4が、二つずつ縦列状態をなし、その縦列状態の両端子部4が3対配置された構成である。
これら対をなす端子部4は、連結状態の二つの端子部4を後述するダイシング溝によって分断して構成したものである。この分断される前の連結状態の両端子部4は、図5から図7に示すように、全体としては帯状に形成されているが、その表面と裏面とで異なる形状とされており、その一方の面側が樹脂モールド部5に埋設状態の内部端子部7とされ、他方の面側が樹脂モールド部5の底面に露出する外部端子部8とされ、これら両端子部7・8が積層状態に重ねられた形状とされている。
外部端子部8は、横断面が一様な一本の比較的細幅の帯状板に連続して形成されている。一方、内部端子部7は、外部端子部8よりも幅の広い幅広部9を有するとともに、この幅広部9が長さ方向に沿って二つ並べられ、その間が、外部端子部8と同じ幅の細幅部10によって一体に連結された形状とされている。そして、外部端子部8の上に内部端子部7がその細幅部10を外部端子部8の幅に合わせた状態で一体に重ねられていることにより、内部端子部7の二つの幅広部9が外部端子部8の両側方に張り出した形状とされている。なお、これら内部端子部7と外部端子部8とは、比較的厚肉の横断面一様な帯状板の両面に異なるマスクを施して、両面からエッチング処理することにより形成される。
この端子部4は、その内部端子部7から外部端子部8の両側面までが樹脂モールド部5に埋設され、外部端子部8の底面が樹脂モールド部5の底面に露出した状態とされている。この樹脂モールド部5内に内部端子部7が埋没状態となることにより、各幅広部9において外部端子部8から張り出している部分の裏面側に樹脂が入り込んでいるとともに、両幅広部9とその間の細幅部10との段差により生じるくびれ部分にも樹脂が入り込んでいる。幅広部9において外部端子部8から張り出している部分の裏面側に樹脂が入り込んでいる部分を側部側樹脂侵入部15と称し、両幅広部9とその間の細幅部10との間のくびれ部分に樹脂が入り込んでいる部分を内部側樹脂侵入部16と称する。
一方、縦列状態の両端子部4以外の端子部3は単独の端子部とされ、幅広の内部端子部7と、これより幅の小さい外部端子部8とが積層状態に重ねられた形状とされ、内部端子部7の両側部が外部端子部8の両側方に張り出した状態とされている。これら単独の端子部3も、横断面一様な帯状板の両面に異なるマスクを施してエッチング処理することにより形成されるとともに、外部端子部8の両側方に、内部端子部7の裏面側に樹脂が入り込んだ側部側樹脂侵入部15が形成される。
そして、樹脂モールド部5の底面には、縦列状態の両端子部4の間、具体的には内部端子部7の細幅部10の中央部を経由するダイシング溝17が各辺に沿って設けられており、このダイシング溝17によって両端子部4が分断された状態となっている。このダイシング溝17は、いわゆるハーフカットダイシングによって形成されたものであり、樹脂モールド部5に埋設状態となっている内部端子部7における細幅部10を切断し得るまでの深さとされている。したがって、このダイシング溝17の内側面には、外部端子部8及び内部端子部7における細幅部10の切断面が露出し、その周囲は樹脂モールド部5の樹脂が露出している。この場合、細幅部10の中央部で切断されているから、樹脂モールド部5における前記内部側樹脂侵入部16もダイシング溝17の内側面に露出することになる。
また、樹脂モールド部5の各辺に沿ってダイシング溝17が形成されているから、樹脂モールド部5の四隅部においては、ダイシング溝17が交差状態となり、その交差状態のダイシング溝17によって前記サポートリード部6も先端に端子部(本発明における追加端子部)3が分断されている。
なお、各端子部3・4と半導体チップ1との間はボンディングワイヤ18によって接続される。
また、樹脂モールド部5の各辺に沿ってダイシング溝17が形成されているから、樹脂モールド部5の四隅部においては、ダイシング溝17が交差状態となり、その交差状態のダイシング溝17によって前記サポートリード部6も先端に端子部(本発明における追加端子部)3が分断されている。
なお、各端子部3・4と半導体チップ1との間はボンディングワイヤ18によって接続される。
このようにして構成された半導体パッケージは、樹脂モールド部5の底面に露出している各端子部3・4の外部端子部8にハンダを付着させた状態で基板(図示略)に搭載され、ハンダを溶融固着することにより、基板の回路と半導体パッケージ内の半導体チップ1とが端子部3・4を介して接続状態となるものである。
このとき、各端子部3・4は、その外部端子部8より内部端子部7の方が幅が大きく、外部端子部8の両側方に張り出している部分の裏面側に側部側樹脂侵入部15が設けられているため、基板から半導体パッケージ1が引き離される方向に力が作用する場合も、側部側樹脂侵入部15が抵抗となって端子部3・4と樹脂モールド部5とが剥離することが防止される。また、各端子部3・4をダイシング溝17内に突出させる方向に衝撃力が加わった場合でも、内部端子部7の幅広部9とダイシング溝17の内側面との間に内部側樹脂侵入部16が食い込んだ状態に設けられているから、その衝撃力に対する抵抗が大きく、端子部3・4にずれが生じることはない。
このとき、各端子部3・4は、その外部端子部8より内部端子部7の方が幅が大きく、外部端子部8の両側方に張り出している部分の裏面側に側部側樹脂侵入部15が設けられているため、基板から半導体パッケージ1が引き離される方向に力が作用する場合も、側部側樹脂侵入部15が抵抗となって端子部3・4と樹脂モールド部5とが剥離することが防止される。また、各端子部3・4をダイシング溝17内に突出させる方向に衝撃力が加わった場合でも、内部端子部7の幅広部9とダイシング溝17の内側面との間に内部側樹脂侵入部16が食い込んだ状態に設けられているから、その衝撃力に対する抵抗が大きく、端子部3・4にずれが生じることはない。
(第2実施形態)
図8から図11は本発明の第2実施形態を示している。この実施形態の表面実装型半導体パッケージでは、ダイシング溝17によって分断される前の連結状態の端子部4において、内側端子部21が、細幅部のない幅広部のみから構成されている点が第1実施形態のものと異なる点である。すなわち、ダイシング溝17によって分断される前の連結状態の端子部4は、横断面が一様な一本の比較的細幅の帯状板の外側端子部8に、この外部端子部8よりも幅の広いほぼ方形板状の内部端子部(幅広部)21が外側端子部8の長さ方向に相互に間隔をあけて二つ並べられた状態に積層されている。
図8から図11は本発明の第2実施形態を示している。この実施形態の表面実装型半導体パッケージでは、ダイシング溝17によって分断される前の連結状態の端子部4において、内側端子部21が、細幅部のない幅広部のみから構成されている点が第1実施形態のものと異なる点である。すなわち、ダイシング溝17によって分断される前の連結状態の端子部4は、横断面が一様な一本の比較的細幅の帯状板の外側端子部8に、この外部端子部8よりも幅の広いほぼ方形板状の内部端子部(幅広部)21が外側端子部8の長さ方向に相互に間隔をあけて二つ並べられた状態に積層されている。
そして、樹脂モールド部5に内部端子部(幅広部)21が埋設された状態に設けられており、この状態では、両内部端子部(幅広部)21を二つに分離した状態とするように両内部端子部(幅広部)21の間に内部側樹脂侵入部16が介在している。図示は略すが、外部端子部8の両側方に張り出している部分の内部端子部(幅広部)21の裏側に側部側樹脂侵入部15が食い込んだ状態となっていることは、第1実施形態の図4に示す例と同じである。また、両内部端子部(幅広部)21の間を経由するハーフカットダイシングによって両内部端子部(幅広部)21の間で端子部4が分断されている。したがって、ダイシング溝17の内側面には、外部端子部8の切断面のみが露出し、その周囲は前記内部側樹脂侵入部16を含む樹脂モールド部5の切断面が露出することになる。
このように構成した半導体パッケージでは、内部端子部21が完全に樹脂モールド部5内に埋没してダイシング溝17内に露出しないため、ダイシング溝17内に突出させる方向の衝撃力に対して強い抵抗力を発揮することができる。
また、図8から明らかなように、ハーフカットダイシングする際に、外部端子部8はダイシング刃によって切断されるが、内部端子部21はダイシング刃に接触せず、内部側樹脂侵入部16が切断されるので、内部端子部21にダイシング時の振動が伝わることが少なく、この内部端子部7と半導体チップ1との間を接続しているボンディングワイヤ18への振動の影響を少なくすることができる。
また、図8から明らかなように、ハーフカットダイシングする際に、外部端子部8はダイシング刃によって切断されるが、内部端子部21はダイシング刃に接触せず、内部側樹脂侵入部16が切断されるので、内部端子部21にダイシング時の振動が伝わることが少なく、この内部端子部7と半導体チップ1との間を接続しているボンディングワイヤ18への振動の影響を少なくすることができる。
この場合、ハーフカットダイシングは端子部4を分断する目的でなされるものであり、ダイシングする前に内部端子部21は分離された状態であるから、ハーフカットダイシングにおいては、ほぼ外部端子部8のみをダイシングすればよく、ダイシング深さも小さくすることができる。このため、ダイシング刃による一回の切削量も少なくなり、その磨耗量が減少して、刃としての寿命も大きくなる効果もある。
(第3実施形態)
図12から図16は本発明の第3実施形態を示している。この実施形態の表面実装型半導体パッケージでは、ダイシング溝17によって分断される前の連結状態の端子部4において、内側端子部7は、第1実施形態の場合と同様に、二つの幅広部9の間を細幅部10で連結してなる形状とされているが、外部端子部31は、小片状をなして二つに分離しており、これら外部端子部31が内側端子部7の各幅広部9の裏面に重ね合わせられた形状とされている。つまり、この第3実施形態の場合は、第2実施形態の場合とは逆に、外側端子部31が分離しているのである。
図12から図16は本発明の第3実施形態を示している。この実施形態の表面実装型半導体パッケージでは、ダイシング溝17によって分断される前の連結状態の端子部4において、内側端子部7は、第1実施形態の場合と同様に、二つの幅広部9の間を細幅部10で連結してなる形状とされているが、外部端子部31は、小片状をなして二つに分離しており、これら外部端子部31が内側端子部7の各幅広部9の裏面に重ね合わせられた形状とされている。つまり、この第3実施形態の場合は、第2実施形態の場合とは逆に、外側端子部31が分離しているのである。
そして、樹脂モールド部5に内部端子部7が埋設された状態に設けられるとともに、外部端子部31が島状に露出し、その間にモールド樹脂が入り込んでいる。この両外部端子部31の間に樹脂が入り込んでいる部分を外部側樹脂侵入部32と称す。つまり、この実施形態では、外部側樹脂侵入部32が外部端子部31の間に介在して、両外部端子部31を分離状態としているのである。
そして、両外部端子部31の間を経由するハーフカットダイシングによって両外部端子部31の間で端子部4が分断されている。したがって、ダイシング溝17の内側面には、内側端子部7の細幅部10の切断面のみが露出し、その周囲は前記内部側樹脂侵入部16及び外部側樹脂侵入部32を含む樹脂モールド部5の切断面が露出することになる。なお、外部端子部31の両側方に張り出している部分の内部端子部7の幅広部9の裏側に側部側樹脂侵入部15が食い込んだ状態となっていることは、第1実施形態の図4に示す例と同じである。したがって、内部端子部7の幅広部9の周縁部裏面に側部側樹脂侵入部15及び外部側樹脂侵入部32が介在することになる。
このように構成した半導体パッケージにおいては、端子部4を引き剥がす方向に外力が加わった場合には、内部端子部7の幅広部9の周縁部裏面に介在している側部側樹脂侵入部15及び外部側樹脂侵入部32の存在によって、強い抵抗力を発揮することができ、一方、ダイシング溝17内に突出させる方向に衝撃力が加わった場合でも、内部端子部7の幅広部9とダイシング溝17の内側面との間の内部側樹脂侵入部16及び小片状の外部端子部31とダイシング溝17の内側面との間の外部側樹脂侵入部32がそれぞれ設けられているから、その衝撃力に対する抵抗が大きく、端子部4にずれが生じることはない。
また、この実施形態の半導体パッケージにおいては、樹脂モールド部5の底面に外部端子部31が島状に離間し、その間に外部側樹脂侵入部32が介在した状態とされるから、各端子部4の外部端子部31にハンダXを付着させた状態で基板(図示略)に搭載する場合、端子部4間にハンダによるブリッジ現象が生じることを抑制することができる。すなわち、ハンダXの付着量が多すぎると、溶融したハンダXが両端子部4の間に流出するが、図16に拡大して示したように、両端子部4の間に外部側樹脂侵入部32が露出しており、この樹脂とハンダXの親和性が低いので、ハンダXの流出が抑制され、両端子部4間でハンダXのブリッジ現象が生じることが防止されるのである。
(第4実施形態)
図17は本発明の第4実施形態を示している。前記各実施形態の半導体パッケージでは、図1又は図12に示すように、ステージ部2の四隅に斜めにサポートリード部6が連結された例を示したが、この第4実施形態の表面実装型半導体パッケージは、図17に示すようにサポートリード部6を樹脂モールド部5の両側辺に平行に配置した構成とし、縦列状態とされた各対の端子部が両側辺に沿って並べられ、他の辺には、その一方の辺ではサポートリード部6の間、他方の辺ではサポートリード部6の両側に縦列状態の両端子部4がそれぞれ配置され、その他は単独の端子部3が並べられた構成とされている。
図17は本発明の第4実施形態を示している。前記各実施形態の半導体パッケージでは、図1又は図12に示すように、ステージ部2の四隅に斜めにサポートリード部6が連結された例を示したが、この第4実施形態の表面実装型半導体パッケージは、図17に示すようにサポートリード部6を樹脂モールド部5の両側辺に平行に配置した構成とし、縦列状態とされた各対の端子部が両側辺に沿って並べられ、他の辺には、その一方の辺ではサポートリード部6の間、他方の辺ではサポートリード部6の両側に縦列状態の両端子部4がそれぞれ配置され、その他は単独の端子部3が並べられた構成とされている。
この場合、端子部4は、小片状の外部端子部31と幅広部9及び連結部10からなる内部端子部7との積層形状とされており、ダイシング溝17には両外部端子部31の間に外部側樹脂侵入部32が露出している。また、ステージ部2及びサポートリード部6は樹脂モールド部5の樹脂中に埋没され、底面に露出しないようにされている。
このように構成した半導体パッケージの場合は、図1又は図12に示すようにサポートリード部6が斜めに配置されている場合には、ダイシング溝17の内側の四隅付近のスペースが斜めのサポートリード部6の存在により有効活用されていなかったが、図17に示すように、樹脂モールド部5の辺に平行にサポートリード部6が配置されているため、四隅付近まで端子部4を並べることができ、端子数をさらに多く配置することが可能になる。
(第5実施形態)
図18は本発明の第5実施形態を示している。この実施形態の表面実装型半導体パッケージは、前記第4実施形態のものに対して、ステージ部2及びサポートリード部6の一部を樹脂モールド部5の底面に露出させ、サポートリード部6の一部に、縦列状態にさらに端子部4を形成したものである。
したがって、第4実施形態のものよりも、サポートリード部6の数の分(この例では3個)、さらに端子部4の数を増やすことができる。ただし、このサポートリード部6としてステージ部2に接続状態の部分に端子部4を形成する場合は、半導体チップからサポートリード部6の端子部4にワイヤボンディングして、これをグランドに接続するためのグランド端子として利用される。
各端子部4が小片状の外部端子部31と幅広部9及び連結部10からなる内部端子部7との積層形状とされ、ダイシング溝17には両外部端子部31の間に外部側樹脂侵入部32が露出している点等は、第4実施形態のものと同様である。
図18は本発明の第5実施形態を示している。この実施形態の表面実装型半導体パッケージは、前記第4実施形態のものに対して、ステージ部2及びサポートリード部6の一部を樹脂モールド部5の底面に露出させ、サポートリード部6の一部に、縦列状態にさらに端子部4を形成したものである。
したがって、第4実施形態のものよりも、サポートリード部6の数の分(この例では3個)、さらに端子部4の数を増やすことができる。ただし、このサポートリード部6としてステージ部2に接続状態の部分に端子部4を形成する場合は、半導体チップからサポートリード部6の端子部4にワイヤボンディングして、これをグランドに接続するためのグランド端子として利用される。
各端子部4が小片状の外部端子部31と幅広部9及び連結部10からなる内部端子部7との積層形状とされ、ダイシング溝17には両外部端子部31の間に外部側樹脂侵入部32が露出している点等は、第4実施形態のものと同様である。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこれらの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、いずれの実施形態においても、一対の端子部4の間をダイシング溝17によって分離しているが、二つ以上の端子部を複数のダイシング溝によって分離する構成のものとしてもよい。また、本発明は、各実施形態に示したランド型の外部端子部をパッケージ裏面に配置したLGA(Land Grid Array)タイプだけでなく、外部端子部をパッケージ裏面の四辺方向から取り出すQFN(Quad Flat Non−Lead)タイプ、外部端子部にハンダボールを固着したBGA(Ball Grid Array)タイプ等の各種の表面実装型の半導体パッケージに適用することができる。
1…半導体チップ、2…ステージ部、3…端子部、4…端子部、5…樹脂モールド部、6…サポートリード部、7…内部端子部、8…外部端子部、9…幅広部、10…細幅部、15…側部側樹脂侵入部、16…内部側樹脂侵入部、17…ダイシング溝、18…ボンディングワイヤ、21…内部端子部(幅広部)、31…外部端子部、32…外部側樹脂侵入部
Claims (6)
- 樹脂モールド部内の半導体チップを外部に接続するための端子部が複数設けられるとともに、これら端子部は、樹脂モールド部に埋設され半導体チップに接続される内部端子部と、該内部端子部に積層状態に重ねられ樹脂モールド部の底面に一部が露出される外部端子部とを有する表面実装型半導体パッケージであって、
少なくとも一対の前記端子部が縦列状態で複数対並べられており、その縦列状態の両端子部における前記内部端子部は、外部端子部よりも幅の広い幅広部を有し、各対の幅広部の間又は外側端子部の間に、モールド樹脂が入り込んだ樹脂侵入部が設けられ、この樹脂侵入部において各対の端子部が樹脂モールド部の底面からのハーフカット状態のダイシング溝によって分断されていることを特徴とする表面実装型半導体パッケージ。 - 前記樹脂侵入部は内部端子部の幅広部間に設けられるとともに、ダイシング溝の内側面には樹脂侵入部の切断面が露出し、内部端子部は樹脂侵入部に埋没状態とされていることを特徴とする請求項1記載の表面実装型半導体パッケージ。
- 前記内部端子部における両幅広部の間に、該幅広部よりも幅の狭い細幅部が両幅広部を連結する方向に設けられるとともに、前記外部端子部は、小片状に形成されて内部端子部における各幅広部にそれぞれ積層状態に重ねられており、前記樹脂侵入部は、内部端子部における細幅部の両側方及び両外部端子部の間に設けられ、ダイシング溝の内側面には、前記細幅部の切断面及び樹脂侵入部の切断面が露出し、外部端子部は樹脂侵入部に埋没状態とされていることを特徴とする請求項1記載の表面実装型半導体パッケージ。
- 前記半導体チップが搭載される板状のステージ部と、該ステージ部から延びるサポートリード部とを備え、該サポートリード部の延在方向に配置され前記ダイシング溝によってサポートリード部との間が分断されてなる追加端子部が設けられてなり、該追加端子部は、樹脂モールド部に埋設され半導体チップに接続される内部端子部と、該内部端子部に積層状態に重ねられ樹脂モールド部の底面に露出される外部端子部とを有することを特徴とする請求項1から3のいずれかに記載の表面実装型半導体パッケージ。
- 前記樹脂モールド部はその外形が矩形に形成され、前記サポートリード部は、樹脂モールド部の外形のいずれかの辺と平行に設けられていることを特徴とする請求項4記載の表面実装型半導体パッケージ。
- 前記サポートリード部は、樹脂モールド部に埋設され半導体チップに接続される内部端子部と、該内部端子部に積層状態に重ねられ樹脂モールド部の底面に露出される外部端子部とを有することを特徴とする請求項4又は5記載の表面実装型半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254821A JP2008078323A (ja) | 2006-09-20 | 2006-09-20 | 表面実装型半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254821A JP2008078323A (ja) | 2006-09-20 | 2006-09-20 | 表面実装型半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078323A true JP2008078323A (ja) | 2008-04-03 |
Family
ID=39350097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006254821A Pending JP2008078323A (ja) | 2006-09-20 | 2006-09-20 | 表面実装型半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078323A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018207583A1 (ja) * | 2017-05-09 | 2018-11-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250641A (ja) * | 1995-03-09 | 1996-09-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2000286377A (ja) * | 1999-03-30 | 2000-10-13 | Sanyo Electric Co Ltd | 半導体装置 |
JP2003046053A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
JP2003218284A (ja) * | 2002-01-22 | 2003-07-31 | Yamaha Corp | 半導体素子及びその製造方法 |
JP2003324177A (ja) * | 2002-04-26 | 2003-11-14 | Matsushita Electric Ind Co Ltd | リードフレームの製造方法および半導体装置 |
JP2004165646A (ja) * | 2002-10-24 | 2004-06-10 | Matsushita Electric Ind Co Ltd | リードフレーム,樹脂封止型半導体装置及びその製造方法 |
-
2006
- 2006-09-20 JP JP2006254821A patent/JP2008078323A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08250641A (ja) * | 1995-03-09 | 1996-09-27 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2000286377A (ja) * | 1999-03-30 | 2000-10-13 | Sanyo Electric Co Ltd | 半導体装置 |
JP2003046053A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
JP2003218284A (ja) * | 2002-01-22 | 2003-07-31 | Yamaha Corp | 半導体素子及びその製造方法 |
JP2003324177A (ja) * | 2002-04-26 | 2003-11-14 | Matsushita Electric Ind Co Ltd | リードフレームの製造方法および半導体装置 |
JP2004165646A (ja) * | 2002-10-24 | 2004-06-10 | Matsushita Electric Ind Co Ltd | リードフレーム,樹脂封止型半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018207583A1 (ja) * | 2017-05-09 | 2018-11-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPWO2018207583A1 (ja) * | 2017-05-09 | 2019-12-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183630B1 (en) | Lead frame with plated end leads | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP6167619B2 (ja) | 発光装置用パッケージ成形体及びそれを用いた発光装置 | |
JP2009124151A (ja) | 接合信頼性の向上した積層型半導体パッケージ | |
JP2006203052A (ja) | 表面実装型半導体素子 | |
JP2008218469A (ja) | 半導体装置の製造方法 | |
WO2017006633A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP2010147421A (ja) | 半導体装置 | |
JP4767277B2 (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP2006339595A (ja) | 半導体装置 | |
JP4489791B2 (ja) | Qfnパッケージ | |
JP5885545B2 (ja) | 樹脂封止型パワーモジュール | |
JP4635471B2 (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
JP2008078323A (ja) | 表面実装型半導体パッケージ | |
JP2009200175A (ja) | 半導体装置及びその製造方法 | |
JP2002246529A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP6909629B2 (ja) | 半導体装置 | |
JP2004235217A (ja) | 半導体装置及び電子装置の製造方法 | |
JP4531073B2 (ja) | 半導体装置 | |
JP3146236U (ja) | リードフレームおよび半導体装置 | |
JP2006173416A (ja) | 半導体装置 | |
JP2010118712A (ja) | Qfnパッケージの製造方法 | |
JP2011192817A (ja) | 面実装半導体装置及び面実装半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |