JPWO2018207583A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2018207583A1
JPWO2018207583A1 JP2019517540A JP2019517540A JPWO2018207583A1 JP WO2018207583 A1 JPWO2018207583 A1 JP WO2018207583A1 JP 2019517540 A JP2019517540 A JP 2019517540A JP 2019517540 A JP2019517540 A JP 2019517540A JP WO2018207583 A1 JPWO2018207583 A1 JP WO2018207583A1
Authority
JP
Japan
Prior art keywords
lead frame
terminal portion
ground terminal
semiconductor device
die attach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019517540A
Other languages
English (en)
Other versions
JP6723448B2 (ja
Inventor
石田　清
清 石田
石橋　秀則
秀則 石橋
実人 木村
実人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018207583A1 publication Critical patent/JPWO2018207583A1/ja
Application granted granted Critical
Publication of JP6723448B2 publication Critical patent/JP6723448B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

実装面積が小さく、かつリードフレーム材料全体の利用効率がより高い半導体装置（１００）は、単一のリードフレーム（１）と、半導体素子（２）と、モールド材料（３）とを備えている。半導体素子（２）はリードフレーム（１）の一方の主表面（１ａ）上に接合され、モールド材料（３）はリードフレーム（１）の一方の主表面（１ａ）を覆い半導体素子（２）を封止する。リードフレーム（１）は、ダイアタッチ部（１１）と、信号端子部（１２）と、接地端子部（１３）とを含み、ダイアタッチ部（１１）、信号端子部（１２）および接地端子部（１３）は一方の主表面（１ａ）に沿う方向に並ぶようにモールド材料（３）の真下に配置される。リードフレーム（１）における互いに隣り合うダイアタッチ部（１１）と接地端子部（１３）との間および信号端子部（１２）と接地端子部（１３）との間には、リードフレーム（１）が貫通されるように除去された溝部（６）が形成されている。

Description

本発明は半導体装置およびその製造方法に関し、特に、高周波回路が形成された半導体素子がその内部に収容される半導体装置およびその製造方法に関するものである。
高周波回路が形成された半導体素子がその内部に収容される半導体装置において、半導体装置の外部への電磁波の放射を抑制する目的、および外部から照射される電磁波を遮蔽する目的で、たとえば特開２００６-３１９０１４号公報（特許文献１）のように半導体装置に金属製の覆いが設けられる。特開２００６-３１９０１４号公報においては、リードフレームを用いた両面モールドパッケージが開示されている。当該パッケージはアウターリードを備えており、モールド部分の上側および下側の双方に金属製の覆いとしての金属ケースが取り付けられている。
またたとえば特開２０１０−４０８５４号公報（特許文献２）においては、２枚のリードフレームを重ね合わせて固定し、接地された一方のリードフレームの全体が、他方のリードフレームのリード端子の全周を囲む構成が開示されている。これにより、一方のリードフレームは他方のリードフレームのリード端子から発生する漏れ信号および外部からの不要信号をシールド可能としている。
特開２００６-３１９０１４号公報 特開２０１０−４０８５４号公報
当該半導体装置を実装することにより形成される高周波応用機器の組立てを容易にするために、表面実装技術で高周波応用機器を組み立てることができる半導体装置が求められている。また、高周波応用機器を小型化するために、半導体装置が占有する実装面積を縮小することが求められる。
特開２００６-３１９０１４号公報に開示された半導体装置は、電磁遮蔽のための金属ケースを有しているが、その側面からアウターリードが突き出しているため、その外部リードの分だけ、半導体装置全体が占有する実装面積が大きい。また金属ケースの外にアウターリードが突き出しているため、その突き出された部分の信号端子を電磁遮蔽することができない。
一方、特開２０１０−４０８５４号公報に開示された半導体装置は、アウターリード構造ではなく、端子が底面に配置された底面電極構造である。しかし特開２０１０−４０８５４号公報においては２枚のリードフレームを組み立てるために嵌合領域が必要となる。また２枚のリードフレームを嵌合させ組み立てた後、最終的に嵌合領域などは除去されるため、リードフレーム材料全体の利用効率が低い。
本発明は以上の課題に鑑みなされたものであり、その目的は、実装面積が小さく、かつリードフレーム材料全体の利用効率がより高い半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、単一のリードフレームと、半導体素子と、モールド材料とを備えている。半導体素子はリードフレームの一方の主表面上に接合され、モールド材料はリードフレームの一方の主表面を覆い半導体素子を封止する。リードフレームは、ダイアタッチ部と、信号端子部と、接地端子部とを含み、ダイアタッチ部、信号端子部および接地端子部は一方の主表面に沿う方向に並ぶようにモールド材料の真下に配置される。リードフレームにおける互いに隣り合うダイアタッチ部と接地端子部との間および信号端子部と接地端子部との間には、リードフレームが貫通されるように除去された溝部が形成されている。
本発明の半導体装置の製造方法は、単一のリードフレームが準備される。互いに隣り合うダイアタッチ部と接地端子部との間および信号端子部と接地端子部との間に、リードフレームが貫通されるように除去された溝部が形成される。モールド材料によりリードフレームの一方の主表面が覆われ半導体素子が封止される。モールド材料は、ダイアタッチ部、信号端子部および接地端子部の真上に重なるように供給される。接地端子部は、モールド材料の平面視における外周部に配置される。
本発明によれば、リードフレームの各端子がすべてモールド材料と平面的に重なる領域に配置され、その外側に向けて延びないため、部品全体が占有する面積が小さくなる。また単一のリードフレームにより各端子が形成されるため、２枚のリードフレームを組み立てる工程が不要となり、リードフレーム材料全体の利用効率が高められる。
実施の形態１の半導体装置の概略平面図である。 実施の形態１の半導体装置の概略断面図である。 実施の形態１の半導体装置の製造方法を示すフローチャートである。 実施の形態１の半導体装置の製造方法の第１工程を示す概略平面図である。 実施の形態１の半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第５工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第６工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第７工程を示す概略断面図である。 第１の比較例の半導体装置の概略断面図である。 第２の比較例の半導体装置の形成途中における一工程での態様を示す概略断面図である。 実施の形態２の半導体装置の製造方法を示すフローチャートである。 実施の形態３の半導体装置の概略断面図である。 実施の形態３の半導体装置の製造方法を示すフローチャートである。 実施の形態３の半導体装置の製造方法の、図１０の工程に続く第７工程を示す概略断面図である。 実施の形態３の半導体装置の製造方法の、図１７の工程に続く第８工程を示す概略断面図である。
以下、一実施の形態について図に基づいて説明する。
実施の形態１．
まず本実施の形態の半導体装置の構成について、図１および図２を用いて説明する。図１は本実施の形態の半導体装置の概略平面図であり、図２は本実施の形態の半導体装置の、特に図１のＩＩ−ＩＩ線に沿う部分の概略断面図である。なお図２に示される導電性材料などの一部の領域は、図１においては省略されている。また説明の便宜のため、各図においてＸ方向、Ｙ方向、Ｚ方向が導入されている。図１および図２を参照して、本実施の形態の半導体装置１００は、リードフレーム１と、半導体素子２と、プラスチックモールド材料としてのモールド材料３とを主に備えている。
リードフレーム１は半導体装置１００全体の土台をなし、他の部材を載置するための平板形状の部材であり、たとえば銅からなることが好ましい。もしくはリードフレーム１は鉄とニッケルとの合金からなるものであってもよい。リードフレーム１は、たとえばＺ方向上側の一方の主表面１ａと、一方の主表面１ａと反対側すなわちＺ方向下側の他方の主表面１ｂとを含んでいる。図１に示すように、１つの半導体装置１００には、基本的に単一のリードフレーム１のみが含まれている。
またリードフレーム１は、ダイアタッチ部１１と、信号端子部１２と、接地端子部１３とを含んでいる。ダイアタッチ部１１は、半導体素子２を載置し接合するための領域である。逆に言えば、リードフレーム１の一方の主表面１ａ上の一部、特にダイアタッチ部１１の一方の主表面１ａ上に、半導体素子２が接合されている。ダイアタッチ部１１と半導体素子２とは、両者の間に挟まれる接合材料４により接合されている。接合材料４はたとえば、金スズ合金はんだ、鉛スズ合金はんだ、スズ銀銅合金はんだ、金ゲルマニウム合金はんだ、金シリコン合金はんだからなる群から選択されるいずれかのはんだ材料からなることが好ましい。あるいは接合材料４は、粒径が１μｍ未満の金の粉末を用いた焼結金ペースト、粒径がたとえば１ｎｍ以上１０ｎｍ以下の銀の粉末を用いた焼結銀ペースト、表面に防錆処理が施された銅の微粒粉末を用いた焼結銅ペーストからなる群から選択されるいずれかであってもよい。さらに接合材料４は、粒径がたとえば１μｍ以上１００μｍ以下の銀の粉末を用いた導電性銀ペーストであってもよい。
信号端子部１２は、ダイアタッチ部１１に接合された半導体素子２と、金属細線５を介して電気的に接合される部分である。また信号端子部１２は、半導体装置１００の外部との電気的接続を可能とする部分でもある。金属細線５は、その延在方向に交差する断面が直径１０μｍ以上５０μｍ以下の金ワイヤ、銀ワイヤ、銅ワイヤからなる群から選択されるいずれかであることが好ましい。
接地端子部１３は、図示されない接地電位に接続される端子である。基本的にダイアタッチ部１１、信号端子部１２および接地端子部１３はリードフレーム１の一方の主表面１ａに沿う方向（たとえばＸ方向）に並ぶように配置されるが、その並ぶ順序などは特に限定されず、それぞれの配置される数および位置は任意である。しかし図１および図２に示すように、ダイアタッチ部１１、信号端子部１２および接地端子部１３は、平面視における内側から外側へ、たとえばＸ方向に関してこの順に並ぶように配置されることが好ましい。図１においてはＸ方向に関しては内側から外側へ、ダイアタッチ部１１、信号端子部１２、接地端子部１３の順に並んでおり、言い換えれば信号端子部１２はダイアタッチ部１１の外側に、接地端子部１３は信号端子部１２の外側に、それぞれ配置されている。また図１においてはＹ方向に関しては内側から外側へ、ダイアタッチ部１１、接地端子部１３の順に並んでいる。
ただし上記のダイアタッチ部１１、信号端子部１２および接地端子部１３の配置にかかわらず、接地端子部１３は、モールド材料３の平面視における外周部に配置されている。すなわち接地端子部１３は、ダイアタッチ部１１および信号端子部１２よりも、半導体装置１００において平面視における外側に配置されている。また接地端子部１３は、信号端子部１２を取り囲むように配置されている。以上がリードフレーム１の大まかな構成である。
次に、半導体素子２は、たとえばシリコン、シリコンゲルマニウム、ガリウムヒ素、ガリウムナイトライド、シリコンカーバイドからなる群から選択されるいずれかの材料からなるチップ状の部材である。半導体素子２の上記チップ状の部材には、半導体ウェハプロセスの技術を用いて、トランジスタおよび回路配線などが集積されている。
モールド材料３は、リードフレーム１の一方の主表面１ａを覆い、半導体素子２を封止する部材である。言い換えれば、リードフレーム１と、半導体素子２と、金属細線５とをＺ方向上側から覆い取り囲むようにモールド材料３が配置されている。さらに言い換えれば、ダイアタッチ部１１、信号端子部１２および接地端子部１３は、リードフレーム１の一方の主表面１ａに沿う方向に並ぶように、モールド材料３の真下（Ｚ方向下側）に配置されている。
モールド材料３は、エポキシ樹脂などの熱硬化性樹脂材料に、球状シリカまたは粉砕シリカなどの無機フィラーが添加されたものが用いられることが好ましい。無機フィラーが添加されることにより、モールド材料３の線膨張係数とリードフレーム１の線膨張係数との値を互いに近づることができ、環境温度が変化した際に生じる変形および内部応力を低減することができる。
リードフレーム１において、互いに隣り合うダイアタッチ部１１と接地端子部１３との間、および信号端子部１２と接地端子部１３との間には、溝部６が形成されている。つまり接地端子部１３とそれに隣り合うダイアタッチ部１１または信号端子部１２との間には、溝部６が形成されている。溝部６は、リードフレーム１がＺ方向に関して貫通されるように除去されることで形成された、Ｚ方向に延びる領域である。図２に示すように、溝部６は、リードフレーム１の他方の主表面１ｂから一方の主表面１ａに達するようにこれを貫通し、さらにそこからそのＺ方向上側に延びている。これにより溝部６は、リードフレーム１のＺ方向上側に重なるように接するモールド材料３内に達するようにＺ方向上方に延びている。
その他、本実施の形態の半導体装置１００は、導電性材料７と、被覆膜８と、酸化被膜９とを有している。導電性材料７は、モールド材料３の少なくとも一部を覆うようにその外側に形成されている。図２においては導電性材料７は、モールド材料３のＺ方向上側を向く上面、およびモールド材料３のＸ方向（および図示されないがＹ方向）を向く各側面のほぼ全面を覆うように形成された薄膜である。
上記のように、リードフレーム１において接地端子部１３は、ダイアタッチ部１１および信号端子部１２よりも平面視における外側に配置され、モールド材料３の平面視における外周部に配置される。このためモールド材料３のＸ方向およびＹ方向の最外面を覆う導電性材料７の薄膜は、モールド材料３の平面視における外周部に配置される接地端子部１３の少なくとも側面（第１の側面）に接している。ここで接地端子部１３の第１の側面とはＸ方向またはＹ方向を向く面であるため、導電性材料７の薄膜は、リードフレーム１の接地端子部１３の厚み方向であるＺ方向に延びる面に接している。導電性材料７との接続を可能とする観点から、リードフレーム１の接地端子部１３は、モールド材料３の平面視における最外周の少なくとも一部を含むように配置されている。
導電性材料７は、銅合金またはニッケル合金などの金属薄膜、銀ペーストなどの導電性接着剤の薄膜、銅合金またはニッケル合金などのめっき膜からなる群から選択されるいずれかにより形成されることが好ましい。
被覆膜８は、リードフレーム１のダイアタッチ部１１、信号端子部１２、接地端子部１３のそれぞれの、他方の主表面１ｂ上に形成された薄膜である。被覆膜８は基本的にリードフレーム１の防錆のために形成されている。被覆膜８は、イミダゾールなどの防錆皮膜、無電解ニッケルめっき膜、無電解ニッケルめっき膜と無電解金めっき膜とが層状に形成された無電解ニッケル金めっき膜、無電解ニッケルめっき膜と無電解パラジウムめっき膜と無電解金めっき膜とが層状に形成された無電解ニッケルパラジウム金めっき膜からなる群から選択されるいずれかである。これによりリードフレーム１のダイアタッチ部１１、信号端子部１２、接地端子部１３を他方の主表面１ｂ側から保護することができる。
酸化被膜９は、リードフレーム１のダイアタッチ部１１、信号端子部１２、接地端子部１３が溝部６と接する側面１ｃ（第２の側面）に形成された薄膜である。言い換えればリードフレーム１の溝部６の、ダイアタッチ部１１、信号端子部１２、接地端子部１３のそれぞれと接する側面１ｃには、緻密な酸化被膜が形成されている。
次に、図３のフローチャートおよび図４〜図１１、図２の概略図を用いて、本実施の形態の半導体装置の製造方法について説明する。
図３は、本実施の形態の半導体装置１００の製造方法に含まれる工程を示すフローチャートである。図３を参照して、ダイボンド工程（Ｓ１０）、すなわちリードフレーム１のダイアタッチ部１１に半導体素子２を接合する工程が行なわれるが、その前にリードフレームが準備される。
図４は、本実施の形態の半導体装置１００の製造方法に用いられるリードフレームの概略平面図である。図５は図４のリードフレームの、特に図４のＶ−Ｖ線に沿う部分の概略断面図である。したがって図４における各部材の配置は図１の本実施の形態の半導体装置における各部材の配置と基本的に同様となっている。図４および図５を参照して、まずダイアタッチ部１１と、信号端子部１２と、接地端子部１３とを含むリードフレーム１が準備される。ここでは、１つの半導体装置１００に対して、基本的に単一のリードフレーム１のみが準備される。
上記のように、基本的にダイアタッチ部１１、信号端子部１２および接地端子部１３はリードフレーム１の一方の主表面１ａに沿う方向（たとえばＸ方向）に並ぶように配置される。また図４においてはＸ方向に関しては内側から外側へ、ダイアタッチ部１１、信号端子部１２、接地端子部１３の順に並んでおり、言い換えれば信号端子部１２はダイアタッチ部１１の外側に、接地端子部１３は信号端子部１２の外側に、それぞれ配置されている。また図４においてはＹ方向に関しては内側から外側へ、ダイアタッチ部１１、接地端子部１３の順に並んでいる。
リードフレーム１は、当初においては、図４のＹ方向に関して互いに間隔をあけて隣り合うダイアタッチ部１１と接地端子部１３とは、両者間のタイバー１４を介して連結されている。また図４のＸ方向に関して互いに間隔をあけて隣り合う信号端子部１２と接地端子部１３とは、両者間のタイバー１４を介して連結されている。すなわち当初（後述のタイバー１４が除去される工程の前）におけるリードフレーム１は、図のようにダイアタッチ部１１と、信号端子部１２と、接地端子部１３と、タイバー１４とにより、これらがすべて一体の平板状の部材として構成している。このため、たとえばこれらの各部材１１〜１４が互いに別部材である場合に比べて各工程に置けるリードフレーム１の取り扱いが容易になり、効率よく半導体装置１００を組み立てることができる。これらの各部材１１〜１４がすべて一体であることから、各部材間の相互の位置関係は維持されるためである。
リードフレーム１は上記のように銅、または鉄とニッケルとの合金が平板状に形成されたものである。リードフレーム１の形成工程においては、たとえばタフピッチ銅または無酸素銅などの銅材料が冷間圧延加工などにより、金属部材が一方の主表面１ａおよび他方の主表面１ｂを有する平板状となるように成形される。その後、ワイヤー放電加工およびプレス加工などにより、ダイアタッチ部１１、信号端子部１２、接地端子部１３などが任意の数および配置となるように形成される。接地端子部１３とダイアタッチ部１１または信号端子部１２との間に挟まれるタイバー１４の部分には、工程内および工程間におけるリードフレーム１のハンドリングのために用いられる搬送代、位置決め穴、またはパイロット穴などが形成されてもよい。
図６は図５に続く工程におけるリードフレームの態様を示す概略断面図である。図６および図３を参照して、図４および図５のように形成されたリードフレーム１のダイアタッチ部１１として割り当てられる部分の一方の主表面１ａに、半導体素子２が接合される（Ｓ１０）。ここでの接合材料４としてはんだ材料を用いる場合には、糸状の線はんだ、もしくは板状のリボンはんだを適量切り出したものが用いられる。
ここでフラックスを使用せずにはんだの接合材料４を用いて図６の工程を行なう場合には、まず窒素などダイアタッチ部１１の周囲の酸素濃度が２００ｐｐｍ程度にまで下げられた後に、はんだの融点より２０℃以上３０℃以下程度高い温度に加熱される。これによりはんだが溶融され、リードフレーム１のダイアタッチ部１１と半導体素子２との間に当該接合材料４が十分になじませられる。このとき半導体素子２を水平方向すなわちＸＹ平面に沿う方向に動かすことが好ましい。そのようにすれば接合材料４がダイアタッチ部１１と半導体素子２との間に接合材料４をよりよくなじませることができる。接合材料４のはんだが十分になじんだところで加熱を終え、接合材料４をはんだの融点より低い温度にまで冷却することにより接合材料４が凝固する。その際に、はんだの融点付近の温度における冷却速度を毎秒４℃以上６℃以下にすることが好ましい。そのようにすれば、ダイアタッチ部１１と半導体素子２との間の接合材料４の平面視に置ける外周部と内部との温度差に応じて生じる、はんだが凝固するタイミングの差が小さくなるため、接合材料４による接合状態を良好にすることができる。
またここでフラックスを使用してはんだの接合材料４を用いて図６の工程を行なう場合には、糸状の線はんだまたは板状のリボンはんだに液状またはペースト状のフラックスが供給されてもよい。あるいは粉状のはんだとフラックスとが予め混合されたソルダーペーストが用いられてもよい。はんだ付け工程が終わった後に、はんだの周囲に付着したフラックスの残渣を除去するために、半導体素子２が接合されたリードフレーム１がフラックス洗浄液に浸漬され、フラックスが溶解される。その際に、半導体素子２がはんだ付けされたリードフレーム１がフラックス洗浄液中で揺動されたり、フラックス洗浄液が流動されたり、フラックス洗浄液に超音波振動が印加されることが好ましい。このようにすれば、フラックスの残渣を残らず除去しやすくなる。またフラックス洗浄液へのフラックスの溶解性を高めるために、フラックス洗浄液を暖めておくことが好ましい。
またここで接合材料４として導電性接着剤を用いて図６の工程を行なう場合には、シリンジ容器に充填された導電性接着剤を空気圧によって押し出すディスペンス方式、または転写皿に伸ばし広げられた導電性接着剤をハンコの要領で転写するスタンプ方式が用いられることで、ダイアタッチ部１１に所望の量の導電性接着剤が供給され、その後半導体素子２が搭載され導電性接着剤が押し広げられる。その後、オーブンで加熱して導電性接着剤を熱硬化させることにより、半導体素子２が接合されたリードフレーム１が形成される。
図７は図６に続く工程におけるリードフレームの態様を示す概略断面図である。図７および図３を参照して、図６のようにリードフレーム１に接合された半導体素子２と信号端子部１２とが、金属細線５を介して電気的に接合される、ワイヤーボンド工程が行なわれる（Ｓ２０）。金属細線５はたとえばアルミニウムの細線である。ワイヤーボンド工程においては、まず金属細線５が筒状のキャピラリツールを通して設置される。次に金属細線５の先端が加熱溶融されることでイニシャルボールを形成することで、金属細線５が半導体素子２などに超音波加熱加圧接合される。
図８は図７に続く工程におけるリードフレームの態様を示す概略断面図である。図８および図３を参照して、モールド材料３により、リードフレーム１の一方の主表面１ａが覆われ半導体素子２が封止される、プラスチックモールド封止工程がなされる（Ｓ３０）。具体的には、内壁の表面に離型材料が薄く付着された金型が予め加熱された状態で、その金型の内部に、上記の半導体素子２および金属細線５が接合されたリードフレーム１が載置される。その後、たとえばトランスファーモールド法により、当該金型の内部に、加熱され軟化されたプラスチックのモールド材料３が押し込まれるように注入される。これにより当該金型の内部にはモールド材料３が充填される。その後、金型の内部が加圧された状態を保ちながらモールド材料３が硬化される。金型の内壁の表面には離型材料が付着されているため、硬化したモールド材料３は金型に固着することなく容易に取り外される。
この工程により、モールド材料３は、ダイアタッチ部１１、信号端子部１２および接地端子部１３の真上に重なるように供給される。したがってリードフレーム１のダイアタッチ部１１、信号端子部１２および接地端子部１３は一方の主表面１ａに沿う方向に並ぶようにモールド材料３の真下に配置され、これらはすべて一方の主表面１ａ側がモールド材料３に覆われるように封止される。
また上記のように接地端子部１３はダイアタッチ部１１および信号端子部１２の平面視における外側に配置されるが、図８の工程において、接地端子部１３は、モールド材料３の平面視における外周部に配置される。
図９は図８に続く工程におけるリードフレームの態様を示す概略断面図である。図９および図３を参照して、ダイアタッチ部１１、信号端子部１２、接地端子部１３のそれぞれの一方の主表面１ａと反対側の他方の主表面１ｂ上に被覆膜８が形成される、表面処理被覆形成工程がなされる（Ｓ４０）。この工程においてはリードフレーム１の他方の主表面１ｂの全面に被覆膜８が形成されるため、たとえばタイバー１４の部分の他方の主表面１ｂにも被覆膜８が形成される。被覆膜８は、たとえばイミダゾールなどの防錆材料の液相中に浸漬されることで、イミダゾールの防錆皮膜が付着するように形成されてもよい。
あるいは被覆膜８としてめっき膜が形成される場合には、以下の処理がなされる。まずモールド材料３により半導体素子２などが封止されたリードフレーム１が、酸性の洗浄液により洗浄される。これにより、リードフレーム１の特にダイアタッチ部１１、信号端子部１２、接地端子部１３およびタイバー１４の各部分の他方の主表面１ｂの酸化被膜が除去される。その後当該リードフレーム１が無電解めっき液に浸漬されることで、無電解めっき膜が他方の主表面１ｂに析出される。当該工程により無電解ニッケル金めっき膜が形成される場合、これを構成する層状に形成される膜のうち無電解ニッケルめっき膜の厚みを５μｍ以上、無電解金めっき膜の厚みを０．０５μｍ以上とすることが好ましい。このようにすれば、完成後の半導体装置１００を高周波機器に表面実装する際に生じ得る不具合を抑制することができる。
図１０は図９に続く工程におけるリードフレームの態様を示す概略断面図である。図１０および図３を参照して、モールド材料３の少なくとも一部を覆い、接地端子部１３の少なくとも側面（第１の側面）に接する導電性材料７が形成される、導電性材料形成工程がなされる（Ｓ５０）。このとき、モールド材料３の表面には封止工程に用いた金型の内壁表面の離型材料が付着しているため、これを十分に除去した後に導電性材料７の薄膜が形成されることが好ましい。マスク部材により予めリードフレーム１の他方の主表面１ｂが覆われた上で導電性材料７が形成されることが好ましい。これにより他方の主表面１ｂ上への導電性材料７の付着を抑制することができる。
導電性材料７の薄膜が銅合金またはニッケル合金などの金属薄膜からなる場合は、導電性材料７は蒸着加工、スパッタリング加工、電気めっき加工、無電解めっき加工からなる群から選択されるいずれかの加工方法により形成されることが好ましい。あるいは導電性材料７の薄膜が銀ペーストなどの導電性接着剤の薄膜からなる場合は、スクリーン印刷、スプレー噴霧、電着塗装からなる群から選択されるいずれかの方法によりモールド材料３の表面上などに導電性材料７を塗工した後にオーブンなどで熱硬化させることにより形成されることが好ましい。この場合、マスク部材として粘着テープを予めリードフレーム１の他方の主表面１ｂに貼り付けておけば、銀ペーストを塗工した後にマスク部材を容易に取り外すことができる。このため完成後の半導体装置１００を高周波機器に表面実装する際に生じ得る不具合を抑制することができる。
図１１は図１０に続く工程におけるリードフレームの態様を示す概略断面図である。図１１および図３を参照して、互いに隣り合うダイアタッチ部１１と接地端子部１３との間および信号端子部１２と接地端子部１３との間に、リードフレーム１が貫通されるように除去された溝部６が形成される、溝部形成工程がなされる（Ｓ６０）。具体的には、リードフレーム１のタイバー１４の部分、およびそれと重なる被覆膜８の部分が、他方の主表面１ｂから一方の主表面１ａまでこれを貫通するように除去される。これにより互いに間隔をあけて配置されるダイアタッチ部１１および接地端子部１３が切り離され、かつ互いに間隔をあけて配置される信号端子部１２および接地端子部１３が切り離される。なお溝部６は、リードフレーム１のタイバー１４の部分とＺ方向に関して重なるように接するモールド材料３内に達するように形成される。すなわち当該溝部６は、図１１に示すように、リードフレーム１の除去された部分と平面視に置いて重なる領域において、モールド材料３を部分的に除去するように形成されている。さらに言い換えれば溝部６は、リードフレーム１からモールド材料３内までＺ方向に延びている。
溝部６を形成する手段として、円盤状ののこぎりを使用するブレードソー加工や円柱状のドリルを使用するルーター加工などの切削加工が用いられてもよいし、レーザー光線を用いるレーザー加工が用いられてもよい。
再度図２および図３を参照して、ダイアタッチ部１１、信号端子部１２、接地端子部１３が溝部６と接する側面１ｃ（第２の側面）に酸化被膜９が形成される、酸化被膜形成工程がなされる（Ｓ７０）。具体的には、溝部６が形成したのちに当該リードフレーム１が大気雰囲気のオーブンで加熱処理される。これにより、リードフレーム１のダイアタッチ部１１と信号端子部１２と接地端子部１３とのそれぞれの溝部６に接する第２の側面に緻密な酸化被膜９が形成される。
図示されないが、以上のように形成された半導体装置１００は、高周波応用機器に表面実装されることにより使用される。
以下、比較例について説明しながら、本実施の形態の作用効果について説明する。
図１２は第１の比較例の半導体装置の概略断面図である。図１２を参照して、第１の比較例の半導体装置９０１において、本実施の形態の半導体装置１００と同一の構成要素については同一の符号を付しその説明を繰り返さない。図１２に示すように、第１の比較例においては、リードフレーム１が、ダイアタッチ部１１と、信号端子部１２とを含み、ダイアタッチ部１１上に接合された半導体素子２の全体と、信号端子部１２の一部が、モールド材料３に覆われ封止されている。信号端子部１２の一部は、モールド材料３の最表面３ａから平面視における外側へ突出するようにはみ出している。なお信号端子部１２のＺ方向上側のモールド材料３の最表面３ａは、半導体装置１００の導電性材料７に相当する上側金属ケース７１に覆われており、信号端子部１２のＺ方向下側のモールド材料３の最表面３ａは、半導体装置１００の導電性材料７に相当する下側金属ケース７２に覆われている。
このような半導体装置９０１は、モールド材料３から平面視に置ける外側に向けて信号端子部１２が突出しているため、装置全体が占有する面積が大きくなる。
図１３は第２の比較例の半導体装置の形成途中における一工程での態様を示す概略断面図である。図１３を参照して、第２の比較例の半導体装置９０２において、本実施の形態の半導体装置１００と同一の構成要素については同一の符号を付しその説明を繰り返さない。図１３に示すように、第２の比較例においては、リードフレームとして、第１のリードフレーム１０と、第２のリードフレーム１９との２つのリードフレームが配置される。これらの２つのリードフレームは、半導体装置９０２の製造工程において、Ｚ方向に関して互いに重ね合わせられる。
具体的には、第１のリードフレーム１０は、製造工程中においては信号端子部１２とそのＸ方向外側の挿入部１５とを含み、これらはＸ方向に関して互いに間隔をあけて配置されている。信号端子部１２および挿入部１５はいずれも、第１のリードフレーム１０のＺ方向上側の主表面１ｄおよびその反対側の他方の主表面１ｂとからなる土台部分からＺ方向上方に延びている。なお他方の主表面１ｂは２つのリードフレーム全体のＺ方向最下部の主表面として形成されている。
一方、第２のリードフレーム１９は、ダイアタッチ部１１と、そのＸ方向外側の接地端子部１３とを含み、これらはＸ方向に関して互いに間隔をあけて配置されている。ダイアタッチ部１１は第２のリードフレーム１９の中央部に配置され、その上側の主表面が２つのリードフレーム全体のＺ方向最上部の主表面である一方の主表面１ａとして形成されている。接地端子部１３はその大部分がダイアタッチ部１１の外側の、Ｚ方向上側の主表面１ｅおよびその反対側のＺ方向下側の主表面１ｆとからなる部分として形成されているが、最もダイアタッチ部１１側においてやや屈曲しＺ方向に延在している。接地端子部１３は、上側の主表面１ｅから下方の主表面１ｆまでこれをＺ方向に貫通する開口部１６が形成されている。
第２のリードフレーム１９の開口部１６に第１のリードフレーム１０の挿入部１５が挿入されることで２つのリードフレームが嵌合された嵌合領域１７が形成される。ダイアタッチ部１１、信号端子部１２、半導体素子２の全体および接地端子部１３の一部（ダイアタッチ部１１側において屈曲しＺ方向に延在する部分）はモールド材料３により封止されるが、接地端子部１３の大部分および開口部１６はモールド材料３の外側に配置される。
以上のように嵌合領域１７にて２つのリードフレームが組み合わせられたところで、破線１８よりＺ方向下側の部分が除去加工されることにより、半導体装置９０２が形成される。この半導体装置９０２は、除去加工後のモールド材料３の最下面から信号端子部１２および接地端子部１３の双方が露出するため、半導体装置９０１のようなリードフレームにより全体の専有面積が大きくなる問題を回避できる。しかし半導体装置９０２においては、２枚のリードフレームが組み合わされた構成を有するため、それらの組立て工程が複雑となる。また嵌合領域１７などは最終的に除去されるため、形成されたリードフレームのうち最終的に半導体装置９０２に残る部分の割合が少なく、リードフレームの材料の製品への利用効率が低いという問題がある。
そこで本実施の形態の半導体装置１００においては、まずダイアタッチ部１１、信号端子部１２および接地端子部１３がリードフレーム１の一方の主表面１ａに沿う方向に並ぶようにモールド材料３の真下に配置される。すなわち半導体装置９０１のように信号端子部１２がモールド材料３から平面視において突出する構成とはなっていない。このため半導体装置１００の専有面積をモールド材料３の平面積と等しくすることができ、半導体装置９０１の構成に比べて小さくすることができる。このため半導体装置１００を高周波応用機器に表面実装する際にも、その占有面積を少なくすることができる。
また半導体装置１００は単一のリードフレーム１のみにより構成されている。このため半導体装置９０２のように２つのリードフレームを組み合わせる製造方法を採用する必要がなくなり、製造工程が簡略化できる。また嵌合領域１７および除去される領域がなくなることから、リードフレームを構成する材料の製品への利用効率を高めることができる。
その他、本実施の形態の半導体装置１００においては、ダイアタッチ部１１と接地端子部１３との間、および信号端子部１２と接地端子部１３との間に溝部６が形成されることでこれら各部間が互いに電気的に絶縁された構成となっている。また接地端子部１３は接地電位に接続され、モールド材料３の平面視における外周部に配置される。これにより、接地端子部１３を接地電位に接続させることが容易になり、信号端子部１２は外部に対する電磁波の入出力を遮蔽することができる。これは接地端子部１３が信号端子部１２と絶縁を保ちつつ信号端子部１２への電磁波の入力および信号端子部１２からの電磁波の出力を遮蔽する役割を果たすためである。
上記の電磁波の入出力を遮蔽するために、本実施の形態のリードフレーム１は、信号端子部１２はダイアタッチ部１１の外側に、接地端子部１３は信号端子部１２の外側に配置されることが好ましい。これにより、接地端子部１３が信号端子部１２を平面視における外側から取り囲むことができるため、接地端子部１３による信号端子部１２への電磁波の入力および信号端子部１２からの電磁波の出力を遮蔽する効果が高められる。
また導電性材料７が、接地端子部１３の少なくとも第１の側面に接するように形成される。導電性材料７はモールド材料３の少なくとも一部（基本的に最上面および側面のほぼ全面）を覆うように形成されるため、導電性材料７と接地端子部１３とが互いに接し両者が同電位となる。これによりモールド材料３の最表面を覆う導電性材料７と接地端子部１３とが電磁気的シールド構造を構成する。このため接地端子部１３は、これが取り囲む信号端子部１２に対する遮蔽効果を高めることができる。
溝部６の側面のうちダイアタッチ部１１、信号端子部１２および接地端子部１３と接する第２の側面には酸化被膜９が形成されている。これにより、半導体装置１００を高周波応用機器に表面実装する際に、溝部６の第２の側面に実装用のはんだが濡れ広がることが防止できる。酸化被膜９ははんだに濡れにくいためである。このため、リードフレーム１のダイアタッチ部１１、信号端子部１２および接地端子部１３が電気的に短絡する可能性を低減することができる。
実施の形態２．
本実施の形態の半導体装置は、基本的に実施の形態１の半導体装置１００と同様の構成を有するため、詳細な説明を繰り返さない。本実施の形態においては実施の形態１と比較して、その製造方法において一部異なっている。以下では図１４を用いて、本実施の形態の半導体装置の製造方法について説明する。
図１４は、本実施の形態の半導体装置１００の製造方法に含まれる工程を示すフローチャートである。図１４を参照して、本実施の形態においては、図３の実施の形態１の製造方法における導電性材料形成工程（Ｓ５０）と溝部形成工程（Ｓ６０）との順序が逆になっている。すなわち本実施の形態においては、導電性材料７を形成する工程（図１０参照）は、溝部６を形成する工程（図１１参照）の後になされる。
なお本実施の形態の製造方法は以上の各点について実施の形態１の製造方法と異なるが、他については基本的に実施の形態１の製造方法と同様であるため、ここではその説明を繰り返さない。
上述しないが、導電性材料７として銅合金またはニッケル合金などのめっき膜が加工された後には、半導体装置１００に付着した水分を乾燥する工程が発生する。このためたとえば溝部６が形成された後に導電性材料７としてのめっき膜が形成されれば、水分を乾燥する工程の際に溝部６の第２の側面に酸化被膜９を形成することができる。このため本実施の形態においては実質的に酸化被膜形成工程（Ｓ７０）を省略することができる。
実施の形態３．
本実施の形態の半導体装置は、基本的に実施の形態１の半導体装置１００と同様の構成を有するため、以下において半導体装置１００と同一の構成要素については同一の符号を付しその説明を繰り返さない。ただし本実施の形態においては実施の形態１と比較して、その構成において一部異なっている。以下では図１５を用いて、本実施の形態の半導体装置の、半導体装置１００との構成上の差異について説明する。
図１５は実施の形態３の半導体装置の概略断面図である。図１５を参照して、本実施の形態の半導体装置２００においては、溝部６の構成において半導体装置１００と異なっている。具体的には、半導体装置２００の溝部６は、断面図においてＺ方向中央部におけるＸ方向（およびＹ方向）の幅Ｗ１が、Ｚ方向上端部および下端部におけるＸ方向（およびＹ方向）の幅Ｗ２よりも広くなっており、概ね樽型の形状を有している。
すなわち半導体装置２００の溝部６は、断面図におけるＺ方向中央部の第１の領域６１と、第１の領域以外すなわち断面図におけるＺ方向上端部および下端部の第２の領域６２とを含んでいる。溝部６は、第１の領域６１における一方の主表面１ａに沿うＸ方向およびＹ方向の幅Ｗ１は、第２の領域６２における一方の主表面１ａに沿うＸ方向およびＹ方向の幅Ｗ２より大きくなるよう、溝部６の第２の側面１ｃが外側に膨らんでいる。その結果、図１５に示すように、信号端子部１２および接地端子部１３の溝部６と接する側面１ｃが上記のように膨らむように湾曲している。溝部６の側面１ｃが湾曲しているため、ここに形成される酸化被膜９も同様に樽型となるように湾曲している。なお幅Ｗ１は幅Ｗ２の１．１倍以上１．３倍以下、たとえば１．２倍となるように形成されることが好ましい。
なお図１５においては信号端子部１２と接地端子部１３との間の溝部６が樽型形状を有する例を示しているが、本実施の形態においてはダイアタッチ部１１と接地端子部１３との間の溝部６についても同様に樽型形状を有するように形成されてもよい。
本実施の形態の半導体装置２００の製造方法は、基本的に実施の形態１の半導体装置１００の製造方法と同様であるが、上記のような樽型の溝部６が形成されるためになされる処理において若干の相違がある。図１６のフローチャートおよび図１７、図１８の概略図を用いて、本実施の形態の半導体装置の製造方法について説明する。
図１６は、本実施の形態の半導体装置２００の製造方法に含まれる工程を示すフローチャートである。図１６を参照して、本実施の形態の半導体装置２００の製造方法においては、工程（Ｓ１０）〜工程（Ｓ５０）までの各工程については実施の形態１と同様になされるため、ここではその説明を繰り返さない。
図１７は実施の形態１の工程（Ｓ５０）すなわち図１０に示す導電性材料７が形成される工程に続く工程におけるリードフレームの態様を示す概略断面図である。図１７および図１６を参照して、工程（Ｓ４０）において形成された表面処理被覆としての被覆膜８が部分的に除去される、表面処理被覆除去工程（Ｓ６０Ａ）がなされる。具体的には、溝部６を形成する工程の一部としてなされる工程であり、溝部６を形成すべき領域すなわちタイバー１４の他方の主表面１ｂ上に、タイバー１４と重なるように形成された被覆膜８が除去される。
図１７のようにタイバー１４の真下に被覆膜８が除去された被覆膜除去領域８１を形成するためには、たとえば以下の処理がなされる。タイバー１４の真下以外の領域に形成された被覆膜８のＺ方向下側の面に、図示されないマスク部材が取り付けられる。その状態でリードフレーム１が第１の薬液中に投入され浸漬される。ここで用いられる第１の薬液は、被覆膜８を溶解しやすくリードフレーム１を溶解しにくい薬液であることが好ましい。これにより、マスク部材が取り付けられず露出しているタイバー１４の部分の被覆膜８が溶解し除去され、図１７に示す態様となる。
あるいは以下の方法により被覆膜除去領域８１が形成されてもよい。たとえばタイバー１４の部分の被覆膜８のみにレーザー加工がなされることにより当該部分の被覆膜８のみが除去されることで被覆膜除去領域８１が形成される。
図１８は図１７に続く工程におけるリードフレームの態様を示す概略断面図である。図１８および図１６を参照して、タイバー１４の真下に被覆膜除去領域８１が形成された状態で、リードフレーム１が第２の薬液中に投入され浸漬される。ここで用いられる第２の薬液は、被覆膜８を溶解しにくくリードフレーム１を溶解しやすい薬液であることが好ましい。これにより被覆膜８は除去されることなく、被覆膜除去領域８１と重なるリードフレーム１の部分が除去される。
このとき、被覆膜除去領域８１と重なるタイバー１４の部分のみならず、特にリードフレーム１のＺ方向中央部においては、その周囲の信号端子部１２および接地端子部１３が部分的に溶解される。すなわち被覆膜８が除去された領域の幅よりも、タイバー１４を含むリードフレーム１が除去された領域の幅が大きくなるように除去される。ここでの幅とは図１８のＸ方向（またはＹ方向）に沿う、リードフレーム１の一方の主表面１ａに沿う方向の幅である。これによりリードフレーム１が除去された領域は、その第２の側面１ｃが部分的に外側に膨らんだ第１の領域６１と、それ以外の第２の領域６２とを有する溝部６として形成される（Ｓ６０Ｂ）。以上の工程（Ｓ６０Ａ）および工程（Ｓ６０Ｂ）を併せたものが実施の形態１の溝部形成工程（Ｓ６０）に相当する。
その後の工程（Ｓ７０）については実施の形態１と同様になされるため、ここではその説明を繰り返さない。
本実施の形態のように第１の領域６１および第２の領域６２を含む樽型の溝部６を形成することにより、リードフレーム１にて互いに隣り合うダイアタッチ部１１と信号端子部１２と接地端子部１３のそれぞれの距離を広くすることができる。これは第１の領域６１が外側に膨らんだ分だけ溝部６の幅が広くなるためである。そのため、半導体装置２００を高周波応用機器に表面実装する際に、樽型の溝部６の内部に表面実装用のはんだが濡れ広がることをより確実に抑制することができる。
なお本実施の形態においても、実施の形態２と同様に、工程（Ｓ５０）と工程（Ｓ６０）との順序が逆にされてもよい。この場合、図１４における工程（Ｓ６０）が図１６の工程（Ｓ６０Ｂ）に置き換えられ、かつ工程（Ｓ４０）と工程（Ｓ６０Ｂ）との間に図１６の工程（Ｓ６０Ａ）が挟まれる。
以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ リードフレーム、１ａ 一方の主表面、１ｂ 他方の主表面、１ｃ 側面、１ｄ，１ｅ 上側の主表面、１ｆ 下側の主表面、２ 半導体素子、３ モールド材料、３ａ 最表面、４ 接合材料、５ 金属細線、６ 溝部、７ 導電性材料、８ 被覆膜、９ 酸化被膜、１０ 第１のリードフレーム、１１ ダイアタッチ部、１２ 信号端子部、１３ 接地端子部、１４ タイバー、１５ 挿入部、１６ 開口部、１７ 嵌合領域、１８ 破線、１９ 第２のリードフレーム、６１ 第１の領域、６２ 第２の領域、７１ 上側金属ケース、７２ 下側金属ケース、８１ 被覆膜除去領域、１００，２００，９０１，９０２ 半導体装置。
本発明の半導体装置は、単一のリードフレームと、半導体素子と、モールド材料とを備えている。半導体素子はリードフレームの一方の主表面上に接合され、モールド材料はリードフレームの一方の主表面を覆い半導体素子を封止する。リードフレームは、ダイアタッチ部と、信号端子部と、接地端子部とを含み、ダイアタッチ部、信号端子部および接地端子部は一方の主表面に沿う方向に並ぶようにモールド材料の真下に配置される。リードフレームにおける互いに隣り合うダイアタッチ部と接地端子部との間および信号端子部と接地端子部との間には、リードフレームが貫通されるように除去された溝部が形成されている。ダイアタッチ部、信号端子部、接地端子部のそれぞれの一方の主表面と反対側の他方の主表面上に形成された被覆膜と、ダイアタッチ部、信号端子部、接地端子部が溝部と接する第２の側面に形成された酸化被膜とをさらに備える。
本発明の半導体装置は、単一のリードフレームと、半導体素子と、モールド材料とを備えている。半導体素子はリードフレームの一方の主表面上に接合され、モールド材料はリードフレームの一方の主表面を覆い半導体素子を封止する。リードフレームは、ダイアタッチ部と、信号端子部と、接地端子部とを含み、ダイアタッチ部、信号端子部および接地端子部は一方の主表面に沿う方向に並ぶようにモールド材料の真下に配置される。リードフレームにおける互いに隣り合うダイアタッチ部と接地端子部との間および信号端子部と接地端子部との間には、リードフレームが貫通されるように除去された溝部が形成されている。
本発明の半導体装置の製造方法は、単一のリードフレームが準備される。互いに隣り合うダイアタッチ部と接地端子部との間および信号端子部と接地端子部との間に、リードフレームが貫通されるように除去された溝部が形成される。モールド材料によりリードフレームの一方の主表面が覆われ半導体素子が封止される。モールド材料は、ダイアタッチ部、信号端子部および接地端子部の真上に重なるように供給される。接地端子部は、モールド材料の平面視における外周部に配置される。ダイアタッチ部、信号端子部、接地端子部のそれぞれの一方の主表面と反対側の他方の主表面上に被覆膜が形成される。ダイアタッチ部、信号端子部、接地端子部が溝部と接する第２の側面に酸化被膜が形成される。
本発明の半導体装置の製造方法は、単一のリードフレームが準備される。互いに隣り合うダイアタッチ部と接地端子部との間および信号端子部と接地端子部との間に、リードフレームが貫通されるように除去された溝部が形成される。モールド材料によりリードフレームの一方の主表面が覆われ半導体素子が封止される。モールド材料は、ダイアタッチ部、信号端子部および接地端子部の真上に重なるように供給される。接地端子部は、モールド材料の平面視における外周部に配置される。

Claims (11)

  1. 単一のリードフレームと、
    前記リードフレームの一方の主表面上に接合された半導体素子と、
    前記リードフレームの前記一方の主表面を覆い前記半導体素子を封止するモールド材料とを備え、
    前記リードフレームは、前記半導体素子が接合されたダイアタッチ部と、前記半導体素子と金属細線を介して電気的に接合された信号端子部と、接地電位に接続され前記モールド材料の平面視における外周部に配置された接地端子部とを含み、前記ダイアタッチ部、前記信号端子部および前記接地端子部は前記一方の主表面に沿う方向に並ぶように前記モールド材料の真下に配置され、
    前記リードフレームにおける互いに隣り合う前記ダイアタッチ部と前記接地端子部との間および前記信号端子部と前記接地端子部との間には、前記リードフレームが貫通されるように除去された溝部が形成されている、半導体装置。
  2. 前記信号端子部は前記ダイアタッチ部の外側に、前記接地端子部は前記信号端子部の外側に、それぞれ配置される、請求項１に記載の半導体装置。
  3. 前記溝部は、前記リードフレームに重なるように接する前記モールド材料内に達するように形成される、請求項１または２に記載の半導体装置。
  4. 前記モールド材料の少なくとも一部を覆い、前記接地端子部の少なくとも第１の側面に接する導電性材料と、
    前記ダイアタッチ部、前記信号端子部、前記接地端子部のそれぞれの前記一方の主表面と反対側の他方の主表面上に形成された被覆膜と、
    前記ダイアタッチ部、前記信号端子部、前記接地端子部が前記溝部と接する第２の側面に形成された酸化被膜とをさらに備える、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記溝部は第１の領域と、前記第１の領域以外の第２の領域とを含み、
    前記第１の領域における前記一方の主表面に沿う方向の幅は、前記第２の領域における前記幅よりも大きくなるよう、前記溝部の前記第２の側面が外側に膨らんでいる、請求項４に記載の半導体装置。
  6. ダイアタッチ部と、信号端子部と、接地電位に接続される接地端子部とを含む単一のリードフレームを準備する工程と、
    前記リードフレームの前記ダイアタッチ部に半導体素子を接合する工程と、
    前記半導体素子と前記信号端子部とを金属細線を介して電気的に接合する工程と、
    モールド材料により前記リードフレームの一方の主表面を覆い前記半導体素子を封止する工程と、
    互いに隣り合う前記ダイアタッチ部と前記接地端子部との間および前記信号端子部と前記接地端子部との間に、前記リードフレームが貫通されるように除去された溝部を形成する工程とを備え、
    前記封止する工程においては、前記モールド材料は、前記ダイアタッチ部、前記信号端子部および前記接地端子部の真上に重なるように供給され、
    前記封止する工程においては、前記接地端子部は、前記モールド材料の平面視における外周部に配置される、半導体装置の製造方法。
  7. 前記リードフレームを準備する工程において、前記信号端子部は前記ダイアタッチ部の外側に、前記接地端子部は前記信号端子部の外側に、それぞれ形成される、請求項６に記載の半導体装置の製造方法。
  8. 前記溝部を形成する工程において、前記溝部は、前記リードフレームに重なるように接する前記モールド材料内に達するように形成される、請求項６または７に記載の半導体装置の製造方法。
  9. 前記モールド材料の少なくとも一部を覆い、前記接地端子部の少なくとも第１の側面に接する導電性材料を形成する工程と、
    前記ダイアタッチ部、前記信号端子部、前記接地端子部のそれぞれの前記一方の主表面と反対側の他方の主表面上に被覆膜を形成する工程と、
    前記ダイアタッチ部、前記信号端子部、前記接地端子部が前記溝部と接する第２の側面に酸化被膜を形成する工程とをさらに備える、請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記導電性材料を形成する工程は、前記溝部を形成する工程の後になされる、請求項９に記載の半導体装置の製造方法。
  11. 前記溝部を形成する工程は、
    前記溝部を形成すべき領域の前記他方の主表面上に形成された前記被覆膜を除去する工程と、
    前記被覆膜が除去された状態で、前記リードフレームを薬液に浸漬することにより前記被覆膜が除去された領域と重なる前記リードフレームを除去する工程とを含み、
    前記リードフレームを除去する工程により、前記被覆膜が除去された領域の幅よりも、前記リードフレームが除去された領域の幅が大きくなるように除去されることで、前記第２の側面が部分的に外側に膨らんだ前記溝部が形成される、請求項９または１０に記載の半導体装置の製造方法。
JP2019517540A 2017-05-09 2018-04-19 半導体装置およびその製造方法 Active JP6723448B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017093199 2017-05-09
JP2017093199 2017-05-09
PCT/JP2018/016091 WO2018207583A1 (ja) 2017-05-09 2018-04-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018207583A1 true JPWO2018207583A1 (ja) 2019-12-12
JP6723448B2 JP6723448B2 (ja) 2020-07-15

Family

ID=64104546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019517540A Active JP6723448B2 (ja) 2017-05-09 2018-04-19 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US11114386B2 (ja)
EP (1) EP3624180A4 (ja)
JP (1) JP6723448B2 (ja)
WO (1) WO2018207583A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022133486A (ja) * 2019-07-30 2022-09-14 株式会社デンソー 半導体パッケージおよび半導体装置
JP7506543B2 (ja) 2020-07-07 2024-06-26 株式会社巴川コーポレーション 素子保護構造体およびその製造方法
JP7482072B2 (ja) * 2021-03-22 2024-05-13 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031730A (ja) * 2001-05-11 2003-01-31 Hitachi Ltd 半導体装置の製造方法
JP2003218284A (ja) * 2002-01-22 2003-07-31 Yamaha Corp 半導体素子及びその製造方法
JP2007208283A (ja) * 2007-03-20 2007-08-16 Sanyo Electric Co Ltd 半導体装置
JP2008078323A (ja) * 2006-09-20 2008-04-03 Yamaha Corp 表面実装型半導体パッケージ
US20120241922A1 (en) * 2011-03-25 2012-09-27 Reza Argenty Pagaila Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
JP2014183142A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置、半導体装置の製造方法
WO2016092633A1 (ja) * 2014-12-09 2016-06-16 三菱電機株式会社 半導体パッケージ
WO2017006633A1 (ja) * 2015-07-07 2017-01-12 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
US6510976B2 (en) * 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
JP2006319014A (ja) 2005-05-11 2006-11-24 Sharp Corp 高周波信号受信用電子部品
US8120150B2 (en) * 2007-09-18 2012-02-21 Stats Chippac Ltd. Integrated circuit package system with dual connectivity
US20120181676A1 (en) * 2008-04-04 2012-07-19 GEM Service, Inc. Power semiconductor device packaging
JP2010040854A (ja) 2008-08-06 2010-02-18 Nec Electronics Corp Ｉｃモールドパッケージおよびその製造方法
US9717146B2 (en) * 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031730A (ja) * 2001-05-11 2003-01-31 Hitachi Ltd 半導体装置の製造方法
JP2003218284A (ja) * 2002-01-22 2003-07-31 Yamaha Corp 半導体素子及びその製造方法
JP2008078323A (ja) * 2006-09-20 2008-04-03 Yamaha Corp 表面実装型半導体パッケージ
JP2007208283A (ja) * 2007-03-20 2007-08-16 Sanyo Electric Co Ltd 半導体装置
US20120241922A1 (en) * 2011-03-25 2012-09-27 Reza Argenty Pagaila Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
JP2014183142A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置、半導体装置の製造方法
WO2016092633A1 (ja) * 2014-12-09 2016-06-16 三菱電機株式会社 半導体パッケージ
WO2017006633A1 (ja) * 2015-07-07 2017-01-12 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20200058598A1 (en) 2020-02-20
US11114386B2 (en) 2021-09-07
WO2018207583A1 (ja) 2018-11-15
JP6723448B2 (ja) 2020-07-15
EP3624180A1 (en) 2020-03-18
EP3624180A4 (en) 2020-04-01

Similar Documents

Publication Publication Date Title
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
US9620471B2 (en) Power semiconductor package with conductive clips
US7268426B2 (en) High-frequency chip packages
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP2006179735A (ja) 半導体装置およびその製造方法
JPH04260358A (ja) 電子装置及びその製造方法
JP2012174927A (ja) 半導体装置及びその製造方法
WO2018207583A1 (ja) 半導体装置およびその製造方法
JPH03225854A (ja) 半導体デバイス及びその製造方法
US20090072383A1 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2008235531A (ja) 気密封止用パッケージおよび接続構造
JP2005039168A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
CN105244327A (zh) 电子装置模块及其制造方法
JP2005109135A (ja) 電子部品内蔵モジュールの製造方法
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
JP6901196B2 (ja) 半導体モジュール、及び半導体モジュールの製造方法
JP2013004754A (ja) 半導体パッケージ及びその製造方法
CN211743141U (zh) 包括安装在支撑衬底上的电子部件的电子器件
US11538726B2 (en) Method for forming packaged semiconductor die with micro-cavity
CN111886684B (zh) 芯片、芯片封装结构及封装方法
JP4743764B2 (ja) 半導体パッケージの製造方法
JP6901197B2 (ja) 半導体モジュール、及び半導体モジュールの製造方法
JP6717519B2 (ja) 半導体装置の製造方法
JP2018101660A (ja) 蓋体、電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6723448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250