JP2014183142A - 半導体装置、半導体装置の製造方法 - Google Patents
半導体装置、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014183142A JP2014183142A JP2013056060A JP2013056060A JP2014183142A JP 2014183142 A JP2014183142 A JP 2014183142A JP 2013056060 A JP2013056060 A JP 2013056060A JP 2013056060 A JP2013056060 A JP 2013056060A JP 2014183142 A JP2014183142 A JP 2014183142A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- conductor layer
- resin
- sealing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【解決手段】実施形態に係る半導体装置の製造方法は、第1の端子と、第1の端子よりも厚みの薄い第2の端子とがマウント部の周囲に離間して配置されたリードフレームのマウント部上に半導体チップを載置する工程と、半導体チップ及びリードフレームを樹脂で封止する工程と、底面が第1の端子の上面と第2の端子の上面との間に位置する溝を樹脂に形成する工程と、溝を充填するとともに、樹脂の表面を被覆し、第1の端子とは電気的に導通し第2の端子とは電気的に絶縁される様に導体層を形成する工程と、溝に充填された導体層の断面が露出するように樹脂を厚み方向に切断する工程と、を有する。
【選択図】図1
Description
図1は、第1の実施形態に係る半導体装置100の構成図である。図1(a)は、半導体装置100の俯瞰図、図1(b)は、図1(a)の線分X−Xにおける半導体装置100の断面図である。図1に示すように、半導体装置100は、リード端子が封止部材から突出していないQFP(quad flat non-lead package)型の半導体装置である。以下、図1を参照して半導体装置100の構成について説明する。
D1>D3>D2・・・(1)
図6は、第2の実施形態に係る半導体装置200の構成図である。図6(a)は、半導体装置200の俯瞰図、図6(b)は、図6(a)の線分Z−Zにおける半導体装置200の断面図である。半導体装置200は、リード端子が封止部材から突出していないQFP(quad flat non-lead package)型の半導体装置である。以下、図6を参照して半導体装置200の構成について説明する。なお、図1〜図5を参照して説明した半導体装置100と同じ構成には、同一の符号を付して重複する説明を省略する。
上記第1の実施形態に係る半導体装置100及び第2の実施形態に係る半導体装置200の製造工程では、第1のダイシングライン(ハーフカット)と、第2のダイシングライン(フルカット)が異なる位置となっているが、第1,第2のダイシングラインを同一としてもよい。この場合、封止部材104,204の側面にも導体層105を形成するため、一回目(ハーフカット時)に使用するブレードの厚みを、二回目(フルカット時)に使用するブレードの厚みよりも厚くしておくことが好ましい。また、リード端子が封止部材から突出していないQFP(quad flat non-lead package)型の半導体装置について説明したが、その他の半導体装置、例えば、TSOP型の半導体装置についても適用することができる。
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
Claims (6)
- 第1の端子と、前記第1の端子よりも厚みの薄い第2の端子とがマウント部の周囲に離間して配置されたリードフレームの前記マウント部上に半導体チップを載置する工程と、
前記半導体チップ及び前記リードフレームを樹脂で封止する工程と、
底面が前記第1の端子の上面と前記第2の端子の上面との間に位置する溝を前記樹脂に形成する工程と、
前記溝を充填するとともに、前記樹脂の表面を被覆し、前記第1の端子とは電気的に導通し前記第2の端子とは電気的に絶縁される様に導体層を形成する工程と、
前記溝に充填された導体層の断面が露出するように前記樹脂を厚み方向に切断する工程と、
を有する半導体装置の製造方法。 - 第1の端子と、前記第1の端子よりも厚みの薄い第2の端子とがマウント部の周囲に離間して配置されたリードフレームと、
前記マウント部にマウントされた半導体チップと、
前記半導体チップ及び前記リードフレームを封止し、端面の前記第1の端子の上面と前記第2の端子の上面との間の位置に形成された段差を有する封止部材と、
前記段差において前記第1の端子の上面と接触し、前記封止部材を被覆する導体層と、
を備える半導体装置。 - 第1の端子と、前記第1の端子よりも厚みの薄い第2の端子とがマウント部の周囲に離間して配置されたリードフレームと、
前記マウント部にマウントされた半導体チップと、
前記半導体チップ及び前記リードフレームを封止し、上面に前記第1の端子を露出させる孔と、端面に形成された段差とを有する封止部材と、
前記孔内に充填され、前記段差から上側の前記封止部材を被覆する導体層と、
を備える半導体装置。 - 前記第1,第2の端子の裏面は、前記封止部材から露出している請求項2又は請求項3に記載の半導体装置。
- 前記端面は、ダイシングブレードによる切断面である請求項2乃至請求項4のいずれか1項に記載の半導体装置。
- 第1の端子と第2の端子とがマウント部の周囲に離間して配置されたリードフレームの前記マウント部上に半導体チップを載置する工程と、
前記半導体チップ及び前記リードフレームを樹脂で封止する工程と、
底面が前記第1の端子の上面と前記第2の端子の上面が露出しない位置に溝を前記樹脂に形成する工程と、
前記第1の端子の上面が露出する位置に前記樹脂に開口を形成する工程と、
前記溝と開口とを充填するとともに、前記樹脂の表面を被覆し、前記第1の端子とは電気的に導通し前記第2の端子とは電気的に絶縁される様に導体層を形成する工程と、
前記溝に充填された導体層の断面が露出するように前記樹脂を厚み方向に切断する工程と、
を有する半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013056060A JP5802695B2 (ja) | 2013-03-19 | 2013-03-19 | 半導体装置、半導体装置の製造方法 |
TW102129025A TWI552235B (zh) | 2013-03-19 | 2013-08-13 | Semiconductor device, semiconductor device manufacturing method |
CN201310364758.9A CN104064553A (zh) | 2013-03-19 | 2013-08-20 | 半导体装置、半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013056060A JP5802695B2 (ja) | 2013-03-19 | 2013-03-19 | 半導体装置、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014183142A true JP2014183142A (ja) | 2014-09-29 |
JP5802695B2 JP5802695B2 (ja) | 2015-10-28 |
Family
ID=51552195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013056060A Active JP5802695B2 (ja) | 2013-03-19 | 2013-03-19 | 半導体装置、半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5802695B2 (ja) |
CN (1) | CN104064553A (ja) |
TW (1) | TWI552235B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017006633A1 (ja) * | 2015-07-07 | 2017-01-12 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017108172A (ja) * | 2017-03-02 | 2017-06-15 | アオイ電子株式会社 | 半導体装置 |
JP2017220654A (ja) * | 2016-06-11 | 2017-12-14 | 新日本無線株式会社 | 電磁シールドを備えた半導体装置及びその製造方法 |
KR20180002531A (ko) * | 2016-06-29 | 2018-01-08 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2018056571A (ja) * | 2017-10-31 | 2018-04-05 | 三菱電機株式会社 | 半導体パッケージ |
WO2018207583A1 (ja) * | 2017-05-09 | 2018-11-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US10396039B2 (en) | 2014-12-09 | 2019-08-27 | Mitsubishi Electric Corporation | Semiconductor package |
US10985030B2 (en) | 2018-11-19 | 2021-04-20 | Rohm Co., Ltd | Method for manufacturing semiconductor device |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3223308A4 (en) * | 2014-11-20 | 2018-08-29 | NSK Ltd. | Heat dissipation substrate for mounting electric component |
EP3223307A4 (en) * | 2014-11-20 | 2018-08-29 | NSK Ltd. | Heat dissipation substrate for mounting electric component |
US9490222B1 (en) * | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10224306B2 (en) | 2016-11-03 | 2019-03-05 | Stmicroelectronics (Grenoble 2) Sas | Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device |
FR3058259A1 (fr) * | 2016-11-03 | 2018-05-04 | Stmicroelectronics (Grenoble 2) Sas | Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique |
US10312198B2 (en) * | 2017-10-20 | 2019-06-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
CN114657528B (zh) * | 2020-12-22 | 2023-12-05 | 江苏长电科技股份有限公司 | 用于qfn封装件镀膜的临时载板及qfn封装件镀膜方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160578A (ja) * | 2011-01-31 | 2012-08-23 | Toshiba Corp | 半導体装置 |
US20120241922A1 (en) * | 2011-03-25 | 2012-09-27 | Reza Argenty Pagaila | Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8236612B2 (en) * | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
US8183680B2 (en) * | 2006-05-16 | 2012-05-22 | Broadcom Corporation | No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement |
US7808087B2 (en) * | 2006-06-01 | 2010-10-05 | Broadcom Corporation | Leadframe IC packages having top and bottom integrated heat spreaders |
US7902644B2 (en) * | 2007-12-07 | 2011-03-08 | Stats Chippac Ltd. | Integrated circuit package system for electromagnetic isolation |
TWI404187B (zh) * | 2010-02-12 | 2013-08-01 | 矽品精密工業股份有限公司 | 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法 |
US20120126378A1 (en) * | 2010-11-24 | 2012-05-24 | Unisem (Mauritius ) Holdings Limited | Semiconductor device package with electromagnetic shielding |
-
2013
- 2013-03-19 JP JP2013056060A patent/JP5802695B2/ja active Active
- 2013-08-13 TW TW102129025A patent/TWI552235B/zh active
- 2013-08-20 CN CN201310364758.9A patent/CN104064553A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160578A (ja) * | 2011-01-31 | 2012-08-23 | Toshiba Corp | 半導体装置 |
US20120241922A1 (en) * | 2011-03-25 | 2012-09-27 | Reza Argenty Pagaila | Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10396039B2 (en) | 2014-12-09 | 2019-08-27 | Mitsubishi Electric Corporation | Semiconductor package |
WO2017006633A1 (ja) * | 2015-07-07 | 2017-01-12 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017022167A (ja) * | 2015-07-07 | 2017-01-26 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
TWI692069B (zh) * | 2015-07-07 | 2020-04-21 | 日商青井電子股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
US10854557B2 (en) | 2015-07-07 | 2020-12-01 | Aoi Electronics Co., Ltd. | Semiconductor device packaging with metallic shielding layer |
US10854560B2 (en) | 2015-07-07 | 2020-12-01 | Aoi Electronics Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
GB2556255B (en) * | 2015-07-07 | 2021-02-10 | Mitsubishi Electric Corp | Semiconductor device and semiconductor device manufacturing method |
GB2556255A (en) * | 2015-07-07 | 2018-05-23 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing semiconductor device |
JP2017220654A (ja) * | 2016-06-11 | 2017-12-14 | 新日本無線株式会社 | 電磁シールドを備えた半導体装置及びその製造方法 |
KR101962017B1 (ko) * | 2016-06-29 | 2019-03-25 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US10373898B2 (en) | 2016-06-29 | 2019-08-06 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
JP2018006464A (ja) * | 2016-06-29 | 2018-01-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
KR20180002531A (ko) * | 2016-06-29 | 2018-01-08 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2017108172A (ja) * | 2017-03-02 | 2017-06-15 | アオイ電子株式会社 | 半導体装置 |
WO2018207583A1 (ja) * | 2017-05-09 | 2018-11-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPWO2018207583A1 (ja) * | 2017-05-09 | 2019-12-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2018056571A (ja) * | 2017-10-31 | 2018-04-05 | 三菱電機株式会社 | 半導体パッケージ |
US10985030B2 (en) | 2018-11-19 | 2021-04-20 | Rohm Co., Ltd | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TWI552235B (zh) | 2016-10-01 |
JP5802695B2 (ja) | 2015-10-28 |
TW201438119A (zh) | 2014-10-01 |
CN104064553A (zh) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
JP5959386B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR102227588B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN108109927B (zh) | 半导体器件及其制造方法 | |
WO2017006633A1 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20100064629A (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
TW201340261A (zh) | 半導體裝置及其製造方法 | |
KR20150109284A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4845090B2 (ja) | 回路装置の製造方法 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
US10490485B2 (en) | Semiconductor device | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2021215472A1 (ja) | 半導体装置 | |
JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
JP7022510B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP2019110278A (ja) | 半導体装置 | |
JP6333894B2 (ja) | 配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法 | |
JP4994883B2 (ja) | 樹脂封止型半導体装置 | |
JP7364168B2 (ja) | 半導体モジュール及び半導体デバイス収容体 | |
JP2019050297A (ja) | 半導体装置 | |
JP3938525B2 (ja) | 半導体装置の製造方法 | |
JP6923299B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN118263216A (en) | Lead frame pin cutting structure, packaging structure and manufacturing method of packaging structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5802695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |