JP2014183142A - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP2014183142A
JP2014183142A JP2013056060A JP2013056060A JP2014183142A JP 2014183142 A JP2014183142 A JP 2014183142A JP 2013056060 A JP2013056060 A JP 2013056060A JP 2013056060 A JP2013056060 A JP 2013056060A JP 2014183142 A JP2014183142 A JP 2014183142A
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
conductor layer
resin
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013056060A
Other languages
English (en)
Other versions
JP5802695B2 (ja
Inventor
Takashi Yamazaki
尚 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013056060A priority Critical patent/JP5802695B2/ja
Priority to TW102129025A priority patent/TWI552235B/zh
Priority to CN201310364758.9A priority patent/CN104064553A/zh
Publication of JP2014183142A publication Critical patent/JP2014183142A/ja
Application granted granted Critical
Publication of JP5802695B2 publication Critical patent/JP5802695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】封止部材上にシールド効果を有する導体層を容易に形成できる半導体装置及び半導体装置の製造方法を提供すること。
【解決手段】実施形態に係る半導体装置の製造方法は、第１の端子と、第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームのマウント部上に半導体チップを載置する工程と、半導体チップ及びリードフレームを樹脂で封止する工程と、底面が第１の端子の上面と第２の端子の上面との間に位置する溝を樹脂に形成する工程と、溝を充填するとともに、樹脂の表面を被覆し、第１の端子とは電気的に導通し第２の端子とは電気的に絶縁される様に導体層を形成する工程と、溝に充填された導体層の断面が露出するように樹脂を厚み方向に切断する工程と、を有する。
【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
従来の半導体装置には、できるだけ外部からのノイズを入れない、もしくはできるだけ外部へノイズを出さない（以下、シールド効果と記載する）ために半導体チップを封止する樹脂等の封止部材を金属材料で覆ったものがある。十分なシールド効果を得るためには、金属材料を接地する必要がある。このため、リードフレームの端子とは別に、金属材料を接地するための端子を半導体装置の底面の角（パッケージコーナー部）に設けることが提案されている（例えば、特許文献１）。
また、ＴＳＯＰ（Thin small outline package）やＱＦＰ（quad flat package）のように封止部材の側面から端子が露出する構造の半導体装置の場合、封止部材の側面まで金属材料で覆うと、金属材料と端子とが導通してしまう。このため、金属材料で覆うことのできる面積が狭くなる。この結果、十分なシールド効果を得ることができない虞が生じる。
特開２００２−３３４４４号公報（図４）
本発明は、封止部材上にシールド効果を有する導体層を容易に形成できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
実施形態に係る半導体装置の製造方法は、第１の端子と、第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームのマウント部上に半導体チップを載置する工程と、半導体チップ及びリードフレームを樹脂で封止する工程と、底面が第１の端子の上面と第２の端子の上面との間に位置する溝を樹脂に形成する工程と、溝を充填するとともに、樹脂の表面を被覆し、第１の端子とは電気的に導通し第２の端子とは電気的に絶縁される様に導体層を形成する工程と、溝に充填された導体層の断面が露出するように樹脂を厚み方向に切断する工程と、を有する。
第１の実施形態に係る半導体装置の構成図である。 第１の実施形態に係る半導体装置の製造途中の平面図である。 第１の実施形態に係る半導体装置の製造工程図である。 第１の実施形態に係る半導体装置の製造工程図である。 第１の実施形態に係る半導体装置の製造工程図である。 第２の実施形態に係る半導体装置の構成図である。 第２の実施形態に係る半導体装置の製造工程図である。 第２の実施形態に係る半導体装置の製造工程図である。
以下、図面を参照して、実施形態について詳細に説明する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１００の構成図である。図１（ａ）は、半導体装置１００の俯瞰図、図１（ｂ）は、図１（ａ）の線分Ｘ−Ｘにおける半導体装置１００の断面図である。図１に示すように、半導体装置１００は、リード端子が封止部材から突出していないＱＦＰ（quad flat non-lead package）型の半導体装置である。以下、図１を参照して半導体装置１００の構成について説明する。
半導体装置１００は、リードフレーム１０１と、半導体チップ１０２と、ボンディングワイヤ１０３と、封止部材１０４と、導体層１０５とを備える。リードフレーム１０１は、半導体チップ１０２をマウントするためのマウント部１０１ａと、接地（ＧＮＤ）用端子（第１の端子）１０１ｂと、他の端子、例えば、シグナル用端子などの第２の端子１０１ｃとを備える。
第１，第２の端子１０１ｂ，１０１ｃは、マウント部１０１ａの周囲に離間して配置されている。第２の端子１０１ｃの先端部は、エッチングやコイニング等により薄化されている。このため、第１の端子１０１ｂの厚みＤ１は、他の端子である第２の端子１０１ｃの先端部の厚みＤ２よりも厚い。逆に言うと、第２の端子１０１ｃの先端部の厚みＤ２は、第１の端子１０１ｂの厚みＤ１よりも薄い。第１の端子１０１ｂの厚みＤ１は、例えば、２００μｍ±１０μｍである。第２の端子１０１ｃの先端部の厚みＤ２は、例えば、１００μｍ±２５μｍである。なお、第１，第２の端子１０１ｂ，１０１ｃの裏面Ｒ１，Ｒ２は、封止部材１０４から露出している。
半導体チップ１０２は、マウント部１０１ａ上にダイボンド材を用いて接着されている。半導体チップ１０２の外部接続用のパッド（不図示）とリードフレーム１０１の第１，第２の端子とが、ボンディングワイヤ１０３により電気的に接合されている。
封止部材１０４は、エポキシ樹脂を主成分とし、シリカ充填材等を加えた熱硬化性成形材料で構成される。封止部材１０４は、半導体チップ１０２及びリードフレーム１０１を封止する。なお、第１，第２の端子１０１ｂ，１０１ｃは、裏面Ｒ１，Ｒ２が露出するようにして封止部材１０４により封止される。
封止部材１０４の端面１０４ａには、第１の端子１０１ｂの上面Ｔ１と第２の端子１０１ｃの低いほうの上面Ｔ２（以下、単に上面Ｔ２と記載する）との間の位置に段差１０４ｂが形成されている。封止部材１０４の底面１０４ｃ又は第２の端子１０１ｃの裏面Ｒ２から段差１０４ｂまでの高さ（厚み）Ｄ３は、第１の端子１０１ｂの厚みＤ１よりも薄く、第２の端子１０１ｃの厚みＤ２よりも厚い。つまり、厚みＤ１〜Ｄ３は、以下の（１）式を満たしている。
Ｄ１＞Ｄ３＞Ｄ２・・・（１）
なお、封止部材１０４の底面１０４ｃから段差１０４ｂまでの高さ（厚み）Ｄ３は、第１の端子１０１ｂの厚みＤ１よりも２０μｍ程度薄い（低い）ことが好ましい。後述する導体層１０５と、第１の端子１０１ｂとを確実に導通、つまり電気的につながっている状態とさせるためである。また、封止部材１０４の底面１０４ｃから段差１０４ｂまでの高さ（厚み）Ｄ３は、第２の端子１０１ｃの厚みＤ２よりも３５μｍ程度厚い（高い）ことが好ましい。後述する導体層１０５と、第２の端子１０１ｃとが導通しないようにするためである。
導体層１０５は、段差１０４ｂより上側の封止部材１０４を被覆する。導体層１０５は、封止部材１０４の端面１０４ａの段差１０４ｂにおいて、第１の端子１０１ｂと直接接している。導体層１０５は、電気導電性を有する材料で形成されている。このため、導体層１０５は、第１の端子１０１ｂと電気的に直接接続される。導体層１０５は、導電性ペーストを塗布後に焼結または硬化することで形成したり、無電解めっきにより形成することができる。
図２は、リードフレーム１０１及び半導体チップ１０２を封止部材１０４で封止した状態の平面図である。図２に示すように、半導体装置の製造では、複数の半導体チップを一度に封止している。なお、図２は、第１のダイシングライン（ハーフカット）を実線で、第２のダイシングライン（フルカット）を破線で示している。
図３〜図５は、図２の線分Ｙ−Ｙにおける断面図である。以下、図３〜図５を参照して半導体装置１００の製造方法について説明する。なお、半導体チップ１０２及びリードフレーム１０１が封止部材１０４で封止された状態から半導体装置１００の製造方法について説明する（図３（ａ）参照）。
初めに、ブレードＢを使用して、図２に示した第１のダイシングライン（実線）に沿ってハーフカットを行う（図３（ｂ）参照）。ここでは、図４（ａ）に示すように、封止部材１０４の底面１０４ｃからブレードＢの下端までの高さＤ３が、第１の端子１０１ｂの厚みＤ１よりも薄く、第２の端子１０１ｃの厚みＤ２よりも厚くなるように、ブレードＢの高さを調整してハーフカットを行う。該ハーフカットにより、封止部材１０４の１０４の両端に溝Ｇが形成される（図４（ｂ）参照）。図４（ｂ）に示すように、溝Ｇの底面Ｓ１は、第１の端子１０１ｂの上面Ｔ１と、第２の端子１０１ｃの低いほうの上面Ｔ２との間に位置する。
なお、すでに述べたように、封止部材１０４の底面１０４ｃからからブレードＢの下端までの高さＤ３は、第１の端子１０１ｂの厚みＤ１よりも２０μｍ程度低いことが好ましい。２０μｍ程度低くすることで、第１の端子１０１ｂを確実に露出させることができる。この結果、第１の端子１０１ｂと導体層１０５とが確実に導通する。また、封止部材１０４の底面１０４ｃからからブレードＢの下端までの高さＤ３は、第２の端子１０１ｃの厚みＤ２よりも３５μｍ程度厚い（高い）ことが好ましい。導体層１０５と、第２の端子１０１ｃとが導通しないようにするためである。
次に、封止部材１０４の表面に印刷法により導電性ペーストを塗布する。この際、溝Ｇ内にも導体ペーストが充填される。次に、導体ペーストを焼結または硬化して導体層１０５を得る（図４（ｃ）参照）。導体ペーストは、例えば、銀（Ag）や銅（Cu）等の導電性の高い粉末を熱硬化樹脂中に分散させたものである。なお、導体層１０５は、溝Ｇ内を含む封止部材１０４の表面に無電解めっき触媒（例えば、パラジウム（Ｐａ））を塗布した後、無電解銅めっきを行い形成してもよい。
次に、ブレードＢを使用して、図２に示した第２のダイシングライン（破線）に沿ってフルカットを行う（図５（ａ）参照）。該フルカットにより、リードフレーム１０１が切断され、導体層１０５の断面が露出した個片化された半導体装置１００を得ることができる（図５（ｂ）参照）。
以上のように、半導体装置１００では、リードフレーム１０１の接地（ＧＮＤ）端子１０１ｂの厚みＤ１を、その他の端子である第２の端子１０１ｃの厚みＤ２よりも厚くし、封止部材１０４をハーフカットすることで、第１の端子１０１ｂのみを露出させる溝Ｇを形成している。その後、溝Ｇを充填するようにして導体層１０５を形成している。
このため、封止部材１０４上にシールド効果を有する導体層１０５を容易に形成することができる。また、封止部材１０４の端面１０４ａまで導体層１０５で覆われているため、導体層１０５によるシールド効果が向上する。さらに、従来の半導体装置のように、導体層１０５を接地するために、別途端子等を設ける必要がなく、工程数の増加を抑制することができる。この結果、導体層１０５を備える半導体装置１００の製造コストを抑制することができる。
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置２００の構成図である。図６（ａ）は、半導体装置２００の俯瞰図、図６（ｂ）は、図６（ａ）の線分Ｚ−Ｚにおける半導体装置２００の断面図である。半導体装置２００は、リード端子が封止部材から突出していないＱＦＰ（quad flat non-lead package）型の半導体装置である。以下、図６を参照して半導体装置２００の構成について説明する。なお、図１〜図５を参照して説明した半導体装置１００と同じ構成には、同一の符号を付して重複する説明を省略する。
半導体装置２００は、リードフレーム２０１と、半導体チップ１０２と、ボンディングワイヤ１０３と、封止部材２０４と、導体層１０５とを備える。リードフレーム２０１は、半導体チップ１０２をマウントするためのマウント部２０１ａと、接地（ＧＮＤ）端子（第１の端子）２０１ｂと、シグナル用端子等の他の端子（第２の端子）２０１ｃとを備える。
第１，第２の端子２０１ｂ，２０１ｃは、マウント部２０１ａの周囲に離間して配置されている。第２の実施形態では、第２の端子２０１ｃの先端部が薄化されておらず、第１の端子２０１ｂの厚みＤ４と第２の端子２０１ｃの厚みＤ５がほぼ同じとなっている。
このため、この半導体装置２００では、封止部材２０４に、第１の端子２０１ｂの上面Ｔ１を露出させる孔Ｈを形成し、該孔Ｈ内を導体層２０５で充填することで、接地（ＧＮＤ）端子である第１の端子２０１ｂと、導体層１０５とを導通させている。なお、孔Ｈは、第１の端子２０１ｂごとに形成してもよい。また、十分な導通を得られる場合は、孔Ｈの数は、第１の端子２０１ｂの数よりも少なくてもよい。
封止部材２０４は、エポキシ樹脂を主成分とし、シリカ充填材等を加えた熱硬化性成形材料であり、半導体チップ１０２及びリードフレーム２０１を封止する。また、封止部材２０４の端面２０４ａには、段差２０４ｂが形成されている。この実施形態では、段差２０４ｂは、導体層１０５と第２の端子２０１ｃが導通しないように、第２の端子２０１ｃの上面Ｔ２よりも高い位置に経営されている。
図７，図８は、半導体装置２００の製造工程図である。以下、図６に示す半導体装置２００の製造方法について図２，図７，図８を参照して説明する。なお、半導体チップ１０２及びリードフレーム２０１が封止部材２０４で封止された状態から半導体装置２００の製造方法について説明する（図７（ａ）参照）。
初めに、ブレードＢを使用して、図２に示した第１のダイシングライン（実線）に沿ってハーフカットを行う（図７（ｂ）参照）。該ハーフカットにより、封止部材２０４の両端に溝Ｇが形成される（図７（ｃ）参照）。また、レーザを用いて、封止部材２０４に、第１の端子２０１ｂの上面Ｔ１を露出させる孔Ｈを形成する（図７（ｃ）参照）。
なお、ブレードＢの下端の位置は、第２の端子２０１ｃの上面Ｔ２から３５μｍ程度高いことが好ましい。導体層１０５と、第２の端子２０１ｃとが導通しないようにするためである。
次に、封止部材２０４の表面に印刷法により導電性ペーストを塗布する。この際、封止部材２０４に形成された溝Ｇ内及び孔Ｈ内にも導体ペーストが充填される。次に、導体ペーストを焼結または硬化して導体層１０５を得る（図８（ａ）参照）。なお、導体層１０５は、溝Ｇ及び孔Ｈ内を含む封止部材２０４の表面に無電解めっき触媒（例えば、パラジウム（Ｐａ））を塗布した後、無電解銅めっきを行い形成してもよい。
次に、ブレードＢを使用して、図２に示した第２のダイシングライン（破線）に沿ってフルカットを行う（図８（ｂ）参照）。該フルカットにより、リードフレーム２０１が切断され、導体層１０５の断面が露出した個片化された半導体装置２００を得ることができる（図８（ｃ）参照）。
以上のように、半導体装置２００では、封止部材２０４に、接地（ＧＮＤ）端子である第１の端子２０１ｂの上面Ｔ１を露出させる孔Ｈをレーザにより形成した後、該孔Ｈ内を充填するようにして導体層１０５を形成している。
このため、接地（ＧＮＤ）端子である第１の端子２０１ｂの厚みＤ４と、その他の端子である第２の端子２０１ｃの厚みＤ５とがほぼ同じである場合にも、封止部材２０４上にシールド効果を有する導体層１０５を容易に形成することができる。その他の効果は、第１の実施形態に係る半導体装置１００の効果と同じである。
（実施形態の変形例）
上記第１の実施形態に係る半導体装置１００及び第２の実施形態に係る半導体装置２００の製造工程では、第１のダイシングライン（ハーフカット）と、第２のダイシングライン（フルカット）が異なる位置となっているが、第１，第２のダイシングラインを同一としてもよい。この場合、封止部材１０４，２０４の側面にも導体層１０５を形成するため、一回目（ハーフカット時）に使用するブレードの厚みを、二回目（フルカット時）に使用するブレードの厚みよりも厚くしておくことが好ましい。また、リード端子が封止部材から突出していないＱＦＰ（quad flat non-lead package）型の半導体装置について説明したが、その他の半導体装置、例えば、ＴＳＯＰ型の半導体装置についても適用することができる。
さらに、第２の実施形態に係る半導体装置２００では、接地（ＧＮＤ）端子（第１の端子２０１ｂ）の厚みと、それ以外の端子（第２の端子２０１ｃ）の厚みがほぼ同じ場合について説明した。しかしながら、第１の実施形態に係る半導体装置１００において、第１の端子１０１ｂと導体層１０５との導通をより確実にするために、レーザを用いて、封止部材１０４に、第１の端子１０１ｂの上面Ｔ１を露出させる孔Ｈを形成するようにしてもよい。
（その他の実施形態）
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００，２００…半導体装置、１０１，２０１…リードフレーム、１０１ａ，２０１ａ…マウント部、１０１ｂ，２０１ｂ…第１の端子、１０１ｃ，２０１ｃ…第２の端子、１０２…半導体チップ、１０３…ボンディングワイヤ、１０４，２０４…封止部材、１０４ａ，２０４ａ…端面、１０４ｂ，２０４ｂ…段差、１０４ｃ，２０４ｃ…底面、１０５，２０５…導体層。

Claims (6)

  1. 第１の端子と、前記第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームの前記マウント部上に半導体チップを載置する工程と、
    前記半導体チップ及び前記リードフレームを樹脂で封止する工程と、
    底面が前記第１の端子の上面と前記第２の端子の上面との間に位置する溝を前記樹脂に形成する工程と、
    前記溝を充填するとともに、前記樹脂の表面を被覆し、前記第１の端子とは電気的に導通し前記第２の端子とは電気的に絶縁される様に導体層を形成する工程と、
    前記溝に充填された導体層の断面が露出するように前記樹脂を厚み方向に切断する工程と、
    を有する半導体装置の製造方法。
  2. 第１の端子と、前記第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームと、
    前記マウント部にマウントされた半導体チップと、
    前記半導体チップ及び前記リードフレームを封止し、端面の前記第１の端子の上面と前記第２の端子の上面との間の位置に形成された段差を有する封止部材と、
    前記段差において前記第１の端子の上面と接触し、前記封止部材を被覆する導体層と、
    を備える半導体装置。
  3. 第１の端子と、前記第１の端子よりも厚みの薄い第２の端子とがマウント部の周囲に離間して配置されたリードフレームと、
    前記マウント部にマウントされた半導体チップと、
    前記半導体チップ及び前記リードフレームを封止し、上面に前記第１の端子を露出させる孔と、端面に形成された段差とを有する封止部材と、
    前記孔内に充填され、前記段差から上側の前記封止部材を被覆する導体層と、
    を備える半導体装置。
  4. 前記第１，第２の端子の裏面は、前記封止部材から露出している請求項２又は請求項３に記載の半導体装置。
  5. 前記端面は、ダイシングブレードによる切断面である請求項２乃至請求項４のいずれか１項に記載の半導体装置。
  6. 第１の端子と第２の端子とがマウント部の周囲に離間して配置されたリードフレームの前記マウント部上に半導体チップを載置する工程と、
    前記半導体チップ及び前記リードフレームを樹脂で封止する工程と、
    底面が前記第１の端子の上面と前記第２の端子の上面が露出しない位置に溝を前記樹脂に形成する工程と、
    前記第１の端子の上面が露出する位置に前記樹脂に開口を形成する工程と、
    前記溝と開口とを充填するとともに、前記樹脂の表面を被覆し、前記第１の端子とは電気的に導通し前記第２の端子とは電気的に絶縁される様に導体層を形成する工程と、
    前記溝に充填された導体層の断面が露出するように前記樹脂を厚み方向に切断する工程と、
    を有する半導体装置の製造方法。
JP2013056060A 2013-03-19 2013-03-19 半導体装置、半導体装置の製造方法 Active JP5802695B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013056060A JP5802695B2 (ja) 2013-03-19 2013-03-19 半導体装置、半導体装置の製造方法
TW102129025A TWI552235B (zh) 2013-03-19 2013-08-13 Semiconductor device, semiconductor device manufacturing method
CN201310364758.9A CN104064553A (zh) 2013-03-19 2013-08-20 半导体装置、半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013056060A JP5802695B2 (ja) 2013-03-19 2013-03-19 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014183142A true JP2014183142A (ja) 2014-09-29
JP5802695B2 JP5802695B2 (ja) 2015-10-28

Family

ID=51552195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013056060A Active JP5802695B2 (ja) 2013-03-19 2013-03-19 半導体装置、半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP5802695B2 (ja)
CN (1) CN104064553A (ja)
TW (1) TWI552235B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017006633A1 (ja) * 2015-07-07 2017-01-12 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2017108172A (ja) * 2017-03-02 2017-06-15 アオイ電子株式会社 半導体装置
JP2017220654A (ja) * 2016-06-11 2017-12-14 新日本無線株式会社 電磁シールドを備えた半導体装置及びその製造方法
KR20180002531A (ko) * 2016-06-29 2018-01-08 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2018056571A (ja) * 2017-10-31 2018-04-05 三菱電機株式会社 半導体パッケージ
WO2018207583A1 (ja) * 2017-05-09 2018-11-15 三菱電機株式会社 半導体装置およびその製造方法
US10396039B2 (en) 2014-12-09 2019-08-27 Mitsubishi Electric Corporation Semiconductor package
US10985030B2 (en) 2018-11-19 2021-04-20 Rohm Co., Ltd Method for manufacturing semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004648B (zh) * 2014-11-20 2019-04-23 日本精工株式会社 电子部件搭载用散热基板
WO2016080520A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 電子部品搭載用放熱基板
US9490222B1 (en) * 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10224306B2 (en) 2016-11-03 2019-03-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
FR3058259A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
US10312198B2 (en) * 2017-10-20 2019-06-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN114657528B (zh) * 2020-12-22 2023-12-05 江苏长电科技股份有限公司 用于qfn封装件镀膜的临时载板及qfn封装件镀膜方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160578A (ja) * 2011-01-31 2012-08-23 Toshiba Corp 半導体装置
US20120241922A1 (en) * 2011-03-25 2012-09-27 Reza Argenty Pagaila Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
TWI404187B (zh) * 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160578A (ja) * 2011-01-31 2012-08-23 Toshiba Corp 半導体装置
US20120241922A1 (en) * 2011-03-25 2012-09-27 Reza Argenty Pagaila Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396039B2 (en) 2014-12-09 2019-08-27 Mitsubishi Electric Corporation Semiconductor package
WO2017006633A1 (ja) * 2015-07-07 2017-01-12 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2017022167A (ja) * 2015-07-07 2017-01-26 アオイ電子株式会社 半導体装置およびその製造方法
TWI692069B (zh) * 2015-07-07 2020-04-21 日商青井電子股份有限公司 半導體裝置及半導體裝置之製造方法
US10854557B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device packaging with metallic shielding layer
US10854560B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device and semiconductor device manufacturing method
GB2556255B (en) * 2015-07-07 2021-02-10 Mitsubishi Electric Corp Semiconductor device and semiconductor device manufacturing method
GB2556255A (en) * 2015-07-07 2018-05-23 Mitsubishi Electric Corp Semiconductor device and method for manufacturing semiconductor device
JP2017220654A (ja) * 2016-06-11 2017-12-14 新日本無線株式会社 電磁シールドを備えた半導体装置及びその製造方法
KR101962017B1 (ko) * 2016-06-29 2019-03-25 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US10373898B2 (en) 2016-06-29 2019-08-06 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP2018006464A (ja) * 2016-06-29 2018-01-11 三菱電機株式会社 半導体装置およびその製造方法
KR20180002531A (ko) * 2016-06-29 2018-01-08 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2017108172A (ja) * 2017-03-02 2017-06-15 アオイ電子株式会社 半導体装置
WO2018207583A1 (ja) * 2017-05-09 2018-11-15 三菱電機株式会社 半導体装置およびその製造方法
JPWO2018207583A1 (ja) * 2017-05-09 2019-12-12 三菱電機株式会社 半導体装置およびその製造方法
JP2018056571A (ja) * 2017-10-31 2018-04-05 三菱電機株式会社 半導体パッケージ
US10985030B2 (en) 2018-11-19 2021-04-20 Rohm Co., Ltd Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5802695B2 (ja) 2015-10-28
TW201438119A (zh) 2014-10-01
TWI552235B (zh) 2016-10-01
CN104064553A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
CN108109927B (zh) 半导体器件及其制造方法
WO2017006633A1 (ja) 半導体装置および半導体装置の製造方法
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
TW201340261A (zh) 半導體裝置及其製造方法
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
JP4845090B2 (ja) 回路装置の製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US10490485B2 (en) Semiconductor device
WO2021215472A1 (ja) 半導体装置
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP7022510B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2019110278A (ja) 半導体装置
JP6333894B2 (ja) 配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
JP7364168B2 (ja) 半導体モジュール及び半導体デバイス収容体
JP2019050297A (ja) 半導体装置
JP3938525B2 (ja) 半導体装置の製造方法
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
CN118263216A (en) Lead frame pin cutting structure, packaging structure and manufacturing method of packaging structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R151 Written notification of patent or utility model registration

Ref document number: 5802695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350