KR101962017B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101962017B1
KR101962017B1 KR1020170081633A KR20170081633A KR101962017B1 KR 101962017 B1 KR101962017 B1 KR 101962017B1 KR 1020170081633 A KR1020170081633 A KR 1020170081633A KR 20170081633 A KR20170081633 A KR 20170081633A KR 101962017 B1 KR101962017 B1 KR 101962017B1
Authority
KR
South Korea
Prior art keywords
terminal
conductive material
semiconductor device
sealing resin
lead frame
Prior art date
Application number
KR1020170081633A
Other languages
English (en)
Other versions
KR20180002531A (ko
Inventor
유지 이와이
가츠미 미야와키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20180002531A publication Critical patent/KR20180002531A/ko
Application granted granted Critical
Publication of KR101962017B1 publication Critical patent/KR101962017B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(과제) 본 발명은 반도체 장치 및 그 제조 방법과 관련되고, 고주파 전자 부품으로서의 이용에 적합한 반도체 장치 및 그 제조 방법에 관한 것이고, 봉지 수지에 의해 봉지되고, 전자파에 대한 실드 기능을 구비한 반도체 장치로서, 소형화가 가능한 반도체 장치 및 그 제조 방법을 얻는 것을 목적으로 한다.
(해결 수단) 본 발명과 관련되는 반도체 장치는 제 1 단자와, 접지를 위한 제 2 단자를 구비한 리드 프레임과, 상기 리드 프레임을 덮는 봉지 수지와, 상기 제 2 단자의 일부로서, 상기 봉지 수지로부터 노출된 노출부와, 상기 봉지 수지의 표면을 덮고, 상기 노출부에 있어서 상기 제 2 단자와 접촉하는 도전성 재료를 구비한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법과 관련되고, 고주파 전자 부품으로서의 이용에 적합한 반도체 장치 및 그 제조 방법에 관한 것이다.
특허 문헌 1에는, 봉지 수지에 의해 봉지된 반도체 장치가 개시되어 있다. 이 반도체 장치에서는, 봉지 수지의 표면을 도전성 재료로 덮는 것에 의해, 전자파에 대한 실드 기능이 마련되어 있다. 실드 기능을 얻기 위해, 도전성 재료는 그라운드와 접속된다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2013-197209호 공보
특허 문헌 1에 나타내어지는 구조에서는, 도전성 재료를 그라운드와 접속하기 위해, 반도체 장치가 구비하는 단자보다 바깥쪽의 영역에, 접지를 위한 도전체를 배치하고 있다. 이 구조에서는, 도전체를 배치하기 위해 칩 사이즈를 확장할 필요가 있다. 이 때문에, 반도체 장치의 소형화가 방해된다.
본 발명은, 상술한 문제점을 해결하기 위해 이루어진 것으로, 제 1 목적은, 봉지 수지에 의해 봉지되고, 전자파에 대한 실드 기능을 구비한 반도체 장치로서, 소형화가 가능한 반도체 장치를 얻는 것이다.
제 2 목적은, 봉지 수지에 의해 봉지되고, 전자파에 대한 실드 기능을 구비한 반도체 장치로서, 소형화가 가능한 반도체 장치의 제조 방법을 얻는 것이다.
본 발명과 관련되는 반도체 장치는, 제 1 단자와, 접지를 위한 제 2 단자를 구비한 리드 프레임과, 상기 리드 프레임을 덮는 봉지 수지와, 상기 제 2 단자의 일부로서, 상기 봉지 수지로부터 노출된 노출부와, 상기 봉지 수지의 표면을 덮고, 상기 노출부에 있어서 상기 제 2 단자와 접촉하는 도전성 재료를 구비한다.
본 발명과 관련되는 반도체 장치의 제조 방법은, 제 1 단자와, 접지를 위한 제 2 단자를 구비한 리드 프레임을 봉지 수지로 덮고, 상기 제 2 단자에 상기 봉지 수지로부터 노출된 노출부를 형성하는 봉지 공정과, 상기 노출부에 있어서 도전성 재료가 상기 제 2 단자와 접촉하도록, 상기 봉지 수지의 표면에 상기 도전성 재료를 도포하는 도전성 재료 형성 공정을 구비한다.
본 발명과 관련되는 반도체 장치에서는, 리드 프레임이 봉지 수지에 의해 덮인다. 이 때문에, 제 1 단자는 봉지 수지에 의해 덮여 있다. 또한, 제 2 단자에는 봉지 수지로부터 노출된 노출부가 형성된다. 따라서, 봉지 수지의 표면을 도전성 재료로 덮으면, 도전성 재료는 노출부에 있어서, 제 2 단자와 접촉한다. 한편, 제 1 단자는 봉지 수지에 의해 덮여 있기 때문에, 도전성 재료와는 접촉하지 않는다. 따라서, 접지를 위한 제 2 단자만을 도전성 재료와 접촉시키는 것이 가능하게 된다. 이 때문에, 전자파에 대한 실드가 되는 도전성 재료를 접지하고, 실드 기능을 얻는 것이 가능하게 된다. 여기서, 본 발명과 관련되는 반도체 장치에서는, 제 2 단자상에서 도전성 재료와 그라운드를 접속하는 것이 가능하게 된다. 이 때문에, 도전성 재료를 접지하기 위해, 단자보다 바깥쪽의 영역에 접지를 위한 도전체를 배치할 필요가 없다. 따라서, 반도체 장치를 소형화하는 것이 가능하게 된다.
본 발명과 관련되는 반도체 장치의 제조 방법에서는, 봉지 공정에 있어서 리드 프레임을 봉지 수지로 덮는다. 이 때문에, 제 1 단자는 봉지 수지에 의해 덮인다. 또한, 제 2 단자에는, 봉지 수지로부터 노출된 노출부가 형성된다. 따라서, 봉지 수지의 표면을 도전성 재료로 덮으면, 도전성 재료는 노출부에 있어서, 제 2 단자와 접촉한다. 한편, 제 1 단자는 봉지 수지에 의해 덮여 있기 때문에, 도전성 재료와는 접촉하지 않는다. 따라서, 접지를 위한 제 2 단자만을 도전성 재료와 접촉시키는 것이 가능하게 된다. 이 때문에, 전자파에 대한 실드가 되는 도전성 재료를 접지하고, 실드 기능을 얻는 것이 가능하게 된다. 여기서, 본 발명과 관련되는 반도체 장치에서는, 제 2 단자상에서 도전성 재료와 그라운드를 접속하는 것이 가능하게 된다. 이 때문에, 도전성 재료를 접지하기 위해, 단자보다 바깥쪽의 영역에 접지를 위한 도전체를 배치할 필요가 없다. 따라서, 반도체 장치를 소형화하는 것이 가능하게 된다.
도 1은 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 단면도이다.
도 2는 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 평면도이다.
도 3은 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법을 설명하는 도면이다.
도 4(a)는 하프 다이싱을 실시한 상태를 나타내는 제 1 단자 부분에 있어서의 단면도이다. 도 4(b)는 하프 다이싱을 실시한 상태를 나타내는 제 2 단자 부분에 있어서의 단면도이다. 도 4(c)는 도전성 재료를 형성한 상태를 나타내는 제 1 단자 부분에 있어서의 단면도이다. 도 4(d)는 도전성 재료를 형성한 상태를 나타내는 제 2 단자 부분에 있어서의 단면도이다.
도 5는 본 발명의 실시의 형태 2와 관련되는 반도체 장치의 단면도이다.
도 6은 본 발명의 실시의 형태 2와 관련되는 반도체 장치의 평면도이다.
도 7은 본 발명의 실시의 형태 3과 관련되는 반도체 장치의 단면도이다.
도 8은 본 발명의 실시의 형태 4와 관련되는 반도체 장치의 단면도이다.
도 9는 본 발명의 실시의 형태 4와 관련되는 리드 프레임의 평면도이다.
도 10은 본 발명의 실시의 형태 5와 관련되는 반도체 장치의 단면도이다.
도 11은 본 발명의 실시의 형태 6과 관련되는 반도체 장치의 단면도이다.
본 발명의 실시의 형태와 관련되는 반도체 장치에 대하여 도면을 참조하여 설명한다. 동일한 또는 대응하는 구성 요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시의 형태 1.
도 1은 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 단면도이다. 도 2는 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 평면도이다. 본 실시의 형태와 관련되는 반도체 장치(100)는, 리드 프레임(20)을 구비한다. 리드 프레임(20)은, 제 1 단자(23) 및 제 2 단자(22)를 구비한다. 제 1 단자(23) 및 제 2 단자(22)는, 반도체 장치(100)의 단부(11)에 배치된다. 제 2 단자(22)는, 제 1 단자(23)보다 키가 크다. 제 2 단자는, 접지를 위한 그라운드 단자이다. 또, 도 2에 나타내는 바와 같이, 본 실시의 형태에서는 제 1 단자(23)와 제 2 단자(22)는 교대로 배치되어 있지만, 제 1 단자(23) 및 제 2 단자(22)는 다른 배치 및 수이더라도 좋다.
리드 프레임(20)은, 중앙에 반도체 칩(12)을 탑재하기 위한 다이 패드(21)를 구비한다. 다이 패드(21)의 표면에는, 접합제(16)에 의해 반도체 칩(12) 및 회로 기판(14)이 고정되어 있다. 반도체 칩(12) 및 회로 기판(14)은 와이어(18)에 의해 접속되어 있다. 또한, 반도체 칩(12) 및 회로 기판(14)은 와이어(18)에 의해 제 1 단자(23)와 접속되어 있다. 회로 기판(14)은, 예컨대 세라믹 또는 유리 에폭시 등의 유전체 기판상에 금속 배선을 형성한 것이다. 또한, 회로 기판(14)은 갈륨비소, 유리 기판 또는 실리콘 등의 반도체 기판상에 금속 배선을 형성한 것 등이더라도 좋다. 특히 반도체 기판을 이용하는 경우에는, 반도체 칩(12)에 형성한 능동 소자 이외의 능동 소자를 회로 기판(14)상에 집적화할 수 있다.
리드 프레임(20)은, 봉지 수지(30)에 의해 덮여 있다. 봉지 수지(30)의 표면은 도전성 재료(40)로 덮여 있다. 또, 도 2에서는 편의상, 봉지 수지(30) 및 도전성 재료(40)는 생략되어 있다. 리드 프레임(20), 봉지 수지(30), 도전성 재료(40)는 패키지(10)를 형성한다. 본 실시의 형태에 있어서, 패키지(10)는 QFN(Quad Flat No-Lead) 패키지이다.
또한, 제 2 단자(22)에는 단부(11)에 노치(notch)가 마련되어 있다. 이 때문에, 제 2 단자(22)는 단부(11)에 두께가 얇은 부분을 구비한다. 또한, 단부(11)의 두께가 얇은 부분에 있어서도, 제 2 단자(22)는 제 1 단자(23)보다 높다. 봉지 수지(30)는, 단부(11)에 박육부(thin wall part)(50)를 구비한다. 단부(11)에 있어서, 박육부(50)의 높이는, 제 2 단자(22)의 높이와 동일하고, 제 1 단자(23)의 높이보다 높다. 따라서, 제 1 단자(23)는, 봉지 수지(30)에 의해 피복된 상태가 된다. 또한, 단부(11)에 있어서, 제 2 단자(22)의 일부가 봉지 수지(30)로부터 노출된 노출부(24)가 형성된다. 노출부(24) 및 박육부(50)는, 다이 패드(21)를 둘러싸도록, 단부(11)에 형성된다. 단부(11)에 있어서, 도전성 재료(40)는, 박육부(50)의 표면 및 노출부(24)를 덮도록 형성된다. 이때, 노출부(24)에 있어서, 제 2 단자(22)와 도전성 재료(40)가 접촉한다.
다음으로, 반도체 장치(100)의 제조 방법을 설명한다. 우선, 단자 형성 공정을 실시한다. 단자 형성 공정은, 제 2 단자(22)가 제 1 단자(23)보다 키가 커지도록, 제 1 단자(23) 및 제 2 단자(22)를 형성하는 공정이다. 단자 형성 공정에서는, 제 1 단자(23)에 대하여 하프 에칭을 실시한다. 따라서, 제 2 단자(22)는 제 1 단자(23)보다 키가 커진다.
다음으로, 반도체 칩(12) 및 회로 기판(14)을 접합제(16)로 다이 패드(21)의 표면에 고정한다. 다음으로, 반도체 칩(12), 회로 기판(14) 및 제 1 단자(23)를, 와이어(18)로 배선한다. 다음으로, 봉지 공정을 실시한다. 봉지 공정에 있어서, 우선, 리드 프레임(20)을 봉지 수지(30)로 덮는다. 이것에 의해, 반도체 칩(12)을 이물 및 외력으로부터 보호하는 것이 가능하게 된다.
다음으로, 하프 다이싱 공정을 실시한다. 도 3은 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법을 설명하는 도면이다. 또, 도 3에서는 편의상, 봉지 수지(30) 및 도전성 재료(40)는 생략되어 있다. 하프 다이싱 공정에서는, 반도체 장치(100)의 단부(11)에 있어서, 반도체 장치(100)를 둘러싸도록 하프 다이싱을 행한다. 여기서, 하프 다이싱이란, 반도체 장치(100)가 절단되지 않을 깊이까지 반도체 장치(100)에 다이싱을 행하는 것을 나타낸다. 이 결과, 도 3에 나타내는 실선(25)보다 바깥쪽에 있어서, 반도체 장치(100)에 노치가 마련된다.
본 실시의 형태에서는, 봉지 수지(30)의 일부와 제 2 단자(22)의 일부를 잘라내고, 제 1 단자(23)에는 도달하지 않는 깊이까지, 반도체 장치(100)에 하프 다이싱을 실시한다. 따라서, 하프 다이싱은, 제 1 단자(23)를 피복 상태로 유지하고, 제 2 단자(22)를 봉지 수지(30)로부터 노출시킨다. 또한, 하프 다이싱에 의해, 봉지 수지(30)에는 박육부(50)가 마련된다.
도 4(a)는 하프 다이싱을 실시한 상태를 나타내는 제 1 단자 부분에 있어서의 단면도이다. 하프 다이싱 공정에 있어서, 반도체 장치(100)는, 제 1 단자(23)의 표면에 도달하지 않는 깊이까지 다이싱된다. 따라서, 제 1 단자(23)는 단부(11)에 있어서도, 봉지 수지(30)에 덮여 있다.
도 4(b)는 하프 다이싱을 실시한 상태를 나타내는 제 2 단자 부분에 있어서의 단면도이다. 하프 다이싱 공정에 있어서, 제 2 단자(22)의 표면 및 측면의 일부가 잘라내어진다. 이 결과, 제 2 단자(22)의 일부가 봉지 수지(30)로부터 노출된 노출부(24)가 형성된다. 따라서, 반도체 장치(100)의 단부(11)에 있어서, 노출부(24)와 박육부(50)가 다이 패드(21)를 둘러싸도록 형성되게 된다.
다음으로, 도전성 재료 형성 공정을 실시한다. 도전성 재료 형성 공정에서는, 봉지 수지(30)의 표면 및 노출부(24)에 도전성 재료(40)를 도포한다. 도 4(c)는 도전성 재료를 형성한 상태를 나타내는 제 1 단자(23) 부분에 있어서의 단면도이다. 제 1 단자(23)는, 봉지 수지(30)로 덮여 있다. 따라서, 제 1 단자(23)와 도전성 재료(40)는 접촉하지 않는다. 도 4(d)는 도전성 재료를 형성한 상태를 나타내는 제 2 단자 부분에 있어서의 단면도이다. 제 2 단자(22)는 노출부(24)에 있어서, 봉지 수지(30)로부터 노출되어 있다. 따라서, 노출부(24)에 있어서, 도전성 재료(40)와 제 2 단자(22)는 접촉한다. 다음으로, 반도체 장치(100)를 둘러싸도록 풀 다이싱을 실시한다. 이 결과, 반도체 장치(100)는 조각으로 분리된다. 도전성 재료 형성 공정에서는, Au, Ag, Cu, 니크롬 등의 금속을 이용하여, 스퍼터법으로 도전성 재료(40)를 형성한다. 또한, Au, Ag, Cu, 니크롬 등을 이용하여, 금속 증착법으로 도전성 재료(40)를 형성하더라도 좋다. 또한, Ag, Cu 등의 초미세 금속 입자의 소결법으로 도전성 재료(40)를 형성하더라도 좋다. 또한, Au, Ag, Cu, Pd 등을 이용한 도금에 의해 도전성 재료(40)를 형성하더라도 좋다. 또한, 도전성 불소 수지 등의 도전성 폴리머의 도포에 의해 도전성 재료(40)를 형성하더라도 좋다. 또한, Ag, Cu, Pd 등을 이용한 금속 분말 페이스트의 도포에 의해 도전성 재료(40)를 형성하더라도 좋다.
본 실시의 형태와 관련되는 반도체 장치(100)에서는, 도전성 재료(40)에 의해 패키지(10)의 표면이 덮인다. 도전성 재료(40)는, 제 2 단자(22)와 노출부(24)에 있어서 접촉한다. 제 2 단자(22)는, 반도체 장치(100)를 접지하기 위한 그라운드 단자이다. 따라서, 반도체 장치(100)가 실장되었을 때에는, 도전성 재료(40)는 제 2 단자(22)를 거쳐서 접지된다. 이 때문에, 도전성 재료(40)는, 전자파에 대한 실드 기능을 구비하게 된다.
또한, 본 실시의 형태에서는, 하프 다이싱을 실시함으로써 형성된 노치의 표면에도 도전성 재료(40)가 도포된다. 따라서, 도 1에 나타내는 바와 같이, 패키지(10)의 측면에도 도전성 재료(40)를 형성하는 것이 가능하게 된다. 이 때문에, 패키지(10)의 측면에도, 실드 기능이 구비된다. 따라서, 도전성 재료(40)가 패키지의 상면에만 형성되는 경우와 비교하여, 실드 기능을 강화하는 것이 가능하게 된다. 또한, 제 1 단자(23)는, 하프 다이싱 공정의 실시 후에도, 봉지 수지(30)에 덮여 있다. 이 때문에, 도전성 재료(40)에 의해 노치의 표면을 덮더라도, 제 1 단자(23)와 도전성 재료(40)는 쇼트하지 않는다.
고주파 회로 모듈에서는, 패키지 내부에 실장된 고주파 전자 부품이 발하는 전자파가 누설되는 경우가 있다. 또한, 패키지 외부로부터 침입하는 전자파에 의한 고주파 전자 부품으로의 간섭이 발생하는 경우가 있다. 이 전자파의 영향을 억제하는 방법으로서, 금속을 주체로 하여 구성된 메탈 구조 패키지를 사용하는 것이 생각된다. 그러나, 메탈 구조 패키지는, 몰드 수지 봉지 패키지에 비하여 가격이 비싸다. 이것에 비하여, 본 실시의 형태에 있어서의 패키지(10)는, 몰드 수지에 의해 봉지된 QFN 패키지이다. 본 실시의 형태에서는, 몰드 수지에 의해 봉지된 QFN 패키지를 도전성 재료(40)로 덮음으로써, 전자파에 대한 실드 기능이 얻어진다. 따라서, 낮은 비용으로 전자파에 대한 실드 기능을 얻는 것이 가능하게 된다.
또한, 봉지 수지를 덮는 도전성 재료를 접지하는 방법으로서, 반도체 장치가 구비하는 단자보다 바깥쪽의 영역에, 접지를 위한 도전체를 배치하고, 도전체와 도전성 재료를 접속하는 구조가 생각된다. 이 경우, 도전체를 배치하기 위해 칩 사이즈를 확장할 필요가 있다. 이것에 비하여, 본 발명과 관련되는 반도체 장치(100)에서는, 제 2 단자(22)를 통해서 도전성 재료(40)와 그라운드를 접속하는 것이 가능하게 된다. 제 2 단자(22)와 도전성 재료(40)는, 제 2 단자(22)의 표면에 형성된 노출부(24)에 있어서 접촉한다. 이 때문에, 도전성 재료(40)를 접지하기 위해 칩 사이즈를 확장할 필요가 없다. 따라서, 실드 기능을 얻기 위해 칩 사이즈가 증대되는 것을 억제할 수 있다. 이 때문에, 반도체 장치(100)를 소형화하는 것이 가능하게 된다.
본 실시의 형태에서는, 반도체 장치(100)를 둘러싸도록, 반도체 장치(100)의 외주부 전체에 하프 다이싱이 실시되었다. 본 실시의 형태의 변형예로서, 하프 다이싱이 실시되는 개소는, 제 2 단자(22)에 봉지 수지(30)로부터 노출된 노출부(24)가 형성되면, 외주부 전체가 아니더라도 좋다. 예컨대, 하프 다이싱은, 봉지 수지(30)의 외주부 중 1변~3변에만 실시되는 것으로 하더라도 좋다. 또한, 본 실시의 형태에서는, 다이 패드(21)에는, 반도체 칩(12) 및 회로 기판(14)이 탑재되어 있다. 이것에 비하여, 다이 패드(21)에는, 반도체 칩(12)이 탑재되어 있으면, 회로 기판(14)이 탑재되어 있지 않더라도 좋다. 이 경우, 노출부(24) 및 박육부(50)는, 반도체 칩(12)을 둘러싸도록 형성된다. 또한, 반도체 칩(12) 및 회로 기판(14) 이외의 회로 부품이 다이 패드(21)에 탑재되어 있더라도 좋다.
실시의 형태 2.
도 5는 본 발명의 실시의 형태 2와 관련되는 반도체 장치의 단면도이다. 본 실시의 형태와 관련되는 반도체 장치(200)는, 리드 프레임(220)을 구비한다. 리드 프레임(220)은, 제 1 단자(23) 및 제 2 단자(222)를 구비한다. 제 2 단자(222)는, 제 3 단자(228) 및 제 3 단자(228)의 표면에 배치된 도전성 부품(226)을 구비한다. 제 3 단자(228)는, 제 1 단자(23)와 동일한 높이를 구비한다. 따라서, 제 2 단자(222)는 제 1 단자(23)보다 키가 커진다. 제 3 단자(228)는, 접지를 위한 그라운드 단자이다.
리드 프레임(220)은, 봉지 수지(230)에 덮인다. 봉지 수지(230)는, 반도체 장치(200)의 단부(211)에 있어서, 박육부(250)를 구비한다. 단부(211)에 있어서, 박육부(250)의 높이는, 제 2 단자(222)의 높이와 동일하고, 제 1 단자(23) 및 제 3 단자(228)의 높이보다 높다. 따라서, 제 1 단자(23)는, 봉지 수지(230)에 의해 피복된 상태가 된다. 또한, 단부(211)에 있어서, 도전성 부품(226)의 일부가 봉지 수지(230)로부터 노출된 노출부(224)가 형성된다. 노출부(224)에 있어서, 제 2 단자(222)와 도전성 재료(240)가 접촉한다.
도 6은 본 발명의 실시의 형태 2와 관련되는 반도체 장치의 평면도이다. 도 6에 있어서, 봉지 수지(230) 및 도전성 재료(240)는 편의상 생략되어 있다. 본 실시의 형태에 있어서, 반도체 장치(200)는 제 2 단자(222)를 대향하는 변에 1개씩 구비하지만, 제 2 단자(222)는 다른 배치 및 수이더라도 좋다.
다음으로, 반도체 장치(200)의 제조 방법에 대하여 설명한다. 우선, 단자 형성 공정을 실시한다. 본 실시의 형태에 있어서, 단자 형성 공정에서는 제 1 단자(23) 및 제 3 단자(228)에 하프 에칭을 실시한다. 이 결과, 제 1 단자(23) 및 제 3 단자(228)는 동일한 높이에 형성된다. 다음으로, 제 3 단자(228)의 표면에 도전성 부품(226)을 배치한다. 도전성 부품(226)은, 접합제에 의해 제 3 단자(228)의 표면에 고정된다. 이 결과, 제 2 단자(222)가 형성된다. 여기서, 도전성 부품(226)의 고정은, 다이 패드(21)에 반도체 칩(12) 및 회로 기판(14)을 고정하는 공정에서 행하더라도 좋다.
다음의 공정은 실시의 형태 1과 마찬가지이다. 또, 하프 다이싱 공정에 있어서, 실시의 형태 1과 마찬가지로, 제 1 단자(23)를 피복 상태로 유지하고, 제 2 단자(222)를 노출시키는 깊이까지 하프 다이싱이 실시된다. 이 때문에, 하프 다이싱 공정에서는, 봉지 수지(230)의 일부와 도전성 부품(226)의 일부가 잘라내어진다. 이 결과, 반도체 장치(200)의 단부(211)에 있어서, 노출부(224)와 박육부(250)가 다이 패드(21)를 둘러싸도록 형성된다.
실시의 형태 1과 마찬가지로, 본 실시의 형태에 있어서도, 봉지 수지(230)의 상면 및 노치의 표면이 도전성 재료(240)로 덮인다. 반도체 장치(200)가 실장되었을 때에는, 도전성 재료(240)는, 도전성 부품(226) 및 제 3 단자(228)를 거쳐서 접지된다. 따라서, 패키지(210)의 상면 및 측면에 전자파에 대한 실드를 형성하는 것이 가능하게 된다.
실시의 형태 1에서는, 하프 에칭을 실시하는 시점에, 제 2 단자(22)의 배치를 결정할 필요가 있다. 이것에 비하여, 본 실시의 형태에서는, 모든 단자에 하프 에칭을 실시한다. 이 때문에, 하프 에칭을 실시하는 시점에서는, 제 2 단자(222)의 배치를 결정할 필요가 없다. 제 2 단자(222)의 배치는, 도전성 부품(226)을 고정하는 단자를 선택하는 것에 의해, 임의로 변경이 가능하게 된다. 따라서, 모든 단자에 하프 에칭을 실시한 공통의 리드 프레임을 복수의 제품에서 사용하고, 나중에 제 2 단자(222)의 배치를 제품 사양에 따라 변경하는 것이 가능하게 된다.
실시의 형태 3.
도 7은 본 발명의 실시의 형태 3과 관련되는 반도체 장치의 단면도이다. 본 실시의 형태와 관련되는 반도체 장치(300)는, 리드 프레임(320)을 구비한다. 리드 프레임(320)은, 제 1 단자(23) 및 제 2 단자(322)를 구비한다. 제 2 단자(322)는, 실시의 형태 2와 마찬가지의 제 3 단자(228) 및 제 3 단자(228)의 표면에 배치된 도전성 부품(326)을 구비한다.
리드 프레임(320)은, 봉지 수지(330)로 덮인다. 봉지 수지(330)는, 제 2 단자(322)와 높이가 일치하도록 형성되어 있다. 이 때문에, 도전성 부품(326)의 표면은, 봉지 수지(330)의 표면으로부터 노출된다. 따라서, 본 실시의 형태에 있어서, 노출부(324)는 봉지 수지(330)의 표면으로부터 도전성 부품(326)의 표면이 노출됨으로써 형성된다. 도전성 재료(340)는, 봉지 수지(330)의 상면을 덮도록 형성된다. 이때, 노출부(324)에 있어서, 제 2 단자(322)와 도전성 재료(340)가 접촉한다.
다음으로, 반도체 장치(300)의 제조 방법에 대하여 설명한다. 반도체 장치(300)의 제조 방법은, 하프 에칭을 실시하는 공정까지는 실시의 형태 2와 마찬가지이다. 하프 에칭의 실시 후에, 제 3 단자(228)의 표면에 도전성 부품(326)을 배치한다. 도전성 부품(326)은, 접합제에 의해 제 1 단자(23)의 표면에 고정된다. 이 결과, 제 2 단자(322)가 형성된다.
다음으로, 봉지 공정을 실시한다. 봉지 공정에서는, 리드 프레임(320)이 봉지 수지(330)로 덮인다. 여기서, 도전성 부품(326)의 높이는, 제 3 단자(228)의 표면에 있어서의 봉지 수지(330)의 높이와 동일하게 되도록 설정되어 있다. 따라서, 봉지 수지(330)의 표면으로부터 도전성 부품(326)의 표면이 노출된다. 이 때문에, 노출부(324)가 형성된다. 다음으로, 도전성 재료 형성 공정을 실시한다. 도전성 재료 형성 공정에서는, 봉지 수지(330)의 상면 및 노출부(324)가 도전성 재료(340)로 덮인다. 이때, 도전성 재료(340)와 노출부(324)가 접촉한다. 따라서, 전자파에 대한 실드 기능을 얻는 것이 가능하게 된다.
실시의 형태 3에서는, 패키지(310)의 상면이 도전성 재료(340)로 덮인다. 이 때문에, 패키지(310)의 상면에 실드 기능을 얻는 것이 가능하게 된다. 또한, 실시의 형태 2와 마찬가지로, 모든 단자에 하프 에칭을 실시한 공통의 리드 프레임을 복수의 제품에서 사용하는 것이 가능하게 된다. 또한, 본 실시의 형태에서는 하프 다이싱 공정이 불필요하게 된다. 따라서, 조립 비용의 저감이 가능하게 된다.
본 실시의 형태에서는, 제 3 단자(228)의 표면에 도전성 부품(326)을 배치한다. 이 때문에, 제 1 단자(23)보다 키가 커지도록 제 2 단자(322)가 형성된다. 본 실시의 형태의 변형예로서, 실시의 형태 1과 마찬가지로, 제 1 단자(23)에 하프 에칭을 실시하고, 제 2 단자(322)보다 키가 작아지도록 제 1 단자(23)를 형성하더라도 좋다. 이 경우, 단자 형성 공정의 실시 전에 있어서, 리드 프레임(320)은, 제 1 단자(23) 및 제 2 단자(322)를 구비한다. 여기서, 단자 형성 공정의 실시 전에 있어서, 제 1 단자(23) 및 제 2 단자(322)는, 봉지 수지(330)의 높이와 동일한 높이를 구비한다.
실시의 형태 4.
도 8은 본 발명의 실시의 형태 4와 관련되는 반도체 장치의 단면도이다. 본 실시의 형태와 관련되는 반도체 장치(400)는, 리드 프레임(420)을 구비한다. 리드 프레임(420)은, 제 1 단자(23) 및 제 2 단자(422)를 구비한다. 제 2 단자(422)는, 일단이 다이 패드(21)와 일체로 된 핀(429)으로 형성된다. 핀(429)은, 제 1 단자(23)보다 키가 크고, 다이 패드(21)의 표면과 수직 방향으로 연장된다.
리드 프레임(420)은, 봉지 수지(430)로 덮인다. 핀(429)의 타단은, 봉지 수지(430)의 표면으로부터 노출되어 있다. 따라서, 본 실시의 형태에 있어서 노출부(424)는, 핀(429)의 타단이 봉지 수지(430)의 표면으로부터 노출됨으로써 형성되어 있다. 도전성 재료(440)는, 봉지 수지(430)의 표면을 덮도록 형성된다. 이때, 노출부(424)에 있어서, 제 2 단자(422)와 도전성 재료(440)가 접촉한다.
다음으로, 반도체 장치(400)의 제조 방법에 대하여 설명한다. 반도체 장치(400)의 제조 방법은, 하프 에칭을 실시하는 공정까지는 실시의 형태 2와 마찬가지이다. 도 9는 본 발명의 실시의 형태 4와 관련되는 리드 프레임의 평면도이다. 도 9는 하프 에칭의 실시 후의 리드 프레임(420)을 나타낸다. 리드 프레임(420)은, 제 1 단자(23) 및 핀(429)을 구비한다. 하프 에칭의 실시 후에, 핀(429)이 다이 패드(21)의 표면과 수직 방향을 향하도록, 핀(429)을 구부린다. 이것에 의해, 제 2 단자(422)가 형성된다. 본 실시의 형태에 있어서, 핀(429)은 뿌리로부터 구부러져 있다. 이것에 비하여, 핀(429)의 타단이 봉지 수지(430)의 표면을 향하면, 핀(429)을 도중으로부터 구부리더라도 좋다. 여기서, 제 2 단자(422)의 타단이 봉지 수지(430)의 표면으로부터 노출되도록, 제 2 단자(422)의 높이를 조정한다.
다음으로, 봉지 공정을 실시한다. 봉지 공정에서는, 리드 프레임(420)이 봉지 수지(430)로 덮인다. 여기서, 제 2 단자(422)의 타단이 봉지 수지(430)의 표면으로부터 노출되도록, 제 2 단자(422)의 높이는 조정되어 있다. 이 때문에, 봉지 수지(430)의 표면으로부터 제 2 단자(422)의 타단이 노출된다. 따라서, 제 2 단자(422)의 타단에 노출부(424)가 형성된다.
다음으로, 도전성 재료 형성 공정을 실시한다. 도전성 재료 형성 공정에서는, 봉지 수지(430)의 상면 및 노출부(424)가 도전성 재료(440)로 덮인다. 이때, 도전성 재료(440)와 제 2 단자(422)의 타단이 접촉한다. 여기서, 제 2 단자(422)의 일단은, 다이 패드(21)로부터 연장되고 있다. 다이 패드(21)는, 반도체 장치(400)가 실장되었을 때에는, 그라운드와 접속된다. 따라서, 반도체 장치(400)가 실장되었을 때에는, 도전성 재료(440)는 제 2 단자(422)를 거쳐서 접지된다. 이 때문에, 패키지(410)의 상면에 전자파에 대한 실드 기능을 구비하는 것이 가능하게 된다.
본 실시의 형태에서는, 제 2 단자(422)로서 다이 패드(21)로부터 연장되는 핀(429)이 이용된다. 본 실시의 형태에서는, 제 2 단자(422)는, 리드 프레임(420)의 단부에 배치되지 않는다. 따라서, 리드 프레임(420)의 단부에 있어서의 단자를 배치하기 위한 영역을 작게 하는 것이 가능하게 된다. 따라서, 리드 프레임(420)을 소형화하는 것이 가능하게 된다. 또한, 반도체 장치(400)가 다이 패드(21)로부터 연장되는 핀(429)을 구비함으로써, 반도체 장치(400)에 배치하는 것이 가능한 단자 수를 늘릴 수 있다.
실시의 형태 5.
도 10은 본 발명의 실시의 형태 5와 관련되는 반도체 장치의 단면도이다. 본 실시의 형태와 관련되는 리드 프레임(420)의 구성은 실시의 형태 4와 마찬가지이다. 본 실시의 형태에서는, 반도체 장치(500)의 단부(511)에 있어서, 다이 패드(21)를 둘러싸도록 봉지 수지(530)에 박육부(550)가 마련된다. 박육부(550)는, 높이가 제 1 단자(23)의 높이보다 높다. 이 때문에, 제 1 단자(23)는, 박육부(550)에 있어서도, 봉지 수지(530)에 덮여 있다. 도전성 재료(540)는, 봉지 수지(530)의 표면 및 노출부(424)의 표면을 덮도록 형성된다. 노출부(424)에 있어서, 제 2 단자(422)와 도전성 재료(540)가 접촉한다.
다음으로, 반도체 장치(500)의 제조 방법에 대하여 설명한다. 반도체 장치(500)의 제조 방법은, 리드 프레임(420)을 봉지 수지(530)로 봉지하는 공정까지는 실시의 형태 4와 마찬가지이다. 다음으로, 하프 다이싱 공정을 실시한다. 하프 다이싱 공정에서는, 반도체 장치(500)를 둘러싸도록 단부(511)에 하프 다이싱을 실시한다. 하프 다이싱은, 제 1 단자(23)를 피복 상태로 유지하는 깊이까지 실시된다. 하프 다이싱 공정에 의해, 봉지 수지(530)의 표면 및 측면의 일부가 잘라내어진다. 이 결과, 단부(511)에 있어서 박육부(550)가 다이 패드(21)를 둘러싸도록 형성된다.
다음으로, 도전성 재료 형성 공정을 실시한다. 도전성 재료 형성 공정에서는, 봉지 수지(530)의 표면 및 노출부(424)에 도전성 재료(540)를 도포한다. 이때, 도전성 재료(540)와 제 2 단자(422)의 타단이 접촉한다. 따라서, 실시의 형태 4와 마찬가지로 전자파에 대한 실드 기능을 얻는 것이 가능하게 된다.
실시의 형태 4에서는, 패키지(410)의 상면에만 도전성 재료(440)가 마련되었다. 이것에 비하여, 본 실시의 형태에서는, 하프 다이싱 공정을 마련함으로써, 다이 패드(21)를 둘러싸도록 단부(511)에 노치가 형성된다. 따라서, 노치의 표면에도, 도전성 재료(540)가 형성된다. 이 때문에, 패키지(510)는 상면 및 측면에 도전성 재료(540)를 구비하게 된다. 따라서, 패키지(510)의 측면에도 실드 기능이 얻어지고, 반도체 장치(400)와 비교하여 실드 기능을 강화하는 것이 가능하게 된다.
실시의 형태 6.
도 11은 본 발명의 실시의 형태 6과 관련되는 반도체 장치의 단면도이다. 본 실시의 형태와 관련되는 반도체 장치(600)는, 리드 프레임(620)을 구비한다. 리드 프레임(620)은, 제 1 단자(23) 및 제 2 단자(622)를 구비한다. 제 2 단자(622)는, 제 1 단자(23)보다 키가 큰 핀(629)으로 형성된다. 핀(629)은, 일부가 다이 패드(21)와 일체로 되어, 도통하고 있다.
봉지 수지(630)는, 단부(611)에 박육부(650)를 구비한다. 박육부(650)의 높이는, 단부(611)에 있어서 제 2 단자(622)의 높이와 동일하고, 제 1 단자(23)의 높이보다 높다. 따라서, 제 1 단자(23)는, 봉지 수지(630)에 의해 피복된 상태가 된다. 또한, 단부(611)에 있어서, 제 2 단자(622)의 일부가 봉지 수지(630)로부터 노출된 노출부(624)가 형성된다. 노출부(624) 및 박육부(650)는, 단부(611)에 있어서 다이 패드(21)를 둘러싸도록 형성된다. 도전성 재료(640)는, 봉지 수지(630)의 표면 및 노출부(624)를 덮도록 형성된다. 이때, 노출부(624)에 있어서, 제 2 단자(622)와 도전성 재료(640)가 접촉한다.
다음으로, 반도체 장치(600)의 제조 방법에 대하여 설명한다. 우선, 단자 형성 공정을 실시한다. 단자 형성 공정에서는, 제 1 단자(23)에 하프 에칭을 실시한다. 하프 에칭에 의해, 제 1 단자(23)는, 핀(629)보다 키가 작아진다. 또한, 본 실시의 형태에서는 핀(629)이 제 2 단자(622)가 된다. 다음의 공정은, 실시의 형태 1과 마찬가지이다.
본 실시의 형태에서는, 봉지 수지(630)의 표면 및 노출부(624)가 도전성 재료(640)로 덮인다. 노출부(624)에 있어서, 도전성 재료(640)와 제 2 단자(622)가 접촉한다. 여기서, 제 2 단자(622)는, 다이 패드(21)와 접촉하고 있다. 따라서, 실시의 형태 5와 마찬가지로, 패키지(610)의 표면에 실드 기능을 구비하는 것이 가능하게 된다.
본 실시의 형태에서는, 하프 다이싱 공정을 구비한다. 따라서, 다이 패드(21)를 둘러싸도록 단부(611)에 노치가 형성된다. 따라서, 노치의 표면에도, 도전성 재료(640)가 형성된다. 이 때문에, 패키지(610)는 상면 및 측면에 도전성 재료(640)를 구비하게 된다. 따라서, 패키지(610)의 측면에도 실드 기능이 얻어진다. 또한, 실시의 형태 4와 마찬가지로, 반도체 장치(600)가 다이 패드(21)로부터 연장되는 핀(629)을 구비함으로써, 반도체 장치(600)에 배치하는 것이 가능한 단자 수를 늘릴 수 있다. 또한, 본 실시의 형태에서는, 핀(629)을 구부리는 공정이 불필요하게 된다. 따라서, 실시의 형태 5와 비교하여 조립성을 향상시키는 것이 가능하게 된다.
10, 210, 310, 410, 510, 610 : 패키지
100, 200, 300, 400, 500, 600 : 반도체 장치
23 : 제 1 단자
22, 222, 322, 422, 622 : 제 2 단자
20, 220, 320, 420, 620 : 리드 프레임
30, 230, 330, 430, 530, 630 : 봉지 수지
24, 224, 324, 624 : 노출부
40, 240, 340, 440, 540, 640, 340 : 도전성 재료
11, 211, 511, 611 : 단부
50, 250, 550, 650 : 박육부
228 : 제 3 단자
226, 326 : 도전성 부품
12 : 반도체 칩
21 : 다이 패드
429, 629 : 핀
14 : 회로 기판

Claims (17)

  1. 제 1 단자와, 접지를 위한 제 2 단자를 구비한 리드 프레임과,
    상기 리드 프레임을 덮는 봉지 수지와,
    상기 제 2 단자의 일부로서, 상기 봉지 수지로부터 노출된 노출부와,
    상기 봉지 수지의 표면을 덮고, 상기 노출부에 있어서 상기 제 2 단자와 접촉하는 도전성 재료를 구비하되,
    상기 리드 프레임은 반도체 칩을 탑재하기 위한 다이 패드와, 상기 제 1 단자보다 높고 일단이 상기 다이 패드와 일체로 된 핀을 구비하고,
    상기 제 2 단자는 상기 핀으로 형성되고,
    상기 노출부는 상기 핀의 타단이 상기 봉지 수지의 표면으로부터 노출됨으로써 형성되어 있는
    것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 봉지 수지는 상기 반도체 칩을 둘러싸도록, 높이가 상기 제 1 단자의 높이보다 높은 박육부를 구비하고,
    상기 도전성 재료는 상기 박육부의 표면을 덮는
    것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 봉지 수지의 측면은, 상기 도전성 재료로부터 노출되는
    것을 특징으로 하는 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단자는 상기 제 1 단자보다도 패키지의 내측에 설치되는
    것을 특징으로 하는 반도체 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 반도체 칩을 탑재하기 위한 다이 패드와, 제 1 단자와, 일단이 상기 다이 패드와 일체로 된 핀을 구비한 리드 프레임에서, 상기 핀의 타단이 상기 다이 패드의 표면과 수직 방향을 향하고, 상기 핀이 상기 제 1 단자보다 높아지도록, 상기 핀을 구부려 접지를 위한 제 2 단자를 형성하는 단자 형성 공정과,
    상기 리드 프레임을 봉지 수지로 덮고, 상기 제 2 단자에 상기 봉지 수지로부터 노출된 노출부를 형성하는 봉지 공정과,
    상기 노출부에 있어서 도전성 재료가 상기 제 2 단자와 접촉하도록, 상기 봉지 수지의 표면에 상기 도전성 재료를 도포하는 도전성 재료 형성 공정을 구비하되,
    상기 봉지 공정에서는 상기 핀의 타단이 상기 봉지 수지의 표면으로부터 노출되도록 상기 봉지 수지를 형성하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 9 항에 있어서,
    상기 봉지 공정은 상기 제 1 단자를 피복 상태로 유지하고, 상기 봉지 수지에 박육부를 형성하는 하프 다이싱을, 상기 반도체 장치를 둘러싸도록 실시하는 하프 다이싱 공정을 구비하고,
    상기 도전성 재료 형성 공정에서는 상기 반도체 칩을 둘러싸는 상기 박육부의 표면을 상기 도전성 재료로 덮는
    것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020170081633A 2016-06-29 2017-06-28 반도체 장치 및 그 제조 방법 KR101962017B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-128977 2016-06-29
JP2016128977A JP6597499B2 (ja) 2016-06-29 2016-06-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20180002531A KR20180002531A (ko) 2018-01-08
KR101962017B1 true KR101962017B1 (ko) 2019-03-25

Family

ID=60662316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170081633A KR101962017B1 (ko) 2016-06-29 2017-06-28 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10373898B2 (ko)
JP (1) JP6597499B2 (ko)
KR (1) KR101962017B1 (ko)
CN (1) CN107546196B (ko)
DE (1) DE102017210901B4 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
US11552006B2 (en) * 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
WO2022042998A1 (en) 2020-08-27 2022-03-03 Hitachi Energy Switzerland Ag Power semiconductor module and manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507108A (ja) * 2003-09-25 2007-03-22 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージの形成方法及びその構造
JP2014183142A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置、半導体装置の製造方法
WO2016092633A1 (ja) * 2014-12-09 2016-06-16 三菱電機株式会社 半導体パッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968377B2 (en) * 2005-09-22 2011-06-28 Stats Chippac Ltd. Integrated circuit protruding pad package system
CN101344222A (zh) * 2007-07-12 2009-01-14 富士迈半导体精密工业（上海）有限公司 室外灯具
JP2009094118A (ja) * 2007-10-04 2009-04-30 Panasonic Corp リードフレーム、それを備える電子部品及びその製造方法
US7977782B2 (en) * 2007-11-07 2011-07-12 Stats Chippac Ltd. Integrated circuit package system with dual connectivity
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7714419B2 (en) * 2007-12-27 2010-05-11 Stats Chippac Ltd. Integrated circuit package system with shielding
US8362598B2 (en) * 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
TWI404187B (zh) * 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
JP2013197209A (ja) 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
KR101840626B1 (ko) * 2013-08-29 2018-03-21 로베르트 보쉬 게엠베하 반도체 패키지 및 반도체 패키지의 제조 방법
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
US10729001B2 (en) * 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
JP6519181B2 (ja) 2015-01-09 2019-05-29 富士通株式会社 乱雑度の変化の傾向監視方法、乱雑度の変化の傾向監視プログラムおよび乱雑度の変化の傾向監視装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507108A (ja) * 2003-09-25 2007-03-22 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージの形成方法及びその構造
JP2014183142A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置、半導体装置の製造方法
WO2016092633A1 (ja) * 2014-12-09 2016-06-16 三菱電機株式会社 半導体パッケージ

Also Published As

Publication number Publication date
KR20180002531A (ko) 2018-01-08
US10373898B2 (en) 2019-08-06
CN107546196B (zh) 2020-03-13
US20180005926A1 (en) 2018-01-04
JP6597499B2 (ja) 2019-10-30
JP2018006464A (ja) 2018-01-11
DE102017210901A1 (de) 2018-01-04
DE102017210901B4 (de) 2021-05-27
CN107546196A (zh) 2018-01-05

Similar Documents

Publication Publication Date Title
US7646083B2 (en) I/O connection scheme for QFN leadframe and package structures
US6570249B1 (en) Semiconductor package
US7816186B2 (en) Method for making QFN package with power and ground rings
US20110049685A1 (en) Semiconductor device with electromagnetic interference shielding
CN110010489B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
US8736030B2 (en) Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same
US20060113642A1 (en) Semiconductor device
US8304268B2 (en) Fabrication method of semiconductor package structure
KR101962017B1 (ko) 반도체 장치 및 그 제조 방법
JP2005057067A (ja) 半導体装置およびその製造方法
EP3232467B1 (en) Semiconductor package
US10096555B2 (en) Shielded QFN package and method of making
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
US9704785B2 (en) Semiconductor package with die paddle
CN110600431A (zh) 集成电路封装体及其形成方法
CN107342276B (zh) 半导体器件及相应方法
JP6494723B2 (ja) 半導体パッケージ
US8691630B2 (en) Semiconductor package structure and manufacturing method thereof
JP7193008B2 (ja) 半導体装置
JP2002353395A (ja) リードフレームの製造方法、リードフレーム、及び半導体装置
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
KR20010009374A (ko) 패키지의 제조방법
KR20120043867A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant