JP6494723B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP6494723B2 JP6494723B2 JP2017210620A JP2017210620A JP6494723B2 JP 6494723 B2 JP6494723 B2 JP 6494723B2 JP 2017210620 A JP2017210620 A JP 2017210620A JP 2017210620 A JP2017210620 A JP 2017210620A JP 6494723 B2 JP6494723 B2 JP 6494723B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor package
- terminals
- electronic component
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 229920005989 resin Polymers 0.000 claims description 25
- 239000011347 resin Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000000465 moulding Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 description 31
- 230000017525 heat dissipation Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006355 external stress Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
実施の形態1.
図1はこの発明の実施の形態1に係る半導体パッケージの構成を示す断面図である。
半導体パッケージは、薄板の金属であるリードフレームを用い、ICチップ(電子部品)1を内蔵したものである。リードフレームは、図1に示すように、ICチップ1を固定するダイパッド2と、半導体パッケージの内部配線である端子3とを有している。ICチップ1はダイパッド2の上面に配置されている。なお、ダイパッド2は、ICチップ1を固定する用途の他、放熱にも用いられる。
半導体パッケージの製造工程では、まず、リードフレーム材から、エッチング等により、ダイパッド2、当該ダイパッド2を囲む端子3、及び当該端子3を囲む端子4を、所定間隔で複数作成する。この際、図2(a)に示すように、隣接する半導体パッケージの端子4部分については、それぞれの端子4を一体で構成する。
すなわち、図3(a)に示すような複数連なったパッケージに対し、図3(b)に示すように、隣接する半導体パッケージの端子4部分を途中まで切断する。そして、図3(c)に示すように、それぞれの半導体パッケージを、導体膜7で覆う。そして、隣接する半導体パッケージの端子4部分を完全に切断して、図3(d)に示すように個片化する。
図1に示す半導体パッケージの動作では、一方の端子3aから信号が入力され、ワイヤ5を介してICチップ1に入力される。このICチップ1に入力された信号は、ICチップ1内で所定の動作を行った後、ワイヤ5を介して他方の端子3bから出力される。一方、半導体パッケージに入力された信号の一部は、端子3及びワイヤ5等から電磁波として放射される。
また、本発明では、従来構成のようにセラミックキャップを用いず、リードフレームを用いているため、半導体パッケージを安価に構成することができる。また、本発明の半導体パッケージをプリント基板等に実装する際に従来構成のようなフィン及びねじ等が不要なため、従来構成に対して半導体パッケージのサイズを小型化することができる。
図4はこの発明の実施の形態2に係る半導体パッケージの構成を示す断面図である。この図4に示す実施の形態2に係る半導体パッケージは、図1に示す実施の形態1に係る半導体パッケージの端子4を端子(第2の端子)8に変更したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
しかしながら、図4に示す半導体パッケージでは、端子8と導体膜7が電気的に接続され、この端子8が不図示のプリント基板上のグランド端子と接続されている。そのため、ICチップ1、ワイヤ5及び端子3が、接地された端子8及び導体膜7で覆われている。よって、端子3及びワイヤ5等から放射される電磁波は、半導体パッケージの外部には漏洩しない。同様に、半導体パッケージの外部に存在する電磁波は、半導体パッケージの内部には侵入しない。
それに対して、実施の形態2では、導体膜7で覆う前の状態において、端子8が半導体パッケージの側面には露出しない構造である。そのため、半導体パッケージを個片化する際にモールド樹脂6を切断することになるため、切断面のバリをなくし、ブレードの摩耗が発生しにくくなるといった効果がある。
図5はこの発明の実施の形態3に係る半導体パッケージの構成を示す断面図である。この図5に示す実施の形態3に係る半導体パッケージは、図1に示す実施の形態1に係る半導体パッケージの端子4を端子(第2の端子)9に変更し、接続部材10を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
なお、導体膜7は、モールド樹脂6の上面及び側面を覆うよう構成されている。
しかしながら、図5に示す半導体パッケージでは、端子9と導体膜7が接続部材10を介して電気的に接続され、この端子9が不図示のプリント基板上のグランド端子と接続されている。そのため、ICチップ1、ワイヤ5及び端子3が、接地された端子9及び導体膜7で覆われている。よって、端子3及びワイヤ5等から放射される電磁波は、半導体パッケージの外部には漏洩しない。同様に、半導体パッケージの外部に存在する電磁波は、半導体パッケージの内部には侵入しない。
Claims (2)
- 電子部品と、前記電子部品を固定するダイパッド、及び内部配線である複数の端子を有する金属薄板と、前記電子部品と前記端子とを接続するワイヤと、前記電子部品及び前記ワイヤを封止するモールド樹脂とを備えた半導体パッケージにおいて、
前記金属薄板は、パッケージ面において前記端子を囲むように離散的に配置され、接地可能な複数の第2の端子を有し、
前記モールド樹脂を覆い、前記第2の端子に当接して電気的に接続された導電性部材を備え、
前記第2の端子は側面が前記モールド樹脂で覆われた
ことを特徴とする半導体パッケージ。 - 電子部品と、前記電子部品を固定するダイパッド、及び内部配線である複数の端子を有する金属薄板と、前記電子部品と前記端子とを接続するワイヤと、前記電子部品及び前記ワイヤを封止するモールド樹脂とを備えた半導体パッケージにおいて、
前記金属薄板は、パッケージ面において前記端子を囲むように離散的に配置され、接地可能な複数の第2の端子を有し、
前記モールド樹脂を覆い、前記第2の端子に当接して電気的に接続された導電性部材を備え、
前記第2の端子は、側面上部が前記導電性部材に当接し、側面下部に前記導電性部材のない切断面を有し、
前記導電性部材は、断面形状が台形状に構成された
ことを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017210620A JP6494723B2 (ja) | 2017-10-31 | 2017-10-31 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017210620A JP6494723B2 (ja) | 2017-10-31 | 2017-10-31 | 半導体パッケージ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016563325A Division JP6239147B2 (ja) | 2014-12-09 | 2014-12-09 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056571A JP2018056571A (ja) | 2018-04-05 |
JP6494723B2 true JP6494723B2 (ja) | 2019-04-03 |
Family
ID=61837172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017210620A Active JP6494723B2 (ja) | 2017-10-31 | 2017-10-31 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6494723B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116013881B (zh) * | 2023-03-28 | 2023-06-16 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构、芯片封装结构的制备方法和打线修补方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8053872B1 (en) * | 2007-06-25 | 2011-11-08 | Rf Micro Devices, Inc. | Integrated shield for a no-lead semiconductor device package |
JP5802695B2 (ja) * | 2013-03-19 | 2015-10-28 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
-
2017
- 2017-10-31 JP JP2017210620A patent/JP6494723B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018056571A (ja) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6239147B2 (ja) | 半導体パッケージ | |
US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
US8497156B2 (en) | Semiconductor device and manufacturing method of the same | |
US5679975A (en) | Conductive encapsulating shield for an integrated circuit | |
US6229702B1 (en) | Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability | |
KR20020071849A (ko) | 열방출형 반도체 패키지 및 그 제조 방법 | |
US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
US20140103505A1 (en) | Die down integrated circuit package with integrated heat spreader and leads | |
US9659906B2 (en) | Semiconductor device | |
KR20110020548A (ko) | 반도체 패키지 및 그의 제조방법 | |
JP6494723B2 (ja) | 半導体パッケージ | |
JP6597499B2 (ja) | 半導体装置およびその製造方法 | |
US11049817B2 (en) | Semiconductor device with integral EMI shield | |
US9281243B2 (en) | Chip scale package structure and manufacturing method thereof | |
US7091594B1 (en) | Leadframe type semiconductor package having reduced inductance and its manufacturing method | |
KR20150039402A (ko) | 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법 | |
JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
KR100319400B1 (ko) | 반도체패키지및그제조방법 | |
TWI466262B (zh) | 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造 | |
JP2009158825A (ja) | 半導体装置 | |
JP4994883B2 (ja) | 樹脂封止型半導体装置 | |
KR100388291B1 (ko) | 반도체패키지 구조 | |
KR100649443B1 (ko) | 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조 | |
KR20050061646A (ko) | 이. 엠. 아이 차폐 및 열 방출 기능을 갖는 집적회로 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6494723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |