KR100649443B1 - 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조 - Google Patents

노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조 Download PDF

Info

Publication number
KR100649443B1
KR100649443B1 KR1020010001311A KR20010001311A KR100649443B1 KR 100649443 B1 KR100649443 B1 KR 100649443B1 KR 1020010001311 A KR1020010001311 A KR 1020010001311A KR 20010001311 A KR20010001311 A KR 20010001311A KR 100649443 B1 KR100649443 B1 KR 100649443B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wire
exposed
chip package
substrate
Prior art date
Application number
KR1020010001311A
Other languages
English (en)
Other versions
KR20020060310A (ko
Inventor
김태훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010001311A priority Critical patent/KR100649443B1/ko
Publication of KR20020060310A publication Critical patent/KR20020060310A/ko
Application granted granted Critical
Publication of KR100649443B1 publication Critical patent/KR100649443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 패키지에 대한 것이다. 종래 기술에 따른 반도체 칩 패키지는 긴 신호 전달 경로로 인해, 데이터 전송 속도와 신호 정확성 저하 등의 문제점등을 가지고 있으며, 또한 외부 리드의 포밍(forming) 공정과 도금 공정이 별도로 필요하다는 단점이 있다.
이를 위해 본 발명에서는 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩 패키지가 기판에 부착된 구조를 제공한다. 패키지 몸체 외부로 노출된 와이어가 기판에 실장되므로, 신호 전달 지연 시간의 감소와 고집적화 및 패키지의 박형화를 이룰수 있고, 종래의 반도체 칩 패키지의 공정을 이용함으로써 경제적으로 그 구현이 가능하다. 또한 포밍 공정과 도금 공정을 생략함으로써 공정 간소화를 이룰 수 있으며, 패키지 몸체에 언더필부(underfill part)를 형성함으로써 와이어와 기판이 부착된 부착부를 보호하고, 부착부의 강도를 증가시켜 신뢰성을 향상시킬 수 있다.
노출된 와이어, 반도체 칩 패키지, 언더필, 홈, 리드 온 칩

Description

노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩 패키지가 기판에 부착된 구조{Structure of semiconductor chip package having exposed wires and mounted on substrate}
도 1은 종래 기술에 따른 반도체 칩 패키지가 기판에 부착된 상태의 단면도,
도 2는 본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지가 기판에 부착된 상태의 단면도,
도 3은 본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지가 기판에 부착된 상태의 단면도이다.
* 도면의 주요 부분에 대한 설명 *
1, 101, 201: 반도체 칩 3, 103, 203: 본딩 패드
5, 105, 205: 접착 수단 7: 리드
7a, 107a, 207a: 내부 리드 7b: 외부 리드
9, 109, 209: 패키지 몸체 10, 110, 210: 반도체 칩 패키지
11, 111, 211: 와이어 111a, 211a: 노출부 와이어
111b, 211b : 봉지부 와이어 113, 213: 언더필부
15, 115, 215: 기판 117, 217: 홈
19, 119, 219: 실장 패드 121, 221: 실장면
본 발명은 반도체 칩 패키지에 대한 것으로, 더욱 구체적으로는 패키지 몸체의 외부로 노출된 와이어를 갖는 반도체 칩 패키지와 이와 같은 반도체 칩 패키지가 기판에 부착된 구조에 관한 것이다.
전자, 정보 기기는 대용량화, 소형화, 경량화 되고 있으며, 이를 위해 반도체 칩 패키지를 대용량으로 작게 만드는 기술과 고속 동작을 위한 짧은 신호 전달 경로가 요구되고 있다. 따라서 반도체 칩의 고직접도 및 소형화와 더불어, 반도체 칩 패키지의 요소들 즉, 리드, 방열판, 기판 등의 소형화 및 생략이 필요한 실정이다.
이하, 도면을 참조하여 종래 기술에 따른 반도체 칩 패키지가 기판에 부착된 상태를 설명하겠다.
도 1은 종래 기술에 따른 반도체 칩 패키지가 기판에 부착된 상태의 단면도이다.
도 1에서와 같이 종래 기술에 따른 반도체 칩 패키지(10)는 복수개의 본딩 패드(3)가 구비된 반도체 칩(1)과, 반도체 칩(1)의 본딩 패드 형성면에 접착 수단(5)에 의해 부착된 내부 리드(7a)와, 본딩 패드(3)와 복수 개의 내부 리드(7a)를 연결하는 와이어(11)를 포함한다. 반도체 칩(1), 복수개의 와이어(11)와 내부 리드(7a)들은 에폭시 성형 수지(epoxy molding compound; EMC)와 같은 봉지 수지로 봉지되어 형성된 패키지 몸체(9)에 의해 외부 환경으로부터 보호된다. 반도체 칩 패키지(10)는 외부 리드(7b)가 기판(15)에 형성된 실장 패드(19)에 솔더(solder)에 의해 접합되어 실장된다.
이와 같은 반도체 칩 패키지(10)는 신호 전달 시 반도체 칩(1)-와이어(11)-리드(7)의 경로를 취하고 있다. 이러한 경로가 길수록 신호 전달 지연 시간(propagation delay time; Tpd)은 길어지므로 이에 의해 데이터 전송 속도는 느려지고, 신호 정확성이 저하된다.
또한 외부 리드(7b)를 절곡시키는 포밍(forming) 공정과, 기판에 형성된 실장 패드(19)와 외부 리드(7b)의 실장도를 높이기 위해 외부 리드에 주석 등과 같은 물질을 도금시키는 도금 공정이 요구되므로 생산성이 저하된다. 더불어 외부 리드(7b)와 실장 패드(19)의 실장부가 외부로 노출되어 있으므로 산화, 파손 등이 발생될 수 있다.
따라서, 본 발명의 목적은 반도체 칩 패키지의 신호 전달 경로와 전기적 연결 경로를 감소시킴으로써 신호 전달 지연 시간 감소와 고집적화 및 패키지의 박형화를 가능하게 하며, 종래의 반도체 칩 패키지의 제조 공정을 이용함으로써 경제적으로 그 구현이 가능하게 하는 것이다.
본 발명의 다른 목적은 외부 리드를 가공하기 위한 공정, 즉 포밍 공정과 도금 공정을 생략하여 공정 간소화를 이루는 데 있다.
본 발명의 또 다른 목적은 패키지 몸체와 기판 사이에 언더필부(underfill part)를 형성하여 반도체 칩 패키지의 신뢰성을 향상시키는데 있다.
상기와 같은 목적을 달성하기 위하여, 와이어의 일부가 노출된 노출부 와이어를 갖는 반도체 칩 패키지와, 반도체 칩 패키지가 노출부 와이어에 의해 기판에 직접 부착된 구조를 제공한다.
본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지는, 복수개의 본딩 패드가 구비된 반도체 칩과; 반도체 칩에 부착된 내부 리드와; 본딩 패드와 그에 대응되는 내부 리드를 연결하는 노출부 와이어와 봉지부 와이어로 이루어진 와이어와; 노출부 와이어가 노출되도록 하여 봉지부 와이어와 반도체 칩 및 내부 리드를 봉지시키는 패키지 몸체;를 갖는 것을 특징으로 한다.
여기서 패키지 몸체는 노출부 와이어 주변에 형성된 홈을 갖는다. 또한 노출된 와이어를 갖는 반도체 칩 패키지는 리드와 와이어의 접합부와 반도체 칩이 손상되지 않도록 절단된 내부 리드와 패키지 몸체를 갖는데, 내부 리드와 와이어가 접합된 접합부가 반도체 칩 외측에 위치하는 경우, 접합부 외측 부분이 절단된 패키지 몸체와 내부 리드를 가지며, 접합부가 반도체 칩 내측에 위치하는 경우, 반도체 칩의 외측 부분이 절단된 패키지 몸체와 내부 리드를 갖는 것이 바람직하다. 이와 같은 노출된 와이어를 갖는 반도체 칩 패키지는 에지 본딩 패드형(edgy bonding pad type) 또는 센터 본딩 패드형(center bonding pad type)의 반도체 칩을 가질 수 있으나, 센터 본딩 패드형의 반도체 칩을 갖는 것이 더욱 바람직하다.
노출된 와이어를 갖는 반도체 칩 패키지가 기판에 부착된 구조는, 본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지와; 노출부 와이어가 부착된 실장 패드가 형성된 기판과; 실장면과 기판 사이의 공간에 형성되어, 노출부 와이어를 봉합하는 언더필부;를 갖는 것을 특징으로 한다.
여기서 노출된 와이어를 갖는 반도체 칩 패키지가 기판에 부착된 구조는, 패키지 몸체의 노출부 와이어 주변에 형성된 홈과, 이 홈과 기판으로 이루어진 공간에 형성된 언더필부를 갖는 것이 더욱 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
도 2와 도 3은 본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지가 기판에 부착된 상태의 단면도이다.
도 2에 따른 본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지(110)는, 복수개의 본딩 패드(103)가 칩 중앙에 구비된 센터 본딩 패드형의 반도체 칩(101)과, 노출부 와이어(111a)와 봉지부 와이어(111b)로 이루어진 와이어(111)에 의해 복수개의 본딩 패드(103)와 대응되어 전기적으로 연결된 내부 리드(107a)로 구성되어 있다. 반도체 칩(101)은 센터 본딩 패드형 이외에도 에지 본딩 패드형이 가능하다. 또한 노출된 와이어를 갖는 반도체 칩 패키지(110)는, 반도체 칩(101)에 접착 수단(105)에 의해 부착된 내부 리드(107a)와, 봉지된 봉지부 와이어(111b)와 반도체 칩(101) 및 내부 리드(107a)를 봉지하여 형성된 패키지 몸체(109)를 갖는다. 이와 같은 패키지 몸체는 노출부 와이어(111a)가 노출된 실장면(121)과 부분적 인 식각 공정에 의해 노출부 와이어(111a) 주변에 형성된 여러가지 형태의 홈(117)이나 또는 홈(117)이 형성되지 않은 평평한 면을 갖는다.
위와 같은 노출된 와이어를 갖는 반도체 칩 패키지(110)는 노출부 와이어(111a)에 의해 기판에 형성된 실장 패드(119)에 부착되는 것을 특징으로 한다. 따라서 와이어(111)는 패키지 몸체의 외부로 노출될 수 있는 와이어 루프 높이(wire loop height)를 갖는다. 그리고 와이어(111)는 봉지 공정과 부착 공정 전후에도 직진성이 유지될 수 있고, 유(U)자형, ㄷ자형 등의 형태로 가공이 되어도 파손되지 않는 강도와 반도체 칩 패키지의 전기적 동작에 적합한 임의의 전도도를 갖는 것을 특징으로 한다.
또한 와이어가 직접 실장 패드에 부착되므로 외부 리드(도 1의 7b)가 형성되지 않는다. 외부 리드(도 1의 7b)는 반식각(half etching) 공정 등에 의해 절단 장치 날(blade)의 손상 없이 절단된다.
실장면(121)과 기판(115) 사이의 공간 또는 홈(117)에 형성된 언더필부(113)는 노출부 와이어와 기판의 부착부를 밀봉 시킨다. 홈(117)이 형성되지 않은 실장면(121)은 기판(115)과 직접 부착되고, 기판과 홈(117)에 의해 형성된 빈 공간에만 언더필부(113)가 형성되므로 반도체 칩 패키지의 높이가 감소될 수 있다. 언더필부(113)는 노출부 와이어(111a)와 기판(115)의 부착부를 보호하여 부착부의 강도를 증가시키므로 기계적 신뢰성을 향상시킨다. 언더필부를 채우는 충진제는 유동성을 가지면서 절연성 및 접착력이 있는 에폭시 등과 같은 물질이다.
도 3을 참조하여 본 발명의 제 2실시예를 설명한다.
본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지(210)는, 복수개의 본딩 패드(203)가 구비된 센터 본딩 패드형의 반도체 칩(201)과, 노출부 와이어(211a)와 봉지부 와이어(211b)로 이루어진 와이어(211)에 의해 복수개의 본딩 패드(203)와 대응되어 연결된 내부 리드(207a)를 갖는 것을 특징으로 한다. 내부 리드(207a)가 부착된 본딩 패드 형성면을 갖는 반도체 칩은, 센터 본딩 패드형이나 에지 본딩 패드형이 가능하지만, 센터 본딩 패드형인 것이 더욱 바람직하다.
봉지부 와이어(211b)와 반도체 칩(201), 내부 리드(207a)가 에폭시 성형 수지와 같은 봉지 수지에 의해 봉지되어 형성된 패키지 몸체(209)는 노출부 와이어(211a)가 노출된 실장면(221)을 갖는다. 패키지 몸체(209)는 식각 공정에 의해 노출부 와이어(211a) 주변에 형성된 홈(217)이나, 홈(217)이 형성되지 않은 평평한 실장면(221)을 가질 수 있다.
제 2실시예에 의한 반도체 칩 패키지(210)는 절단된 내부 리드(207a)와 패키지 몸체(209)를 갖는 것을 특징으로 한다. 본 발명에서의 내부 리드(207a)는 와이어(211)의 지지를 위한 것이므로 그 일부가 절단된 형태를 갖는 것이 가능하다. 내부 리드(207a)와 와이어(211)가 접합된 그 접합부가 반도체 칩(201) 외측에 위치한 경우, 접합부 외측이 절단된 패키지 몸체(209)와 내부 리드를 갖는 것이 바람직하지만, 내부 리드(207a)와 와이어(211)가 접합된 접합부가 반도체 칩(201) 내측에 위치한 경우, 반도체 칩(201)의 외측 부분이 절단된 패키지 몸체(209)와 내부 리드를 갖는 것이 바람직하다. 이는 반도체 칩과 접합부의 손상을 방지하기 위함이다. 이와 같은 내부 리드의 절단은 리드 온 칩(lead on chip; LOC) 구조 또는 칩 온 리 드(chip on lead; COL) 구조 등의 반도체 칩 패키지에 적용이 가능하다.
이와 같은 노출된 와이어를 갖는 반도체 칩 패키지(210)는 기판(215)에 형성된 실장 패드(219)에 부착된 노출부 와이어(211a)를 포함한다. 와이어(211)는 패키지 몸체의 외부로 노출되어 부착될 수 있는 와이어 루프 높이(wire loop height)와, 봉지 공정과 부착 공정 전후에도 직진성을 유지할 수 있고 유(U)자형, ㄷ자형 등의 형태로 가공이 되어도 파손되지 않는 강도 및 임의의 전기 전도도를 갖는 것을 특징으로 한다.
실장면(221)과 기판(215) 사이의 공간 또는 홈(217)에는 유동성을 가지면서 절연성 및 접착력이 있는 에폭시 등과 같은 물질에 의해 형성된 언더필부(213)가 위치한다. 또는 실장면(221)의 홈(217)이 형성되지 않은 부분과 기판(215)이 직접 부착되고, 기판과 홈(217)에 의해 형성된 공간에만 언더필부(213)가 위치할 수 있다. 이와 같은 언더필부(213)는 노출부 와이어(211a)와 기판(215)의 부착부를 보호하고, 부착부의 강도를 증가시켜 기계적 신뢰성 향상 기능의 역할을 하는데, 예를 들어 부착부의 불량 중 하나인 솔더 조인트 크랙(solder joint crack)등을 방지할 수 있다.
본 발명에 따른 노출된 와이어를 갖는 반도체 칩 패키지(110, 210)는 기판(115, 215)에 직접 부착된 노출부 와이어(111a, 211a)를 갖는 것으로서, 외부 리드의 포밍 공정과 도금 공정이 필요 없다는 장점이 있다. 또한 그 크기가 박형화 될 수 있고, 종래 기술의 반도체 칩 패키지의 제조 장치를 이용함으로서 비교적 경제적으로 그 구현이 가능하다는 장점이 있다. 또한 종래의 반도체 칩 패키지(10)보 다 전기적 신호 경로가 짧아지는 효과가 있으므로 신호 전달 속도가 증가하고, 반도체 칩(101, 201)의 열 방출시에도 비교적 짧은 열 이동 경로를 취할 수 있으므로 열 발산에도 효율적이다.
이를 위해서 몇 가지 요건이 요구되는데, 기판(115, 215)의 경우, 좁은 폭의 노출부 와이어(111a, 211a)가 부착될 수 있는 미세 폭(fine pitch)을 가진 실장 패드(119, 219)와, 부착 위치를 표시하기 위한 관통공 및 홈 등의 부착 표시를 갖는 것이 필요하다. 또한 미세 폭의 노출부 와이어를 기판에 부착하는 부착 기술이 필요하다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조에 따른 노출된 와이어를 갖는 반도체 칩 패키지는, 신호 전달 경로와 전기적 연결 경로를 감소시키고, 고집적화 및 패키지의 박형화를 가능하게 한다.
또한 종래의 반도체 칩 패키지의 공정을 이용함으로써 경제적으로 그 구현이 가능하고, 외부 리드를 사용하지 않음으로써 외부 리드를 가공하기 위한 공정, 즉 포밍 공정과 도금 공정을 생략함으로써 공정 간소화를 이룰 수 있다.
더불어 패키지 몸체에 형성된 언더필부는 와이어와 기판의 부착부를 보호하고, 부착부의 강도를 증가시켜 신뢰성을 향상 시킨다.

Claims (8)

  1. 복수개의 본딩 패드가 구비된 반도체 칩과;
    상기 반도체 칩에 부착된 내부 리드와;
    상기 본딩 패드와 그에 대응되는 상기 내부 리드를 연결하는 노출부 와이어와 봉지부 와이어로 이루어진 와이어와;
    상기 노출부 와이어가 노출되도록 하여 상기 봉지부 와이어와 반도체 칩 및 내부 리드를 봉지시키는 패키지 몸체;를 갖는 것을 특징으로 하는 노출된 와이어를 갖는 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 패키지 몸체는 상기 노출부 와이어 주변에 형성된 홈을 갖는 것을 특징으로 하는 노출된 와이어를 갖는 반도체 칩 패키지.
  3. 제 1항에 있어서, 상기 반도체 칩 외측에 위치하는 상기 내부 리드와 와이어가 접합된 접합부를 가지며, 상기 접합부 외측 부분이 절단된 상기 패키지 몸체와 상기 내부 리드를 갖는 것을 특징으로 하는 노출된 와이어를 갖는 반도체 칩 패키지.
  4. 제 1항에 있어서, 상기 반도체 칩 내측에 위치하는 상기 접합부와 상기 반도체 칩의 외측 부분이 절단된 상기 패키지 몸체와 상기 내부 리드를 갖는 것을 특징 으로 하는 노출된 와이어를 갖는 반도체 칩 패키지.
  5. 제 1항에 있어서, 상기 반도체 칩은 센터 본딩 패드형인 것을 특징으로 하는 노출된 와이어를 갖는 반도체 칩 패키지.
  6. 제 1항에 따른 노출된 와이어를 갖는 반도체 칩 패키지와;
    상기 노출부 와이어가 부착된 실장 패드가 형성된 기판과;
    상기 부착면과 상기 기판사이의 공간에 형성되어, 상기 노출부 와이어를 봉합하는 언더필부;를 갖는 것을 특징으로 하는 노출된 와이어를 갖는 반도체 칩 패키지가 기판에 부착된 구조.
  7. 제 6항에 있어서, 상기 패키지 몸체는 상기 노출부 와이어의 주변에 형성된 홈을 갖는 것을 특징으로 하는 노출된 와이어를 갖는 반도체 칩 패키지가 기판에 부착된 구조.
  8. 제 6항 또는 제 7항에 있어서, 상기 언더필부는 상기 홈과 상기 기판으로 이루어진 공간에 형성된 상기 언더필부를 갖는 것을 특징으로 하는 노출된 와이어를 갖는 반도체 칩 패키지가 기판에 부착된 구조.
KR1020010001311A 2001-01-10 2001-01-10 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조 KR100649443B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010001311A KR100649443B1 (ko) 2001-01-10 2001-01-10 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010001311A KR100649443B1 (ko) 2001-01-10 2001-01-10 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조

Publications (2)

Publication Number Publication Date
KR20020060310A KR20020060310A (ko) 2002-07-18
KR100649443B1 true KR100649443B1 (ko) 2006-11-24

Family

ID=27691256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010001311A KR100649443B1 (ko) 2001-01-10 2001-01-10 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조

Country Status (1)

Country Link
KR (1) KR100649443B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012769A (ja) * 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
KR19980012304U (ko) * 1996-08-26 1998-05-25 김영귀 자동차의 시트벨트 고정장치
JP2000036549A (ja) * 1998-06-29 2000-02-02 Hyundai Electronics Ind Co Ltd チップサイズパッケ―ジ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012769A (ja) * 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
KR19980012304U (ko) * 1996-08-26 1998-05-25 김영귀 자동차의 시트벨트 고정장치
JP2000036549A (ja) * 1998-06-29 2000-02-02 Hyundai Electronics Ind Co Ltd チップサイズパッケ―ジ及びその製造方法

Also Published As

Publication number Publication date
KR20020060310A (ko) 2002-07-18

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20040084757A1 (en) Micro leadframe package having oblique etching
US7193302B2 (en) Leadless semiconductor package
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US5796160A (en) Resin-sealed semiconductor device
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
JP2018190882A (ja) 半導体装置
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
KR19990086280A (ko) 반도체 패키지
KR100221918B1 (ko) 칩 스케일 패키지
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100567045B1 (ko) 반도체 패키지
KR100325409B1 (ko) 반도체패키지
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100379085B1 (ko) 반도체장치의봉지방법
KR200313831Y1 (ko) 바텀리드패키지
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
KR20000004424A (ko) 스택 칩 패키지
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지
KR100457421B1 (ko) 반도체패키지
KR20020005935A (ko) 멀티 칩 패키지와 그 제조 방법
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR19980058400A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee