JP2018190882A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018190882A JP2018190882A JP2017093857A JP2017093857A JP2018190882A JP 2018190882 A JP2018190882 A JP 2018190882A JP 2017093857 A JP2017093857 A JP 2017093857A JP 2017093857 A JP2017093857 A JP 2017093857A JP 2018190882 A JP2018190882 A JP 2018190882A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- back surface
- pad
- semiconductor device
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
図1〜図11に基づき、本発明の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、ダイパッド1、半導体素子2、複数の端子3および封止樹脂5を備える。本実施形態では、半導体装置A10は、ワイヤ4をさらに備える。
図12〜図17に基づき、本発明の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図18〜図22に基づき、本発明の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
1:ダイパッド
11:搭載面
12:パッド裏面
13:パッド側面
14:パッド突出部
141:パッド端面
142:パッド中間面
15:パッド斜材
151:斜材上面
152:斜材下面
153:斜材端面
19:放熱促進手段
191:環状溝
192:直線溝
2:半導体素子
21:素子主面
211:電極パッド
22:素子裏面
29:接合層
3:端子
3a:第1端子
3b:第2端子
301:外部端子
302:内部端子
31:端子主面
311:端子第1主面
312:端子第2主面
321:端子第1裏面
322:端子第2裏面
33:端子側面
331:外部端子外側面
34:端子凹部
341:外部端子内側面
342:内部端子内側面
35:外部端子突出部
351:外部端子端面
352:外部端子中間面
36:内部端子突出部
361:内部端子端面
362:内部端子中間面
4:ワイヤ
41:外部ワイヤ
42:内部ワイヤ
5:封止樹脂
51:樹脂主面
52:樹脂裏面
53:樹脂側面
54:溝部
55:絶縁体
61:内装めっき層
62:外装めっき層
81:作業台
82:キャピラリ
83:刃
C:中心位置
z:厚さ方向
x:第1方向
y:第2方向
Claims (17)
- 厚さ方向において互いに反対側を向く搭載面およびパッド裏面を有するダイパッドと、
前記搭載面に搭載された半導体素子と、
前記ダイパッドの厚さ方向視において前記ダイパッドを囲むように配置され、かつ前記半導体素子に導通する複数の端子と、
前記パッド裏面と同方向を向く樹脂裏面を有し、かつ前記半導体素子と、前記ダイパッドおよび複数の前記端子のそれぞれ一部ずつとを覆う封止樹脂と、を備える半導体装置であって、
前記端子は、前記パッド裏面と同方向を向き、かつ前記樹脂裏面から露出する端子第1裏面および端子第2裏面を有し、
各々の前記端子における前記端子第2裏面は、前記厚さ方向視において前記端子第1裏面と前記パッド裏面との間に位置することを特徴とする、半導体装置。 - 前記端子には、前記厚さ方向視において前記端子第1裏面と前記端子第2裏面との間に位置し、かつ前記端子第1裏面および前記端子第2裏面から凹む端子凹部が形成され、
前記端子凹部に前記封止樹脂が充填されている、請求項1に記載の半導体装置。 - 前記端子は、前記搭載面と同方向を向く端子主面をさらに有し、
前記半導体素子と前記端子主面とを接続するワイヤをさらに備える、請求項2に記載の半導体装置。 - 前記端子は、前記端子主面および前記端子第1裏面の双方に交差する端子側面をさらに有し、
前記封止樹脂は、前記樹脂裏面に交差する樹脂側面をさらに有し、
前記端子側面は、前記樹脂側面から露出している、請求項3に記載の半導体装置。 - 複数の前記端子は、前記厚さ方向に対して直角である第1方向に沿って配列された複数の第1端子と、前記厚さ方向および前記第1方向の双方に対して直角である第2方向に沿って配列された複数の第2端子と、を含み、
前記端子側面は、前記樹脂側面と面一である、請求項4に記載の半導体装置。 - 前記封止樹脂には、前記樹脂裏面から凹み、かつ各々の前記端子を貫通する溝部が形成され、
各々の前記端子は、前記溝部に対して外側に位置し、かつ前記端子第1裏面を有する外部端子と、前記溝部に対して内側に位置し、かつ前記端子第2裏面を有する内部端子と、を含む、請求項1に記載の半導体装置。 - 前記外部端子は、前記搭載面と同方向を向く端子第1主面をさらに有し、
前記半導体素子と前記端子第1主面とを接続する外部ワイヤをさらに備える、請求項6に記載の半導体装置。 - 前記内部端子は、前記端子第1主面と同方向を向く端子第2主面をさらに有し、
前記半導体素子と前記端子第2主面とを接続する内部ワイヤをさらに備える、請求項7に記載の半導体装置。 - 前記外部端子は、前記端子第1主面および前記端子第1裏面の双方に交差し、かつ外側を向く外部端子外側面をさらに有し、
前記封止樹脂は、前記樹脂裏面に交差する樹脂側面をさらに有し、
前記外部端子外側面は、前記樹脂側面から露出している、請求項8に記載の半導体装置。 - 前記外部端子は、前記端子第1裏面に交差し、かつ前記外部端子外側面とは反対側を向く外部端子内側面をさらに有し、
前記外部端子には、前記端子第1主面と面一であり、かつ前記外部端子内側面から前記溝部に向けて突出する外部端子突出部が形成されている、請求項9に記載の半導体装置。 - 前記内部端子は、前記端子第2裏面に交差し、かつ前記外部端子内側面に対向する内部端子内側面をさらに有し、
前記内部端子には、前記端子第2主面と面一であり、かつ内部端子内側面から前記溝部に向けて突出する内部端子突出部が形成されている、請求項10に記載の半導体装置。 - 前記外部端子突出部は、前記溝部から露出する外部端子端面を有し、
前記内部端子突出部は、前記溝部から露出する内部端子端面を有し、
前記溝部には、前記外部端子端面と前記内部端子端面との間に介在する絶縁体が注入されている、請求項11に記載の半導体装置。 - 複数の前記端子は、前記厚さ方向に対して直角である第1方向に沿って配列された複数の第1端子と、前記厚さ方向および前記第1方向の双方に対して直角である第2方向に沿って配列された複数の第2端子と、を含み、
前記外部端子外側面は、前記樹脂側面と面一である、請求項9ないし12のいずれかに記載の半導体装置。 - 前記パッド裏面は、前記樹脂裏面から露出している、請求項1ないし13のいずれかに記載の半導体装置。
- 前記ダイパッドは、前記パッド裏面に交差し、かつ複数の前記端子に対向するパッド側面をさらに有し、
前記ダイパッドには、前記搭載面と面一であり、かつ前記パッド側面から複数の前記端子に向けて突出するパッド突出部が形成されている、請求項14に記載の半導体装置。 - 前記パッド裏面には、前記半導体素子から発生した熱の放出を促進させる放熱促進手段が設けられている、請求項14または15に記載の半導体装置。
- 前記放熱促進手段は、前記パッド裏面から凹み、かつ前記パッド裏面の中央を囲む複数の環状溝から構成され、
前記パッド裏面において各々の前記環状溝によって囲まれた領域の中心位置は、いずれも同一である、請求項16に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017093857A JP6909630B2 (ja) | 2017-05-10 | 2017-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017093857A JP6909630B2 (ja) | 2017-05-10 | 2017-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018190882A true JP2018190882A (ja) | 2018-11-29 |
| JP6909630B2 JP6909630B2 (ja) | 2021-07-28 |
Family
ID=64478914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017093857A Expired - Fee Related JP6909630B2 (ja) | 2017-05-10 | 2017-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6909630B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020166512A1 (ja) * | 2019-02-15 | 2020-08-20 | Aseジャパン株式会社 | 半導体装置、および、半導体装置の製造方法 |
| JP2021180230A (ja) * | 2020-05-13 | 2021-11-18 | ローム株式会社 | 半導体装置 |
| JPWO2022113661A1 (ja) * | 2020-11-30 | 2022-06-02 | ||
| JP2023045874A (ja) * | 2021-09-22 | 2023-04-03 | 株式会社東芝 | 半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204553B1 (en) * | 1999-08-10 | 2001-03-20 | Walsin Advanced Electronics Ltd. | Lead frame structure |
| US6927483B1 (en) * | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
| JP2007048991A (ja) * | 2005-08-11 | 2007-02-22 | Sumitomo Electric Ind Ltd | 電子デバイス |
| JP2008078324A (ja) * | 2006-09-20 | 2008-04-03 | Yamaha Corp | 表面実装型半導体パッケージ及びその製造方法 |
| JP2011091145A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2013239740A (ja) * | 2013-08-02 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
| US20170005028A1 (en) * | 2015-06-30 | 2017-01-05 | Stmicroelectronics, Inc. | Leadframe package with stable extended leads |
-
2017
- 2017-05-10 JP JP2017093857A patent/JP6909630B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204553B1 (en) * | 1999-08-10 | 2001-03-20 | Walsin Advanced Electronics Ltd. | Lead frame structure |
| US6927483B1 (en) * | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
| JP2007048991A (ja) * | 2005-08-11 | 2007-02-22 | Sumitomo Electric Ind Ltd | 電子デバイス |
| JP2008078324A (ja) * | 2006-09-20 | 2008-04-03 | Yamaha Corp | 表面実装型半導体パッケージ及びその製造方法 |
| JP2011091145A (ja) * | 2009-10-21 | 2011-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2013239740A (ja) * | 2013-08-02 | 2013-11-28 | Rohm Co Ltd | 半導体装置 |
| US20170005028A1 (en) * | 2015-06-30 | 2017-01-05 | Stmicroelectronics, Inc. | Leadframe package with stable extended leads |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020166512A1 (ja) * | 2019-02-15 | 2020-08-20 | Aseジャパン株式会社 | 半導体装置、および、半導体装置の製造方法 |
| JPWO2020166512A1 (ja) * | 2019-02-15 | 2021-12-16 | Aseジャパン株式会社 | 半導体装置、および、半導体装置の製造方法 |
| JP7382354B2 (ja) | 2019-02-15 | 2023-11-16 | Aseジャパン株式会社 | 半導体装置、および、半導体装置の製造方法 |
| US12444667B2 (en) | 2019-02-15 | 2025-10-14 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2021180230A (ja) * | 2020-05-13 | 2021-11-18 | ローム株式会社 | 半導体装置 |
| JPWO2022113661A1 (ja) * | 2020-11-30 | 2022-06-02 | ||
| WO2022113661A1 (ja) * | 2020-11-30 | 2022-06-02 | ローム株式会社 | 半導体装置 |
| JP2023045874A (ja) * | 2021-09-22 | 2023-04-03 | 株式会社東芝 | 半導体装置 |
| US12087672B2 (en) | 2021-09-22 | 2024-09-10 | Kabushiki Kaisha Toshiba | Semiconductor device with reduced thermal resistance for improved heat dissipation |
| JP7653882B2 (ja) | 2021-09-22 | 2025-03-31 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6909630B2 (ja) | 2021-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042071B2 (en) | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same | |
| JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| KR101555300B1 (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| JP2008218469A (ja) | 半導体装置の製造方法 | |
| JP6909630B2 (ja) | 半導体装置 | |
| JP2006294809A (ja) | 半導体装置 | |
| CN101364578A (zh) | 半导体器件和该半导体器件的制造方法 | |
| JP6909629B2 (ja) | 半導体装置 | |
| US20090102029A1 (en) | Semiconductor Device | |
| KR20010056618A (ko) | 반도체패키지 | |
| JP2009170454A (ja) | モールドパッケージおよびその実装構造 | |
| JP2005197604A (ja) | 半導体装置 | |
| JP4207791B2 (ja) | 半導体装置 | |
| JP2008085002A (ja) | 半導体装置およびその製造方法 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
| JP4994883B2 (ja) | 樹脂封止型半導体装置 | |
| KR100668932B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP2017079215A (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
| JP2008288493A (ja) | 半導体装置 | |
| JP2007150044A (ja) | 半導体装置 | |
| JP2008244043A (ja) | モールドパッケージの実装構造 | |
| JP2006032773A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210705 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6909630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |