JP2006294809A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006294809A
JP2006294809A JP2005112392A JP2005112392A JP2006294809A JP 2006294809 A JP2006294809 A JP 2006294809A JP 2005112392 A JP2005112392 A JP 2005112392A JP 2005112392 A JP2005112392 A JP 2005112392A JP 2006294809 A JP2006294809 A JP 2006294809A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
sealing resin
land
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005112392A
Other languages
English (en)
Other versions
JP4860939B2 (ja
Inventor
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005112392A priority Critical patent/JP4860939B2/ja
Priority to PCT/JP2006/306326 priority patent/WO2006109566A1/ja
Priority to US11/910,912 priority patent/US20090032977A1/en
Priority to TW095112023A priority patent/TWI382499B/zh
Publication of JP2006294809A publication Critical patent/JP2006294809A/ja
Application granted granted Critical
Publication of JP4860939B2 publication Critical patent/JP4860939B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1084—Notched leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】リードと配線基板のランドとの接合状態を容易に外観検査することができる半導体装置を提供する。
【解決手段】アウターリードとして機能するリード３の本体部６の下面６ａに、その本体部６の外端面６ｂに達する凹溝８を形成する。半導体装置を配線基板１０に表面実装する際に、リード３の本体部６の下面６ａが、配線基板１０のランド１１上に塗られたクリーム半田１２に接合されると、そのクリーム半田１２が本体部６の下面６ａに形成されている凹溝８内に入り込む。これにより、クリーム半田１２がリード３の本体部６の外端面６ｂ側に盛り上がった状態となり、いわゆる半田フィレットがリード３の本体部６の外端面６ｂ側に形成される。
【選択図】 図４

Description

この発明は、半導体チップを樹脂封止して作製される半導体装置に関し、とくに表面実装型の半導体装置に関する。
近年、半導体装置を配線基板上に高密度に実装するために、配線基板上への表面実装を可能とした表面実装型パッケージが多用されている。この表面実装型パッケージとしては、たとえば、ＱＦＮ（Quad Flat Non-leaded Package）やＳＯＮ（Small Outlined Non-leaded Package）など、樹脂パッケージからのリードの延伸を排除し、樹脂パッケージの下面にリード（アウターリード）を露出させた、いわゆるノンリードパッケージが知られている。
このようなパッケージは、リードフレーム上で半導体チップなどが樹脂封止され、その後、それらがリードフレームの枠部から切除されることにより形成される。
具体的には、リードフレームは、帯状の銅板に対して精密プレス加工を施した後、その表面に半田めっきを施すことによって作製され、複数個の半導体装置にそれぞれ対応する単位部分が銅板の長手方向に連設された構成を有している。１個の半導体装置に対応した単位部分は、たとえば、図６に示すように、半導体チップを支持するための矩形状のダイパッド１０１と、このダイパッド１０１を取り囲む枠部１０２と、ダイパッド１０１に対して銅板の長手方向の両側に、その長手方向と直交する方向にほぼ等間隔を空けて配置された複数本のリード１０３とを備えている。ダイパッド１０１は、図示しない連結部を介して枠部１０２に結合されている。また、各リード１０３は、基端部が枠部１０２に結合され、ダイパッド１０１に向けて延びる長尺形状に形成されている。そして、ダイパッド１０１上に半導体チップがダイボンディングされ、この半導体チップの端子とリード１０３の上面とがボンディングワイヤ１０５（図７参照）で接続された後、二点鎖線で示す封止領域１０４内が封止樹脂１０６（図７参照）によって封止される。その後、破線で示す切断線１０７に沿ってリード１０３が切断され、ダイパッド１０１および各リード１０３が枠部１０２から切り離されることにより、ノンリードタイプのパッケージ（ＳＯＮ）が得られる。
リード１０３の封止樹脂１０６内に封止される部分は、ボンディングワイヤ１０５を介して半導体チップと電気接続されるインナーリードとしての役割を担っている。また、リード１０３の下面（ボンディングワイヤ１０５が接続されている面と反対側の面）１０８は、図７に示すように、封止樹脂１０６の下面から露出し、配線基板１０９上のランド（配線パターン）１１０に半田接合されるアウターリードとして機能する。ランド１１０上には、クリーム半田１１１が塗られており、リード１０３の下面１０８をクリーム半田１１１を介してランド１１０に接合することによって、半導体装置の配線基板１０９への表面実装が達成される。
特開２００１−１５６２３３号公報
ところが、ランド１１０上のクリーム半田１１１は、リード１０３の表面の半田めっきが施されている部分にしか密着しない。すなわち、リードフレームの状態では、リード１０３の表面全域に半田めっきが施されているが、リード１０３が切断線１０７に沿って切断されることにより、リード１０３の端面（切断線１０７に沿った切断面）には、リードフレームの基体をなす銅板が剥き出しになる。そのため、ランド１１０上のクリーム半田１１１は、リード１０３の端面に密着しない。
リード１０３とランド１１０との接合（半田付け）状態の外観検査（良否判定）は、リード１０３の端面側に、クリーム半田１１１の盛り上がり、いわゆる半田フィレットが形成されているか否かが基準となる。したがって、リード１０３の端面にクリーム半田１１１が密着しないために、リード１０３の端面側に半田フィレットが形成されないと、リード１０３とランド１１０との接合状態の外観検査が難しい。
そこで、この発明の目的は、リードと配線基板のランドとの接合状態を容易に外観検査することができる半導体装置を提供することである。
上記の目的を達成するための請求項１記載の発明は、半導体チップと、この半導体チップを封止する封止樹脂と、前記封止樹脂内で前記半導体チップと電気接続され、下面の少なくとも一部が前記封止樹脂の下面から露出し、かつ、端面が前記封止樹脂の側面から露出するように、前記半導体チップとともに前記封止樹脂に封止されるリードとを含み、前記リードの下面の前記封止樹脂から露出した部分に、前記リードの外端面に達する凹溝が形成されていることを特徴とする半導体装置である。
この構成によれば、リードの封止樹脂から露出した部分には、リードの外端面に達する凹溝が形成されている。そのため、半導体装置を配線基板に表面実装する際に、リードの封止樹脂から露出する下面が、配線基板のランド上に塗られたクリーム半田に接合されると、そのクリーム半田がリードの下面に形成されている凹溝内に入り込む。これにより、クリーム半田がリードの外端面側に盛り上がった状態となり、いわゆる半田フィレットがリードの外端面側に形成される。そのため、リードと配線基板のランドとの接合（半田付け）状態を容易に外観検査することができる。
請求項２記載の発明は、前記凹溝の内面に半田めっきが施されていることを特徴とする請求項１記載の半導体装置である。
この構成によれば、凹溝の内面に半田めっきが施されているので、凹溝内に入り込んだクリーム半田は、凹溝の内面に対して良好な密着性を発揮する。そのため、ランドに対するリードの接合強度を増すことができる。また、リードとランドとの確実な電気接続を達成することができる。
請求項３に記載の発明は、前記リードは、前記凹溝の前記端面側を除く周囲に形成され、前記封止樹脂の前記凹溝への進入を防止するための堰部を備えていることを特徴とする請求項１記載の半導体装置である。
この構成によれば、凹溝の周囲に堰部が形成されているので、半導体装置の組み立ての際に、封止樹脂が凹溝へ進入することを防止することができ、凹溝が封止樹脂で埋められることを防止することができる。そのため、半導体装置の実装の際に、ランド上のクリーム半田を凹溝内に確実に入り込ませることができ、半田フィレットを確実に形成することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。また、図２は、図１に示す半導体装置の底面図（配線基板に対する接合面を示す図）であり、図３は、その半導体装置の一角部を示す斜視図である。
この半導体装置は、リードカットタイプのＳＯＮ（Small Outlined Non-leaded Package）が適用された半導体装置であり、半導体チップ１と、この半導体チップ１を支持するダイパッド２と、半導体チップ１と電気的に接続される複数のリード３と、これらを封止する略四角錐台形状の封止樹脂４とを備えている。
半導体チップ１は、その機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、ダイパッド２上にダイボンディングされている。また、半導体チップ１の表面には、複数個のパッド（図示せず）が、配線層の一部を最表面に形成された表面保護膜から露出させることにより形成されている。各パッドは、ボンディングワイヤ５によってリード３に接続されている。
ダイパッド２は、平面視矩形状に形成されている。ダイパッド２の下面は、封止樹脂４の下面４ａから露出している。
リード３は、ダイパッド２の一方端縁側とその反対側の他方端縁側とに同数ずつ（この実施形態では、８個ずつ）設けられており、各側において、それぞれ一方端縁および下方端縁に沿う方向に互いに所定間隔を隔てて配列されている。
各リード３は、リード３の配列方向と直交する方向（ダイパッド２との対向方向）に長尺な平面視長方形状に形成されている。また、各リード３は、本体部６と、ダイパッド２側の端部に下面側から潰し加工を施すことによって形成された抜け止め部７とを一体的に備えている。
本体部６は、その下面６ａが封止樹脂４の下面４ａから露出し、外端面６ｂが封止樹脂４の側面から露出している。封止樹脂４の下面４ａから露出する本体部６の下面６ａは、後述する配線基板１０上のランド（配線パターン）１１に半田接合されるアウターリードとして機能する。この本体部６の下面６ａには、本体部６の外端面６ｂに達する凹溝８が形成されている。また、本体部６の封止樹脂４内に封止される部分は、インナーリードとしての役割を担い、その上面にボンディングワイヤ５が接続される。
抜け止め部７は、本体部６よりも薄く形成されており、本体部６の上面付近において、ダイパッド２側およびリード３の長手方向と直交する両側に張り出している。半導体チップ１とともにリード３を樹脂封止した状態では、抜け止め部７の下方に封止樹脂４が回り込むから、リード３の封止樹脂４からの抜け防止が図られる。
この半導体装置の組み立ての際には、ダイパッド２およびリード３が共通の枠部（図示せず）に結合されたリードフレームの状態で、ダイパッド２上に半導体チップ１がダイボンディングされ、半導体チップ１のパッドとリード３の上面とがボンディングワイヤ５で接続された後、これらの半導体チップ１、ダイパッド２、リード３およびボンディングワイヤ５が封止樹脂４によって封止される。このとき、各リード３の凹溝８の周囲に形成されている底面視略Ｕ字状の部分９は、封止樹脂４が凹溝８へ進入することを防止するための堰部として機能する。その後、各リード３が封止樹脂４（パッケージ）の側面に沿って切断されて、ダイパッド２および各リード３がリードフレームの枠部から切り離される。こうして、リードカットタイプのＳＯＮの半導体装置が得られる。
リードフレームは、たとえば、板厚０．２ｍｍの銅板に対して精密プレス加工を施すことによって、ダイパッド２、リード３および枠部を形成した後、各リード３の下面に対して、潰し加工を施すことによって抜け止め部７を形成し、またエッチング加工を施すことによって凹溝８を形成し、さらに、その表面全体に半田めっきを施すことによって作製される。そのため、リードフレームの状態では、各リード３の表面全域に半田めっき層が形成されている。ところが、ダイパッド２および各リード３がリードフレームの枠部から切り離された後（半導体装置の個片が切り出された後）は、各リード３の切断によって、各リード３の本体部６の外端面６ｂ（各リード３の切断面）には、リードフレームの基体をなす銅板が剥き出しになる。
図４は、この半導体装置の実装状態を示す図解的な断面図である。この半導体装置は、配線基板１０の表面、つまりランド（配線パターン）１１が形成されている面に対して、リード３が露出する下面を対向させて表面実装される。
ランド１１上には、クリーム半田１２が塗られている。この半導体装置を配線基板１０に表面実装する際には、そのクリーム半田１２を介して、リード３の本体部６の下面６ａがランド１１に対して接合される。
リード３の本体部６の側面には、半田めっき層が形成されているので、本体部６の下面６ａがランド１１上のクリーム半田１２に接合されると、クリーム半田１２が本体部６の側面に這い上がるように密着する。また、リード３の本体部６の下面６ａには、凹溝８が形成されているので、本体部６の下面６ａがランド１１上のクリーム半田１２に接合されると、その凹溝８内にクリーム半田１２が入り込む。これにより、クリーム半田１２がリード３の本体部６の外端面６ｂ側に盛り上がった状態となり、いわゆる半田フィレットがリード３の本体部６の外端面６ｂ側に形成される。そのため、リード３とランド１１との接合（半田付け）状態を容易に外観検査することができる。
また、凹溝８の内面にも半田めっき層が形成されているので、凹溝８内に入り込んだクリーム半田１２は、凹溝８の内面に対して良好な密着性を発揮する。そのため、ランド１１に対するリード３の接合強度を増すことができる。また、リード３とランド１１との確実な電気接続を達成することができる。
さらにまた、凹溝８の周囲には、底面視略Ｕ字状の堰部９が形成されているので、半導体装置の組み立ての際に、封止樹脂４が凹溝８へ進入することを防止することができ、凹溝８が封止樹脂４で埋められることを防止することができる。そのため、半導体装置の実装の際に、ランド１１上のクリーム半田１２を凹溝８内に確実に入り込ませることができ、半田フィレットを確実に形成することができる。
以上、この発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。たとえば、上記の実施形態では、リードカットタイプのＳＯＮを有する半導体装置を例に取り上げたが、この発明は、図５に示すように、リード３の本体部６の外端面６ｂが封止樹脂４の側面と面一に形成された、いわゆるシンギュレーションタイプのＳＯＮを有する半導体装置に適用することもできる。また、ＳＯＮに限らず、たとえば、ＱＦＮ（Quad Flat Non-leaded Package）を有する半導体装置に適用することもできる。
また、上記の実施形態では、エッチング加工によって、リード３の本体部６の下面６ｂに凹溝８を形成するとしたが、エッチング加工以外の手法、たとえば、レーザ加工によって凹溝８が形成されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係る半導体装置（リードカットタイプ）の構成を示す図解的な断面図である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の一角部の斜視図である。 図１に示す半導体装置の実装状態を示す図解的な断面図である。 この発明の他の実施形態に係る半導体装置（シンギュレーションタイプ）の構成を示す図解的な断面図である。 従来のリードフレームの構成を示す平面図である。 図６に示すリードフレームを用いた半導体装置の実装状態を示す図解的な断面図である。
符号の説明
１ 半導体チップ
３ リード
４ 封止樹脂
４ａ 下面
６ａ 下面
６ｂ 外端面
８ 凹溝
９ 堰部

Claims (3)

  1. 半導体チップと、
    この半導体チップを封止する封止樹脂と、
    前記封止樹脂内で前記半導体チップと電気接続され、下面の少なくとも一部が前記封止樹脂の下面から露出し、かつ、端面が前記封止樹脂の側面から露出するように、前記半導体チップとともに前記封止樹脂に封止されるリードとを含み、
    前記リードの下面の前記封止樹脂から露出した部分に、前記リードの外端面に達する凹溝が形成されていることを特徴とする半導体装置。
  2. 前記凹溝の内面に半田めっきが施されていることを特徴とする請求項１記載の半導体装置。
  3. 前記リードは、前記凹溝の前記端面側を除く周囲に形成され、前記封止樹脂の前記凹溝への進入を防止するための堰部を備えていることを特徴とする請求項１記載の半導体装置。
JP2005112392A 2005-04-08 2005-04-08 半導体装置 Active JP4860939B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005112392A JP4860939B2 (ja) 2005-04-08 2005-04-08 半導体装置
PCT/JP2006/306326 WO2006109566A1 (ja) 2005-04-08 2006-03-28 半導体装置
US11/910,912 US20090032977A1 (en) 2005-04-08 2006-03-28 Semiconductor device
TW095112023A TWI382499B (zh) 2005-04-08 2006-04-04 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005112392A JP4860939B2 (ja) 2005-04-08 2005-04-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2006294809A true JP2006294809A (ja) 2006-10-26
JP4860939B2 JP4860939B2 (ja) 2012-01-25

Family

ID=37086848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005112392A Active JP4860939B2 (ja) 2005-04-08 2005-04-08 半導体装置

Country Status (4)

Country Link
US (1) US20090032977A1 (ja)
JP (1) JP4860939B2 (ja)
TW (1) TWI382499B (ja)
WO (1) WO2006109566A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2013239740A (ja) * 2013-08-02 2013-11-28 Rohm Co Ltd 半導体装置
JP2016162838A (ja) * 2015-02-27 2016-09-05 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
JP7482072B2 (ja) 2021-03-22 2024-05-13 株式会社東芝 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5122835B2 (ja) * 2007-02-27 2013-01-16 ローム株式会社 半導体装置、リードフレームおよび半導体装置の製造方法
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
JP2012028694A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 半導体装置
US9418919B2 (en) * 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
TWI455269B (zh) * 2011-07-20 2014-10-01 Chipmos Technologies Inc 晶片封裝結構及其製作方法
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
CN107112308B (zh) * 2014-11-27 2019-06-14 新电元工业株式会社 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
US11195269B2 (en) * 2015-03-27 2021-12-07 Texas Instruments Incorporated Exposed pad integrated circuit package
WO2023218959A1 (ja) * 2022-05-13 2023-11-16 ローム株式会社 半導体装置、および、半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091493A (ja) * 1998-09-16 2000-03-31 Mitsui High Tec Inc 表面実装型半導体装置
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001077275A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002026222A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd 樹脂封止型半導体装置用リードフレーム
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091493A (ja) * 1998-09-16 2000-03-31 Mitsui High Tec Inc 表面実装型半導体装置
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001077275A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002026222A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd 樹脂封止型半導体装置用リードフレーム
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2013239740A (ja) * 2013-08-02 2013-11-28 Rohm Co Ltd 半導体装置
JP2016162838A (ja) * 2015-02-27 2016-09-05 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
JP7482072B2 (ja) 2021-03-22 2024-05-13 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
WO2006109566A1 (ja) 2006-10-19
TWI382499B (zh) 2013-01-11
US20090032977A1 (en) 2009-02-05
TW200644191A (en) 2006-12-16
JP4860939B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
JP4860939B2 (ja) 半導体装置
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
US10930581B2 (en) Semiconductor package with wettable flank
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
US8618641B2 (en) Leadframe-based semiconductor package
JP5232394B2 (ja) 半導体装置の製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2008112961A (ja) 半導体装置の製造方法および半導体装置
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US20060006510A1 (en) Plastic encapsulated semiconductor device with reliable down bonds
US8535982B1 (en) Providing an automatic optical inspection feature for solder joints on semiconductor packages
JP2006165411A (ja) 半導体装置およびその製造方法
JP2013062527A (ja) 半導体装置
JP6909630B2 (ja) 半導体装置
US9847283B1 (en) Semiconductor device with wettable corner leads
JPH11297917A (ja) 半導体装置及びその製造方法
JP2008294132A (ja) モールドパッケージおよびその製造方法
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
JP2004235217A (ja) 半導体装置及び電子装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
US11227820B2 (en) Through hole side wettable flank
JP2001267484A (ja) 半導体装置およびその製造方法
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111104

R150 Certificate of patent or registration of utility model

Ref document number: 4860939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250