JP2008294132A - モールドパッケージおよびその製造方法 - Google Patents

モールドパッケージおよびその製造方法 Download PDF

Info

Publication number
JP2008294132A
JP2008294132A JP2007136594A JP2007136594A JP2008294132A JP 2008294132 A JP2008294132 A JP 2008294132A JP 2007136594 A JP2007136594 A JP 2007136594A JP 2007136594 A JP2007136594 A JP 2007136594A JP 2008294132 A JP2008294132 A JP 2008294132A
Authority
JP
Japan
Prior art keywords
lead frame
mold
mold resin
circuit board
upward
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007136594A
Other languages
English (en)
Other versions
JP5458476B2 (ja
Inventor
Norihisa Imaizumi
典久 今泉
Yoshiharu Harada
嘉治 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007136594A priority Critical patent/JP5458476B2/ja
Publication of JP2008294132A publication Critical patent/JP2008294132A/ja
Application granted granted Critical
Publication of JP5458476B2 publication Critical patent/JP5458476B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】アウターリードレスタイプのモールドパッケージにおいて、適切なワイヤボンディング性を確保しつつ、モールド樹脂の上方側からリードフレームと外部との電気的接続を行えるようにする。
【解決手段】上面２１に電子部品５０、５１を搭載した回路基板２０とリードフレーム３０とをワイヤボンディングしたものを、モールド樹脂４０で封止してなるアウターリードレスタイプのモールドパッケージであって、回路基板２０の上面２１側に位置するモールド樹脂４０の上面４１とモールド樹脂４０の下面４２との間に、回路基板２０の上面２１の上方側を向いている上向き面４４を設け、リードフレーム３０の一部を、上向き面４４にてモールド樹脂４０から露出させた。
【選択図】図１

Description

本発明は、モールド樹脂の上面からパッケージをみたとき、モールド樹脂の外周端部からリードフレームが外側に突出していないモールドパッケージ、すなわち、アウターリードレスタイプのモールドパッケージおよびその製造方法に関する。
従来より、この種のアウターリードレスタイプのモールドパッケージとしては、ＱＦＮ（クワッドフラットノンリードパッケージ）などが提案されている（たとえば、特許文献１、２、３等参照）。この場合、リードフレームは、モールド樹脂の下面にて露出し、それにより、はんだ付けなどが行われる。
特開２０００−２９４７１５号公報 特開２００５−３８９２７号公報 特開２００４−８７９９８号公報
本発明者は、上記した従来のアウターリードレスタイプのモールドパッケージ構成に基づいて、試作を行った。図１３は、その試作品としてのモールドパッケージの概略断面図である。
図１３に示されるように、回路基板２０における上面２１の上には電子部品５０、５１が搭載されており、回路基板２０における下面２２の下にはヒートシンク１０が取り付けられている。また、回路基板２０の端面２３の側方にはリードフレーム３０が配置され、このリードフレーム３０と回路基板２０の上面２１とがボンディングワイヤ７０を介して電気的に接続されている。
そして、回路基板２０、電子部品５０、５１、ヒートシンク１０、ボンディングワイヤ７０およびリードフレーム３０は、モールド樹脂４０により包み込まれるように封止されている。
ここで、従来のこの種のパッケージと同様に、モールド樹脂４０の外表面のうち上面４１は、回路基板２０の上面２１の上を覆うように位置する第１の面４１として構成され、当該第１の面４１とは反対側の面であって回路基板２０の下面２２の下側に位置する下面４２が、モールド樹脂４０の第２の面４２として構成されている。また、第２の面４２の外周端部に位置し第２の面４２と直交する側面４３が、モールド樹脂４０の第３の面４３として構成されている。
そして、従来技術に基づけば、図１３中の破線に示されるように、リードフレーム３０は、モールド樹脂４０の下面４２にて露出している。しかし、この場合、リードフレーム３０を当該下面４２にて露出させるべく、回路基板２０の下方に位置させることが必要となる。
そのため、リードフレーム３０のボンディング面とワイヤボンディングされる回路基板２０の上面２１との段差が大きくなり、ワイヤボンディングが困難になる。特に、この試作品のように、厚いヒートシンク１０が回路基板２０の下方に存在する場合、その段差は、さらに顕著となる。
そこで、本発明者は、図１３中に実線にて示されるように、リードフレーム３０を回路基板２０の端面２３の側方に配置し、上記ワイヤボンディングの段差が小さくなるようにした。アウターリードレスタイプの構成において、このようにした場合、リードフレーム３０は、モールド樹脂４０の下面４２では露出せず、モールド樹脂４０の側面４３のみにて露出する。
しかし、この種のモールドパッケージでは、当該パッケージを実装基板上に搭載するとき、モールド樹脂４０の下面４２を当該実装基板に対向させるため、モールド樹脂４０の側面４３は、当該実装基板に対して垂直な面となる。
そして、このようなモールド樹脂４０の側面４３にて、リードフレーム３０が露出していても、この露出部分で外部との接続を行うことは、モールドパッケージと実装基板上の隣接部品とのスペースを確保することが必要であったり、当該接続作業のハンドリング性が悪かったりすることなどから、困難である。
そこで、外部との接続は、モールド樹脂４０の上方側から行う必要が出てくる。ここで、リードフレーム３０をモールド樹脂４０の上面４１にて露出させることが考えられるが、この場合、ワイヤボンディングが行いにくく、行えたとしても、やはりワイヤボンディングの段差が大きくなることは避けられない。
本発明は、上記問題に鑑みてなされたものであり、電子部品を搭載した回路基板とリードフレームとをワイヤボンディングしたものをモールド樹脂で封止してなるアウターリードレスタイプのモールドパッケージにおいて、適切なワイヤボンディング性を確保しつつ、モールド樹脂の上方側からリードフレームと外部との電気的接続を行えるようにすることを目的とする。
上記目的を達成するため、本発明は、一面（２１）に電子部品（５０、５１）を搭載した回路基板（２０）とリードフレーム（３０）とをワイヤボンディングしたものを、モールド樹脂（４０）で封止してなるアウターリードレスタイプのモールドパッケージであって、回路基板（２０）の一面（２１）側に位置するモールド樹脂（４０）の第１の面（４１）と、当該第１の面（４１）とは反対側のモールド樹脂（４０）の第２の面（４２）との間に、回路基板（２０）の一面（２１）の上方側を向いている上向き面（４４）を設け、リードフレーム（３０）の一部を、上向き面（４４）にてモールド樹脂（４０）から露出させたことを特徴とする。
それによれば、モールド樹脂（４０）の上向き面（４４）にてリードフレーム（３０）の一部を露出させており、このリードフレーム（３０）の露出する部位も、回路基板（２０）の一面（２１）の上方に臨むものとなっているため、適切なワイヤボンディング性を確保しつつ、モールド樹脂（４０）の上方側からリードフレーム（３０）と外部との電気的接続を行うことができる。
ここで、リードフレーム（３０）におけるボンディングワイヤ（７０）の接続されている面（３１）を、回路基板（２０）の側方において回路基板（２０）の厚さの範囲に位置させることが好ましい（後述の図１等参照）。それによれば、回路基板（２０）とリードフレーム（３０）との段差を少なくしてワイヤボンディングが行いやすくなる。
また、モールド樹脂（４０）の外表面のうち、第２の面（４２）の外周端部に位置し第２の面（４２）と直交する面が、第３の面（４３）として構成されている場合、上向き面（４４）は、モールド樹脂（４０）の第１の面（４１）とモールド樹脂（４０）の第３の面（４３）との間に設けられているものにできる。
この場合、モールド樹脂（４０）における上向き面（４４）は、第１の面（４１）と第３の面（４３）とのなす角部をテーパ状に面取りした傾斜面とすることができる（後述の図１等参照。
さらに、この場合、傾斜面としての上向き面（４４）において露出するリードフレーム（３０）の部位は、上向き面（４４）と同一の傾斜を有する傾斜面となっているものにできる。
また、リードフレーム（３０）のうち上向き面（４４）にて露出する部位を、モールド樹脂（４０）にて封止されているリードフレーム（３０）の部位よりも太いものとすることが好ましい（後述の図３参照）。
このことは、具体的には、リードフレーム（３０）のうち上向き面（４４）にて露出する部位は、モールド樹脂（４０）にて封止されている部位よりも幅もしくは厚さが大きいということである。それによれば、リードフレーム（３０）のうち上向き面（４４）にて露出する部位の面積を大きくすることができる。
また、上向き面（４４）にて露出する傾斜面としてのリードフレーム（３０）の部位は、上向き面（４４）の傾斜角度に沿ってリードフレーム（３０）を折り曲げることにより形成された傾斜面として構成することができる（後述の図４参照）。
また、回路基板（２０）における一面（２１）とは反対側に位置する回路基板（２０）の他面（２２）に、ヒートシンク（１０）が取り付けられている場合、上記傾斜面としての上向き面（４４）は、ヒートシンク（１０）をモールド樹脂（４０）の第１の面（４１）に投影した領域の外側に位置していることが好ましい（後述の図１等参照）。それによれば、モールド樹脂（４０）の内部の超音波探傷検査が行いやすくなる。
また、モールド樹脂（４０）における傾斜面としての上向き面（４４）は、第１の面（４１）と第３の面（４３）とのなす角部の一部を、テーパ状に面取りした傾斜面として構成してもよい（後述の図８参照）。それによれば、モールド樹脂（４０）における局部的な上下厚さのアンバランスに起因する反りを低減し、パッケージの信頼性を向上させることができる。
また、モールド樹脂（４０）における上向き面（４４）としては、モールド樹脂（４０）の第３の面（４３）に形成された段差を形成する面として構成されたものでもよい（後述の図６参照）。
また、モールド樹脂（４０）において上向き面（４４）に、上向き面（４４）において露出するリードフレーム（３０）の部位を外部の接続部材に接続するときの位置決め用の凹凸部（４５）を設けてもよい（後述の図９参照）。それによれば、外部接続部材とモールドパッケージとの接続時において、両者の位置あわせが容易になる。
また、上向き面（４４）にて露出するリードフレーム（３０）の部位が、当該上向き面（４４）と同一の傾斜を有する傾斜面となっているモールドパッケージを製造する製造方法としては、次のような方法が挙げられる。
すなわち、複数個のリードフレーム（３０）が連結された多連のリードフレームを用意し、回路基板（２０）の一面（２１）に電子部品（５０、５１）を搭載し、回路基板（２０）とリードフレーム（３０）とをボンディングワイヤ（７０）を介して電気的に接続したものを、モールド樹脂（４０）にて封止し、その後、多連のリードフレームを個片化するために多連のリードフレームおよびモールド樹脂（４０）をダイシングカットした後、モールド樹脂（４０）における第１の面（４１）と第３の面（４３）とのなす角部を、テーパ状に面取りするようにリードフレーム（３０）とともにカットする後述の図２参照）。
また、上向き面（４４）にて露出するリードフレーム（３０）の部位が、当該上向き面（４４）の傾斜角度に沿った折り曲げにより形成された傾斜面として構成されるモールドパッケージを製造する製造方法としては、次のような方法が挙げられる。
すなわち、リードフレーム（３０）として予め前記折り曲げによる傾斜面が構成されたものを用い、回路基板（２０）の一面（２１）の上に電子部品（５０、５１）を搭載し、回路基板（２０）とリードフレーム（３０）とをボンディングワイヤ（７０）を介して電気的に接続したものを、上向き面（４４）に対応した傾斜形状をなす突起（３０１）が設けられた金型（３００）に設置してモールド樹脂（４０）による封止を行う（後述の図５参照。
この場合、さらに、リードフレーム（３０）における折り曲げにより形成された傾斜面の表面に、モールド樹脂（４０）の付着防止用のテープ（２００）を貼った状態で、モールド樹脂（４０）による封止を行ってもよい。それによれば、当該傾斜面へのモールド樹脂（４０）の付着防止がなされ、上向き面（４４）を形成しやすくなる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１（ａ）は、本発明の第１実施形態に係るアウターリードレスタイプのモールドパッケージ１００の概略断面構成を示す図であり、図１（ｂ）は、図１（ａ）のモールドパッケージ１００における主として上向き面４４の部分を示す概略斜視図である。
なお、以下、各構成要素における上面、下面とは、図面と対応させてわかりやすくする目的で、図１（ａ）中の各構成要素において上側に位置する面、下側に位置する面を意味するものにすぎず、実際の天地方向に相当する上下関係まで限定するものではない。つまり、或る構成要素の上面は、当該構成要素の一面であり、下面は当該一面とは反対側に位置する他面であることを意味する。
本モールドパッケージ１００は、大きくは、回路基板２０と、回路基板２０の上面２１に搭載された電子部品５０、５１と、回路基板２０における上面２１とは反対側の下面２２に接着剤６０を介して取り付けられたヒートシンク１０と、回路基板２０とボンディングワイヤ７０を介して電気的に接続されたリードフレーム３０と、これら各部材１０〜７０を包み込むように封止するモールド樹脂４０とを備えて構成されている。
ヒートシンク１０は、回路基板２０の熱を放熱する板状のものであり、放熱性に優れた銅、モリブデン、アルミニウム、鉄などの材料よりなる。ここで、ヒートシンク１０において、その上面１１には回路基板２０が搭載され、当該上面１１とは反対側の下面１２は、モールド樹脂４０の下面４２から露出しており、放熱面として構成されている。
回路基板２０は、セラミック基板やプリント基板などよりなる。この回路基板２０の下面２２とヒートシンク１０の上面１１との間に、上記接着剤６０が介在し、回路基板２０とヒートシンク１０とが接着されている。この接着剤６０としては、シリコーン系樹脂などよりなる一般的な接着剤が挙げられる。
また、電子部品５０、５１としては、回路基板２０の表面に搭載可能なＩＣチップ、コンデンサ、抵抗素子などの表面実装部品であれば、特に限定されるものではない。図１に示される例では、回路基板２０の上面（つまり、電子部品の搭載面）２１には、電子部品としてＩＣチップ５０、コンデンサ５１が搭載されている。
これら電子部品５０、５１は、はんだや導電性接着剤などよりなる図示しないダイマウント材を介して、回路基板２０の上面２１上に固定され、必要に応じてボンディングワイヤ７０を介して回路基板２０に電気的に接続されている。
また、リードフレーム３０は、銅などの一般的なリードフレーム材料よりなるものであり、モールド樹脂４０の内部にて回路基板２０の周囲に配置されている。そして、回路基板２０の上面２１とリードフレーム３０の上面３１とは、ボンディングワイヤ７０により電気的に接続されている。つまり、リードフレーム３０の上面３１はボンディング面となっている。
ここで、リードフレーム３０は、回路基板２０の端面２３の側方に配置されている。。具体的には、リードフレーム３０は細長の板材であり、その一端部が回路基板２０の端面２３に対向して配置され、回路基板２０の端面２３から外側へ延びるように、モールド樹脂４０内にて配置されている。
ここで、回路基板２０は板状であり、その上面２１および下面２２は主表面となるものであり、その端面２３はこれら上下面２１、２２の端部に位置し、板の厚み方向に平行な面である。そして、図１に示されるように、リードフレーム３０におけるボンディングワイヤ７０の接続されている上面３１は、回路基板２０の側方において回路基板２０の厚さの範囲内に位置している。
具体的に、回路基板２０の厚さとは、回路基板２０の上面２１と下面２２との距離である。そして、リードフレーム３０の上面３１がこの回路基板２０の厚さの範囲内に位置することとは、回路基板２０の上面２１および下面２２をそれぞれ平行に延長した仮想面を考えたとき、これら両仮想面に挟まれる領域に、リードフレーム３０の上面３１が位置するということである。
このような構成により、回路基板２０の上面２１とリードフレーム３０の上面３１との段差を少なくしてワイヤボンディングを容易にしている。そして、ボンディングワイヤ７０による接続信頼性の確保が行いやすいものとなっている。
なお、リードフレーム３０の上面３１は回路基板２０の上面２１よりも上方に位置していたとしても、リードフレーム３０の一部が、回路基板２０の厚さの範囲に位置すれば、上記ワイヤボンディングの段差は小さくできると考えられる。具体的には、回路基板２０の上面２１とリードフレーム３０の上面３１との段差は、これら両上面２１、３１が同一面のときを０として、±１．０ｍｍ以内とすることが望ましい。
ここで、上記ボンディングワイヤ７０は、一般的なＡｕやアルミニウムなどよりなるもので、通常のワイヤボンディングにより形成される。そして、本モールドパッケージ１００においては、電子部品５０、５１とリード３０とは、回路基板２０およびボンディングワイヤ７０を介して電気的に接続されている。
モールド樹脂４０は、通常、この種のモールドパッケージに用いられるモールド材料、例えばエポキシ樹脂などの熱硬化性樹脂などを採用できる。そして、このモールドパッケージ１００は、図示しないケースなどの基材に搭載されて使用されるが、このとき、モールド樹脂４０から露出するヒートシンク１０の下面１２を当該基材に接触させ、放熱を図るようにしている。
ここで、モールド樹脂４０の外表面のうち上面４１は、回路基板２０の上面２１の上側に位置し回路基板２０の上面２１を覆うように配置された第１の面４１として構成され、当該第１の面４１とは反対側の面であるモールド樹脂４０の下面４２が第２の面４２として構成されている。また、第２の面４２の外周端部に位置し第２の面４２と直交するモールド樹脂４０の側面４３が、第３の面４３として構成されている。
さらに、本実施形態のモールドパッケージ１００においては、図１に示されるように、モールド樹脂４０において、上面４１と下面４２との間に、回路基板２０の上面２１の上方側を向いている上向き面４４が設けられている。さらに言うならば、この上向き面４４は、モールド樹脂４０の上面４１と側面４３との間に設けられており、本実施形態では、モールド樹脂４０の第４の面として構成されている。
具体的に、モールド樹脂４０は、上面４１および下面４２が矩形である矩形板状のものであり、側面４３は、モールド樹脂４０の外周端面を構成するものである。そして、上向き面４４は、上面４１と側面４３とのなす角部をテーパ状に面取りした形状の傾斜面として構成されている。つまり、モールド樹脂４０の外表面において、互いに直交する上面４１と側面４３との間をつなぐ面として、これら両面４１と４３との間に、上向き面４４が介在している。
本実施形態では、リードフレーム３０は、上述したように回路基板２０の側方に配置することによって、モールド樹脂４０の下面４２では露出していない。しかし、このモールド樹脂４０の下面４２にて露出してないリードフレーム３０の一部すなわち先端部は、上向き面４４にてモールド樹脂４０から露出している。
また、モールド樹脂４０の上向き面４４において露出するリードフレーム３０の部位は、当該上向き面４４と実質的に同一面上に位置する面として構成されている。つまり、このリードフレーム３０の露出する面は、上向き面４４と同一の傾斜を有する傾斜面、すなわち、上向き面４４と平行な傾斜面となっている。
たとえば、このような傾斜面としての上向き面４４およびリードフレーム３０の露出する面の傾斜角度を、これら傾斜面とモールド樹脂４０の下面４２とのなす角度として定義したとき、当該傾斜角度は１５°〜６０°である。
これは、リードフレーム３０の露出する面における接続面積を確保するためである。当該傾斜角度が小さいと、傾斜を設けるためにリードフレーム３０全体の面積を大きく確保しなければならない。一方、当該傾斜角度が大きいと、十分な接続面積を確保することができない。そこで、当該傾斜角度は１５°〜６０°程度が望ましい。
このような傾斜面としての上向き面４４およびリードフレーム３０の露出面は、モールド樹脂４０における上記角部を、後述する製造方法に示すように、リードフレーム３０とともにカットするか、または、予めリードフレーム３０はカットしておき、その後金型にてモールド樹脂４０を面取り形状に成形することにより、作成が可能である。
また、図１（ａ）に示されるように、傾斜面としてのモールド樹脂４０の上向き面４４は、ヒートシンク１０をモールド樹脂４０の上面４１に投影した領域の外側に位置している。つまり、図１（ａ）中において、ヒートシンク１０の左右両端の外形線を上方に垂直に延長したとき、この両延長線の外側に上向き面４４が位置するということである。
このようなモールドパッケージ１００においては、ヒートシンク１０およびその上の回路基板２０と、モールド樹脂４０との剥離の有無について、超音波探傷検査による検査を行う。当該超音波は、モールド樹脂４０の上面４１から照射される。
このとき、傾斜面である上向き面４４が、ヒートシンク１０をモールド樹脂４０の上面４１に投影した領域の内側に位置すると、超音波の照射方向から見て上向き面４４とヒートシンク１０とが重なり合い、検査ができなくなる。その点、本実施形態によれば、そのような問題を回避し、超音波探傷検査による検査を適切に行える。
また、モールド樹脂４０の下面４２は、実装基板などの基材等へモールドパッケージ１００を搭載するときの当該基材と対向する実装面である。ここで、実装状態においては、上述したように、モールド樹脂４０の下面４２にて露出するヒートシンク１０の下面１２から、良好な放熱がなされる。
また、アウターリードレスタイプのモールドパッケージの特徴として、本実施形態においても、モールド樹脂４０の上面４１からパッケージ１００をみたとき、モールド樹脂４０の外周端部すなわちモールド樹脂４０の側面４３からリードフレーム３０が外側に突出していない。
ところで、本実施形態によれば、モールド樹脂４０の上向き面４４にてリードフレーム３０の先端部を露出させており、このリードフレーム３０の露出する面も、回路基板２０の上面２１の上方に臨むものとなっているため、この露出する面にて、リードフレーム３０と外部との接続を容易に行うことができる。
つまり、本実施形態によれば、適切なワイヤボンディング性を確保しつつ、モールド樹脂４０の上方側、つまりモールド樹脂４０の上面４１側からリードフレーム３０と外部との電気的接続を行うことができる。
限定するものではないが、たとえば、外部との接続としては、溶接やはんだ付け等の方法で、ＥＣＵとアクチュエータ間の配線を行うものにできる。または、リードフレーム３０を検査用の端子として用い、検査ソケット端子との接続を可能にする。
上述した上記図１３に示されるモールドパッケージでは、実装基板に対して垂直なモールド樹脂の側面にて、リードフレームと外部との接続を行うものであったが、それに比べて、本実施形態では、実装基板上の隣接部品とのスペースが不十分であっても、容易に接続が行えるものである。
次に、本実施形態のモールドパッケージ１００の製造方法について、図２も参照して述べる。図２は、本製造方法を示す工程図であり、各工程途中のワークを断面的に示している。本製造方法は、ＭＡＰ成型技術に基づくものである。
まず、ヒートシンク１０の上面１１に、接着剤６０を介して、電子部品５０、５１が搭載された回路基板２０を固定する。一方で、複数個のリードフレーム３０がその端部にて連結された状態のもの、いわゆる多連のリードフレーム３０を用意する。そして、各リードフレーム３０に対して、ヒートシンク１０を配置し、ヒートシンク１０上の回路基板２０と各リードフレーム３０とをワイヤボンディングにより結線する。
その後、このものを図示しない成形金型に投入し、通常のトランスファーモールド法などによってモールド樹脂４０で封止する。図２（ａ）には、この封止工程後のワークが示されている。
図２（ａ）に示されるように、封止工程後のワークにおいては、電子部品５０、５１、回路基板２０、ヒートシンク１０、ボンディングワイヤ７０およびリードフレーム３０が、モールド樹脂４０により封止され、モールド樹脂４０の下面４２からヒートシンク１０が露出している。
次に、図２（ｂ）に示されるように、多連のリードフレーム３０を個片化するために当該多連のリードフレーム３０およびモールド樹脂４０を、ダイシングラインＤＬにてダイシングカットする。これにより、図２（ｃ）に示されるように、個々のパッケージ単位への個片化がなされる。
その後は、図２（ｃ）中のカットラインＣＬに示されるように、刃具などの切断装置を用いて、モールド樹脂４０における上面４１と側面４３とのなす角部を、リードフレーム３０とともにカットし、当該角部をテーパ状に面取りする。
このとき、図２（ｃ）中の寸法ｄに示されるように、モールド樹脂４０のうちリードフレーム３０よりもモールド樹脂４０の下面４２寄りの部位を、余分にカットする。こうして、上記図１に示されるような上向き面４４を有する本実施形態のモールドパッケージ１００ができあがる。
（第２実施形態）
図３（ａ）は、本発明の第２実施形態に係るアウターリードレスタイプのモールドパッケージ１０１の概略断面構成を示す図であり、図３（ｂ）は本実施形態のもう一つの例としてのリードフレーム３０の斜視図である。
図３（ａ）に示されるように、本実施形態のモールドパッケージ１０１では、リードフレーム３０のうち上向き面４４にて露出する部位を、モールド樹脂４０にて封止されている部位よりも太いものとしている。
図３（ａ）に示される例では、リードフレーム３０の露出部位の板厚を、たとえば０．２ｍｍ〜１．０ｍｍとし、樹脂封止部位よりも厚いものとすることで太くしている。このような厚さの異なるリードフレーム３０の製造方法としては、たとえばリードフレームの作製時に、ロール加工等によって厚さが異なったものを作製すればよい。
本実施形態によれば、リードフレーム３０のうち上向き面４４にて露出する部位の面積を大きくすることが可能となる。ただし、当該露出部が厚すぎると、リードピッチが大きくなるため、当該露出部におけるリードフレーム３０の板厚としては１．０ｍｍ程度までが好ましい。
また、リードフレーム３０における上記露出部位をリードフレーム３０における樹脂封止部位よりも太くすることは、リードフレーム３０の厚さではなく、その幅を変えるものであってもよい。
図３（ｂ）に示される例では、リードフレーム３０における上記露出部位を樹脂封止部位よりも幅広いものとしている。本実施形態によれば、上記第１実施形態と同様の効果を奏することに加えて、さらに、リードフレーム３０における外部との接続面積を確保しやすくなる。
（第３実施形態）
図４は、本発明の第３実施形態に係るアウターリードレスタイプのモールドパッケージ１０２の概略断面構成を示す図である。
図４に示されるように、本実施形態のモールドパッケージ１０２では、上向き面４４にて露出するリードフレーム３０の部位を、傾斜面としての上向き面４４の傾斜角度に沿ってリードフレーム３０を折り曲げることにより形成された傾斜面として構成している。この場合も、リードフレーム３０における外部との接続面積を大きくしやすい、という利点がある。
このような折り曲げによる傾斜面を有するモールドパッケージの製造方法について、図５も参照して述べる。図５は、本製造方法を示す工程図であり、各工程途中のワークを断面的に示している。本製造方法も、ＭＡＰ成型技術に基づくものである。
まず、上記図２に示される製造方法と同様に、ヒートシンク１０に回路基板２０を固定する。一方、本実施形態でも、複数個のリードフレーム３０がその端部にて連結された多連のリードフレーム３０を用いるが、予め、このリードフレーム３０に対して、図５（ａ）に示されるように、折り曲げによる傾斜面を形成しておく。
この傾斜面の形成は、リードフレーム３０においてパターンを形成した後に、プレス工法であるディプレス加工を行うことによって実現可能である。そして、このリードフレーム３０と回路基板２０とをワイヤボンディングにより結線し、モールド樹脂４０で封止すると、図５（ａ）に示されるワークができあがる。
図５（ａ）では、当該ワークが金型３００内に設置された状態を示している。ここでは、ワークの金型３００への投入前に、リードフレーム３０における上記傾斜面の表面に、モールド樹脂４０の付着を防止するテープ２００を貼っておく。このテープ２００としては、たとえばシリコーン系樹脂よりなるものが採用される。
一方、金型３００には、モールド樹脂４０の上向き面４４に対応する位置に当該上向き面４４と同じ傾斜形状をなす突起３０１が設けられている。そして、ワークの投入状態においては、この突起３０１の先端がテープ２００にあたるようにする。
つまり、ワークの金型３００への設置にあたっては、予め形成されたリードフレーム３０の傾斜面に対して、テープ３００を介して突起３０１を押し当てるようにする。この状態で、モールド樹脂４０による封止を行うと、突起３０１の形状に倣ってモールド樹脂４０の成形がなされるため、図５（ｂ）に示されるように、封止後には、テープ２００を剥がすことで上向き面４４が形成された状態となる。
そして、このものを、ダイシングラインＤＬにてダイシングカットし、個々のパッケージ単位へ個片化する。こうして、上記図４に示されるような上向き面４４を有する本実施形態のモールドパッケージ１０２ができあがる。
なお、上記図５に示される製造方法では、リードフレーム３０における傾斜面の表面に上記テープ２００を貼った状態で、モールド樹脂４０による封止を行ったが、上記テープ２００が無くても当該リードフレーム３０の傾斜面にモールド樹脂４０が付着しにくいような場合には、このテープ２００は省略してもよい。
（第４実施形態）
図６（ａ）は、本発明の第４実施形態に係るアウターリードレスタイプのモールドパッケージ１０３の概略断面構成を示す図であり、図６（ｂ）は図６（ａ）中の矢印Ａ方向からみた平面図である。
図６に示されるように、本実施形態のモールドパッケージ１０３では、モールド樹脂４０の側面４３に段差が形成されている。この段差は、当該側面４３における上面４１側の部位が、当該側面４３から凹むように形成された段差である。
そして、モールド樹脂４０における上向き面４４は、この段差を形成する面により構成されている。ここで、リードフレーム３０におけるボンディングワイヤ７０の接続されている面３１すなわち上面３１は、この上向き面４４と実質的に同一平面に位置している。そして、リードフレーム３０の上面３１の一部すなわち当該上面３１のうちボンディングワイヤ７０と接続されていない部位がモールド樹脂４０から露出している。
つまり、本実施形態の上向き面４４は、リードフレーム３０の上面３１が当該上向き面４４と同一面上にて露出するように、モールド樹脂４０の側面４３に形成された段差面として、構成されている。ここでは、上向き面４４は、モールド樹脂４０における上面４１と側面４３とのなす角部を断面矩形状に除去してなる段差における側面４３と直交する面となっている。
そのため、本実施形態においても、上記各実施形態と同様に、適切なワイヤボンディング性を確保しつつ、モールド樹脂４０の上方側からリードフレーム３０と外部との電気的接続を行うことができる。
この本実施形態のモールドパッケージ１０３の製造方法について、図７（ａ）、（ｂ）、（ｃ）を参照して述べる。図７は、本製造方法を示す工程図であり、各工程途中のワークを断面的に示している。本製造方法も、ＭＡＰ成型技術に基づくものである。
まず、上記図２に示される製造方法と同様に、ヒートシンク１０に回路基板２０を固定し、上記多連のリードフレーム３０を用い、このリードフレーム３０と回路基板２０とをワイヤボンディングにより結線する。
また、本実施形態では、モールド樹脂４０による封止を行う前に、図７（ａ）に示されるように、封止後にモールド樹脂４０を除去して上向き面４４とする部位に、モールド樹脂４０と密着しないか、または密着強度の低いテープ２１０を貼る。このテープ２１０は、たとえばシリコーン系やポリイミドアミド系の樹脂よりなるもので、ダイシング時の精度にもよるが、厚さ０．１ｍｍ程度のものである。
こうして、リードフレーム３０間を跨ぐように、リードフレーム３０の上面３１にテープ２１０を貼り付けた状態で、モールド樹脂４０による封止を、上記同様に行い、その後、ダイシングカットにより個片化すると、図７（ａ）に示される状態となる。
その後、さらに、ダイシングやレーザによってモールド樹脂４０に切り込みを入れるなどにより、テープ２１０上のモールド樹脂４０を除去する（図７（ｂ）参照）。そして、光照射、加熱等によってテープ２１０の密着力を低下させるなどにより、テープ２１０を除去する（図７（ｃ）参照）。こうして、上記図６に示されるような上向き面４４を有する本実施形態のモールドパッケージ１０３ができあがる。
（第５実施形態）
図８は、本発明の第５実施形態に係るアウターリードレスタイプのモールドパッケージ１０４の概略断面構成を示す図である。
図８に示されるように、本実施形態のモールドパッケージ１０４では、モールド樹脂４０における上向き面４４を、モールド樹脂４０における上面４１と側面４３とのなす角部の一部を、テーパ状に面取りした傾斜面として構成している。このような上向き面４４は、上記第１実施形態と同様、モールド樹脂４０のカットにより形成できる。
具体的には、図８に示されるように、当該角部をテーパ状に面取りした傾斜面が、モールド樹脂４０の側面４３から上面４１に向かって延びている。そして、この傾斜面は、モールド樹脂４０の上面４１まで到達しておらず、途中で途切れた形になっている。
つまり、本実施形態の上向き面４４は、当該上面４１と当該側面４３とのなす角部を、側面４３側から上面４１に向かって側面４３と上面４１との中間部までテーパ状に面取りした傾斜面である。一方、上記第１実施形態に示した上向き面４４は（上記図１参照）、上面４１と側面４３とのなす角部の全体を面取りしたものである。
そのため、上記第１実施形態に比べて、本実施形態では、モールド樹脂４０の上面４１の寸法を大きくすることが可能となる。つまり、本実施形態では、モールド樹脂４０に上向き面４４を形成したとしても、モールド樹脂４０の上面４１の面積を極力減少させることがなく、モールド樹脂４０の上下厚さのアンバランスを抑制しやすくなる。
傾斜面としての上向き面４４を形成した場合において、モールド樹脂４０の上面４１と下面４２とで面積差が大きいと、上記アンバランスが大きくなり、それに起因してモールド樹脂４０が反りやすくなる。本実施形態では、そのようなアンバランスによる反りを低減し、パッケージの信頼性が向上する。
（第６実施形態）
図９は、本発明の第６実施形態に係るアウターリードレスタイプのモールドパッケージ１０５の概略断面構成を示す図である。
図９に示されるように、本実施形態のモールドパッケージ１０５では、モールド樹脂４０において上向き面４４の近傍に、リードフレーム３０の露出部位を外部の接続部材に接続するときの位置決め用の凹凸部４５が設けられている。
この凹凸部４５は、型成形や切削などにより形成できる。ここでは、凹凸部４５は凹部であるが、凸部であってもよい。このような凹凸部４５は、相手側の接続部材に設けた凹凸と噛み合わせることで、位置決めが容易となる。このように、凹凸部４５は、上向き面４４に外部から接続部材を持ってきたときに、位置あわせの目印となるものであればよく、その凹凸形状は特に限定されるものではない。
本実施形態によれば、外部の接続部材とモールドパッケージとの接続時において、これら両者の位置あわせが容易になる。
（第７実施形態）
図１０は、本発明の第７実施形態に係るアウターリードレスタイプのモールドパッケージ１０６の概略断面構成を示す図である。上記各実施形態では、リードフレーム３０のすべてが、モールド樹脂４０の下面４２にて露出せずに上向き面４４にて露出するものであったが、すべてのリードフレーム３０がこのような構成でなくてもよい。
図１０に示される本実施形態のモールドパッケージ１０６では、複数のリードフレーム３０のうち、モールド樹脂４０の下面４２にて露出せずに上向き面４４にて露出するリードフレーム３０もあるが、モールド樹脂４０の下面４２にて露出するリードフレーム３０もある。
たとえば、線径がφ２０μｍ〜３０μｍ程度であるＡｕよりなるボンディングワイヤ７０を接続するリードフレーム３０については、回路基板２０の一面２１との段差を少なくするように配置するため、モールド樹脂４０の下面４２にて露出させずに上向き面４４にて露出させている。
一方、このワイヤよりも太い（たとえば線径：φ８０μｍ以上）Ａｌなどのボンディングワイヤ７０を接続するリードフレーム３０については、モールド樹脂４０の下面４２にて露出させてもかまわない。これは、太いボンディングワイヤ７０で接続を行うことにより、ワイヤボンディングの段差があっても接続信頼性を確保できるためである。
もちろん、本実施形態では、モールド樹脂４０の下面４２にて露出せずに上向き面４４にて露出するリードフレーム３０によって、上記各実施形態と同様の効果を奏するものである。
（第８実施形態）
図１１は、本発明の第８実施形態に係るアウターリードレスタイプのモールドパッケージ１０７の概略断面構成を示す図である。上記各実施形態では、モールド樹脂４０における上向き面４４は、モールド樹脂４０における上面４１と側面４３との間に設けられていた。
それに対して、図１１に示されるように、本実施形態のモールドパッケージ１０７では、上記側面が存在しておらず、上向き面４４は、モールド樹脂４０の上面４１から下面４２まで延び且つ回路基板２０の上面２１の上方側を向く傾斜面として構成されている。この場合も、適切なワイヤボンディング性を確保しつつ、モールド樹脂４０の上方側からリードフレーム３０と外部との電気的接続を行うことができる。
つまり、上記した側面の有無にかかわらず、モールド樹脂４０の外表面としての上向き面４４は、モールド樹脂４０の上面４１とモールド樹脂４０の下面４２との間にて回路基板２０の上面２１の上方側を向いている面であればよい。
（他の実施形態）
図１２は、本発明の他の実施形態を示す概略断面図であり、リードフレーム３０およびその近傍部を示している。この種のモールドパッケージにおいては、リードフレーム３０とモールド樹脂４０との密着力の確保は重要である。
そこで、図１２に示されるように、リードフレーム３０の表面のうちモールド樹脂４０と密着する部位に、溝３０ａを設けることでリードフレーム３０とモールド樹脂４０との密着性を向上させてもよい。
また、モールド樹脂４０の上向き面は、上記各実施形態では平面であったが、凹状もしくは凸状の曲面であってもよい。
また、モールドパッケージとしては、回路基板と、回路基板の一面上に搭載された電子部品と、回路基板の端面の側方に配置され回路基板とボンディングワイヤを介して電気的に接続されたリードフレームと、これらを包み込むように封止するモールド樹脂とを備えるものであればよく、場合によっては、ヒートシンクは無いものでもよい。
ただし、上述したように、厚いヒートシンク１０が回路基板２０の下方に存在する場合、上記したワイヤボンディングの段差の問題が顕著になるため、上記した上向き面４４においてリードフレーム３０を露出させることは効果的である。
（ａ）は、本発明の第１実施形態に係るモールドパッケージの概略断面図であり、（ｂ）は（ａ）のパッケージにおける主として上向き面の部分を示す概略斜視図である。 上記第１実施形態に係るモールドパッケージの製造方法を示す工程図である。 （ａ）は、本発明の第２実施形態に係るモールドパッケージの概略断面図であり、（ｂ）は第２実施形態のもう一つの例としてのリードフレームの斜視図である。 本発明の第３実施形態に係るモールドパッケージの概略断面図である。 上記第３実施形態に係るモールドパッケージの製造方法を示す工程図である。 （ａ）は、本発明の第４実施形態に係るモールドパッケージの概略断面図であり、（ｂ）は（ｂ）中のＡ矢視平面図である。 上記第４実施形態に係るモールドパッケージの製造方法を示す工程図である。 本発明の第５実施形態に係るモールドパッケージの概略断面図である。 本発明の第６実施形態に係るモールドパッケージの概略断面図である。 本発明の第７実施形態に係るモールドパッケージの概略断面図である。 本発明の第８実施形態に係るモールドパッケージの概略断面図である。 本発明の他の実施形態を示す概略断面図である。 本発明者の試作品としてのモールドパッケージの概略断面図である。
符号の説明
２０…回路基板、２１…回路基板の上面、２２…回路基板の下面、
２３…回路基板の端面、３０…リードフレーム、３１…リードフレームの上面、
４０…モールド樹脂、４１…モールド樹脂の第１の面としての上面、
４２…モールド樹脂の第２の面としての下面、
４３…モールド樹脂の第３の面としての側面、４４…モールド樹脂の上向き面、
４５…位置決め用の凹凸部、５０…電子部品としてのＩＣチップ、
５１…電子部品としてのコンデンサ、７０…ボンディングワイヤ、
１００…モールドパッケージ、２００…テープ、３００…金型、３０１…金型の突起。

Claims (14)

  1. 回路基板（２０）と、
    前記回路基板（２０）の一面（２１）の上に搭載された電子部品（５０、５１）と、
    前記回路基板（２０）の端面（２３）の側方に配置され、前記回路基板（２０）とボンディングワイヤ（７０）を介して電気的に接続されたリードフレーム（３０）と、
    前記回路基板（２０）、前記電子部品（５０、５１）、前記ボンディングワイヤ（７０）および前記リードフレーム（３０）を包み込むように封止するモールド樹脂（４０）とを備え、
    前記モールド樹脂（４０）の外表面のうち、前記回路基板（２０）の前記一面（２１）の上側にて当該一面（２１）を覆うように位置する面が第１の面（４１）として構成され、前記第１の面（４１）とは反対側に位置する面が第２の面（４２）として構成されているアウターリードレスタイプのモールドパッケージであって、
    前記モールド樹脂（４０）の前記第１の面（４１）と前記第２の面（４２）との間には、前記回路基板（２０）の前記一面（２１）の上方側を向いている上向き面（４４）が設けられており、
    前記リードフレーム（３０）の一部が、前記上向き面（４４）にて前記モールド樹脂（４０）から露出していることを特徴とするモールドパッケージ。
  2. 前記リードフレーム（３０）における前記ボンディングワイヤ（７０）の接続されている面（３１）は、前記回路基板（２０）の側方において前記回路基板（２０）の厚さの範囲に位置していることを特徴とする請求項１に記載のモールドパッケージ。
  3. 前記モールド樹脂（４０）の外表面のうち、前記第２の面（４２）の外周端部に位置し前記第２の面（４２）と直交する面が、第３の面（４３）として構成されており、
    前記上向き面（４４）は、前記モールド樹脂（４０）の前記第１の面（４１）と前記第３の面（４３）との間に設けられていることを特徴とする請求項１または２に記載のモールドパッケージ。
  4. 前記上向き面（４４）は、前記第１の面（４１）と前記第３の面（４３）とのなす角部をテーパ状に面取りした傾斜面であることを特徴とする請求項３に記載のモールドパッケージ。
  5. 前記傾斜面としての前記上向き面（４４）において露出する前記リードフレーム（３０）の部位は、前記上向き面（４４）と同一の傾斜を有する傾斜面となっていることを特徴とする請求項４に記載のモールドパッケージ。
  6. 前記リードフレーム（３０）のうち前記上向き面（４４）にて露出する部位は、前記モールド樹脂（４０）にて封止されている部位よりも太いものであることを特徴とする請求項１ないし５のいずれか１つに記載のモールドパッケージ。
  7. 前記上向き面（４４）にて露出する前記リードフレーム（３０）の部位は、前記傾斜面としての前記上向き面（４４）の傾斜角度に沿って前記リードフレーム（３０）を折り曲げることにより形成された傾斜面として構成されるものであることを特徴とする請求項５に記載のモールドパッケージ。
  8. 前記回路基板（２０）における前記一面（２１）とは反対側に位置する前記回路基板（２０）の他面（２２）には、ヒートシンク（１０）が取り付けられており、
    前記傾斜面としての前記上向き面（４４）は、前記ヒートシンク（１０）を前記モールド樹脂（４０）の前記第１の面（４１）に投影した領域の外側に位置していることを特徴とする請求項４ないし７のいずれか１つに記載のモールドパッケージ。
  9. 前記モールド樹脂（４０）における前記上向き面（４４）は、前記第１の面（４１）と前記第３の面（４３）とのなす角部の一部を、テーパ状に面取りした傾斜面であることを特徴とする請求項３ないし８のいずれか１つに記載のモールドパッケージ。
  10. 前記モールド樹脂（４０）における前記上向き面（４４）は、前記第３の面（４３）に形成された段差を形成する面として構成されていることを特徴とする請求項３に記載のモールドパッケージ。
  11. 前記モールド樹脂（４０）において前記上向き面（４４）には、前記上向き面（４４）において露出する前記リードフレーム（３０）の部位を外部の接続部材に接続するときの位置決め用の凹凸部（４５）が設けられていることを特徴とする請求項１ないし１０のいずれか１つに記載のモールドパッケージ。
  12. 請求項５に記載のモールドパッケージを製造する製造方法であって、
    複数個の前記リードフレーム（３０）が連結された多連のリードフレームを用意し、
    前記回路基板（２０）の前記一面（２１）に前記電子部品（５０、５１）を搭載し、前記回路基板（２０）と前記リードフレーム（３０）とを前記ボンディングワイヤ（７０）を介して電気的に接続したものを、前記モールド樹脂（４０）にて封止し、
    その後、前記多連のリードフレームを個片化するために当該多連のリードフレームおよび前記モールド樹脂（４０）をダイシングカットした後、
    前記モールド樹脂（４０）における前記第１の面（４１）と前記第３の面（４３）とのなす角部を、テーパ状に面取りするように前記リードフレーム（３０）とともにカットすることを特徴とするモールドパッケージの製造方法。
  13. 請求項７に記載のモールドパッケージを製造する製造方法であって、
    前記リードフレーム（３０）として予め前記折り曲げによる傾斜面が構成されたものを用い、
    前記回路基板（２０）の前記一面（２１）の上に前記電子部品（５０、５１）を搭載し、前記回路基板（２０）と前記リードフレーム（３０）とを前記ボンディングワイヤ（７０）を介して電気的に接続したものを、前記上向き面（４４）に対応した傾斜形状をなす突起（３０１）が設けられた金型（３００）に設置して前記モールド樹脂（４０）による封止を行うことを特徴とするモールドパッケージの製造方法。
  14. 前記リードフレーム（３０）における前記折り曲げにより形成された前記傾斜面の表面に、前記モールド樹脂（４０）の付着防止用のテープ（２００）を貼った状態で、前記モールド樹脂（４０）による封止を行うことを特徴とする請求項１３に記載のモールドパッケージの製造方法。
JP2007136594A 2007-05-23 2007-05-23 モールドパッケージおよびその製造方法 Expired - Fee Related JP5458476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007136594A JP5458476B2 (ja) 2007-05-23 2007-05-23 モールドパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007136594A JP5458476B2 (ja) 2007-05-23 2007-05-23 モールドパッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2008294132A true JP2008294132A (ja) 2008-12-04
JP5458476B2 JP5458476B2 (ja) 2014-04-02

Family

ID=40168566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007136594A Expired - Fee Related JP5458476B2 (ja) 2007-05-23 2007-05-23 モールドパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5458476B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129930A (ja) * 2007-11-19 2009-06-11 Mitsumi Electric Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2010232575A (ja) * 2009-03-30 2010-10-14 Hitachi Automotive Systems Ltd 変速機用電子制御装置
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290046A (ja) * 1989-01-10 1990-11-29 Fujitsu Ltd ハイブリッド型集積回路装置
JPH0317644U (ja) * 1989-06-30 1991-02-21
JPH0758248A (ja) * 1993-08-09 1995-03-03 Toshiba Corp 半導体装置及びその製造方法
JP2006287131A (ja) * 2005-04-04 2006-10-19 Sony Corp 半導体パッケージ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290046A (ja) * 1989-01-10 1990-11-29 Fujitsu Ltd ハイブリッド型集積回路装置
JPH0317644U (ja) * 1989-06-30 1991-02-21
JPH0758248A (ja) * 1993-08-09 1995-03-03 Toshiba Corp 半導体装置及びその製造方法
JP2006287131A (ja) * 2005-04-04 2006-10-19 Sony Corp 半導体パッケージ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129930A (ja) * 2007-11-19 2009-06-11 Mitsumi Electric Co Ltd 回路モジュール及び回路モジュールの製造方法
JP2010232575A (ja) * 2009-03-30 2010-10-14 Hitachi Automotive Systems Ltd 変速機用電子制御装置
WO2014098004A1 (ja) * 2012-12-19 2014-06-26 富士電機株式会社 半導体装置
US9824950B2 (en) 2012-12-19 2017-11-21 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP5458476B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
JP4860939B2 (ja) 半導体装置
JP4872683B2 (ja) モールドパッケージの製造方法
US20100140786A1 (en) Semiconductor power module package having external bonding area
JP2002064224A (ja) 発光ダイオード及びその製造方法
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP2006165411A (ja) 半導体装置およびその製造方法
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
EP2688098B1 (en) Semiconductor device and method for manufacturing semiconductor device
JP6909630B2 (ja) 半導体装置
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP4111199B2 (ja) 半導体パッケージ、及びこれを回路基板に実装する方法
JP2007150044A (ja) 半導体装置
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法
JP2013012567A (ja) 半導体装置
JPH06236956A (ja) 半導体装置及びその製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP4386552B2 (ja) 受発光型半導体装置の構造
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP2010056325A (ja) 半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2003068976A (ja) 樹脂封止型電力用半導体デバイス
JP2016197636A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R151 Written notification of patent or utility model registration

Ref document number: 5458476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees