JP4872683B2 - モールドパッケージの製造方法 - Google Patents

モールドパッケージの製造方法 Download PDF

Info

Publication number
JP4872683B2
JP4872683B2 JP2007017553A JP2007017553A JP4872683B2 JP 4872683 B2 JP4872683 B2 JP 4872683B2 JP 2007017553 A JP2007017553 A JP 2007017553A JP 2007017553 A JP2007017553 A JP 2007017553A JP 4872683 B2 JP4872683 B2 JP 4872683B2
Authority
JP
Japan
Prior art keywords
lead
dicing
blade
mold
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007017553A
Other languages
English (en)
Other versions
JP2008186891A (ja
Inventor
昭喜 浅井
真治 太田
本田  匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007017553A priority Critical patent/JP4872683B2/ja
Publication of JP2008186891A publication Critical patent/JP2008186891A/ja
Application granted granted Critical
Publication of JP4872683B2 publication Critical patent/JP4872683B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、アウターリードを持たないリードレスタイプのモールドパッケージ製造方法関する。
従来より、この種のリードレスタイプのモールドパッケージとしては、アイランド部と、アイランド部の上面側に搭載された部品と、アイランド部の周囲に位置し部品と電気的に接続されたリード部と、これら部品、アイランド部およびリード部を封止するモールド樹脂とを備え、リード部の端面、下面が、それぞれ、モールド樹脂の端面、アイランド部の下面側に位置するモールド樹脂の下面から露出したものが、提案されている(たとえば、特許文献1参照)。
このようなモールドパッケージは、QFN(Quad Flat Non−Leaded Package)と言われるものであり、アウターリードを持たないため、電子機器の小型化要求に対応した小型のモールドパッケージとして期待されている。
また、このようなモールドパッケージは、一般に低コスト化を実現するために、複数のパッケージをまとめて樹脂封止を行なう方法、いわゆるMAPモールド成型技術を用いて製造される。
まず、アイランド部およびリード部を備える複数個のリードフレームがリード部にて連結されたリードフレーム素材を用意する。これに部品の搭載を行った後、これをモールド樹脂により封止する。ここで、リード部の下面を、アイランド部の下面側に位置するモールド樹脂の下面から露出させるように樹脂封止を行う。
しかる後、リードフレーム素材のダイシングラインにおいて、モールド樹脂およびリードフレーム素材におけるリード部の連結部を一括してダイシングカットする。それにより、リードフレーム素材が個々のリードフレームの単位に個片化され、モールドパッケージができあがる。
ここで、モールド樹脂の切断面とリードフレーム素材の切断面とが同一面であるため、ダイシング時の切断面であるリード部の端面は、これも同じダイシング時の切断面であるモールド樹脂の端面から実質的に同一面上に位置した状態で、当該モールド樹脂の端面から露出する。
つまり、この種のモールドパッケージにおいては、リード部の露出面は、モールド樹脂の端面と実質的に同一平面上に位置するリード部の端面と、モールド樹脂の下面と実質的に同一平面上に位置するリード部の下面となる。そして、このモールドパッケージは、これらリード部の各露出面にて、プリント基板などの外部基板とはんだ付けされるようになっている。
特許第3428591号公報
ところで、このようなQFN構造を有するモールドパッケージでは、基板にはんだ付け実装して使用する際、モールドパッケージと基板とのはんだ接続部に加わる熱的・機械的な応力が、接続信頼性を低下させるという問題がある。
ここで、アウターリードを有するQFPなどのモールドパッケージにおいては、リード部が変形することではんだ接続部に加わる応力が緩和されるため、接続信頼性への影響は小さい。
しかし、QFN構造のモールドパッケージにおいては、はんだ付け接続されるリード部がモールド樹脂に埋め込まれた構造になっているために、リード部が変形することはほとんど無い。そのため、QFNパッケージは、QFPパッケージに比べて、はんだ接続信頼性が低い。
そこで、本発明者は、QFNパッケージをはんだ付け実装した構造について、FEM(有限要素法)による計算によって解析を行った。その結果、はんだ接続部に加わる応力が、リード部の露出面のうちモールド樹脂の端面から露出する端面とモールド樹脂の下面から露出する下面とにより構成されるコーナー部に集中することがわかった。
本発明は、上記問題に鑑みてなされたものであり、リードレスタイプのモールドパッケージをはんだ実装したときに、モールド樹脂から露出するリード部のコーナー部においてはんだに加わる応力の集中を低減できるようにすることを目的とする。
本発明は、従来のリード部のコーナー部が凸状の角部であったため、上記した応力集中が発生しやすいことに着目して、創出されたものである。
すなわち、本発明においては、リード部(12)におけるモールド樹脂(30)から露出する面(12b、12c)のうち、モールド樹脂(30)の端面(33)から露出するリード部(12)の端面(12c)とモールド樹脂(30)の下面(32)から露出するリード部(12)の下面(12b)とにより構成されるリード部(12)のコーナー部(12d)が、窪んだ窪み形状となっていることを、第1の特徴とする。
それによれば、凸状の角部であった従来のリード部のコーナー部に比べて、リード部(12)のコーナー部(12d)を窪み形状としているため、モールドパッケージをはんだ実装したときに、当該コーナー部(12d)においてはんだ(300)に加わる応力の集中を低減することができる。
また、本発明は、上記第1の特徴を有するモールドパッケージ(100)を、モールド樹脂(30)から露出するリード部(12)の端面(12c)および下面(12b)にて、基板(200)にはんだ接合してなることを、第2の特徴とする。この場合も、リード部(12)のコーナー部(12d)においてはんだ(300)に加わる応力の集中を低減することができる。
また、本発明は、リードレスタイプのモールドパッケージを製造する方法において、リードフレーム素材(400)を個々のリードフレーム(10)の単位に個片化するダイシング工程では、第1のブレード(410)を用いて、モールド樹脂(30)の下面(32)から露出するリード部(12)の連結部分を、ダイシングライン(DL)において当該モールド樹脂(30)の下面(32)側から厚さ方向の途中まで切断する第1の工程を行った後、第1のブレード(410)よりも刃幅の小さな第2のブレード(420)を用い、ダイシングライン(DL)においてリード部(12)の連結部分を最後まで切断する第2の工程を行うことを、第3の特徴とする。
本製造方法によれば、リード部(12)の端面(12c)がダイシング工程による切断面となるが、第1のブレード(410)と第2のブレード(420)による切断幅の違いによって、リード部(12)の端面(12c)と下面(12b)とにより構成されるリード部(12)のコーナー部(12d)には、上記した窪み形状が形成される(後述の図5、図6参照)。よって、上記第1の特徴を有するモールドパッケージ(100)を適切に製造することができる。
さらに、この第3の特徴を有する製造方法においては、リードフレーム素材(400)においてダイシングライン(DL)の延長線(S)上に、第1のダイシングマーク(510)を設けるとともに、第1のダイシングマーク(510)よりも予め定められた距離(L)の分、延長線(S)よりも離れた位置に第2のダイシングマーク(520)を設けることが好ましい。
この場合、ダイシング工程における第1の工程では、第1のブレード(410)の位置を第1のダイシングマーク(410)に合わせてダイシングライン(DL)における切断を行い、第2の工程では、第2のブレード(420)の位置を第2のダイシングマーク(520)に合わせた後、予め定められた距離(L)の分だけ、第2のブレード(420)を延長線(S)側に近づけてダイシングライン(DL)における切断を行う。
それによれば、第1のブレード(410)により第1のダイシングマーク(510)が消えても、第2のダイシングマーク(520)により、第2のブレード(420)の位置合わせが行いやすくなる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1(a)は、本発明の第1実施形態に係るQFN構造を有するモールドパッケージ100の基板200への実装状態を示す概略断面図であり、図1(b)は(a)中のモールドパッケージ100の下面図である。
本実施形態のモールドパッケージ100は、大きくは、リードフレーム10のアイランド部11と、アイランド部11の上面11aに搭載された部品としての半導体素子20と、アイランド部11の周囲に配置され半導体素子20と電気的に接続されたリードフレーム10のリード部12と、これらリードフレーム10および半導体素子20を封止するモールド樹脂30とを備えている。
アイランド部11とリード部12とは、1枚のリードフレーム10から分離形成されたものである。ここで、リードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料からなるものであり、リードフレーム10に対してプレスやエッチング加工などを行うことによって、アイランド部11とリード部12とのパターンが形成されたものである。
ここでは、アイランド部11は矩形板状のものであり、リード部12は、アイランド11の4辺の外周において複数本の短冊状のものが配列されている。そして、半導体素子20は、アイランド部11の上面11a上に、Agペーストや導電性接着剤などよりなる図示しないダイマウント材を介して搭載され、接着されている。
この半導体素子20は、シリコン半導体などの半導体基板を用いて半導体プロセスにより形成されたICチップなどである。そして、図1に示されるように、半導体素子20と各リード部12の上面12aとは、Au(金)やアルミニウムなどからなるボンディングワイヤ40を介して結線されて互いに電気的に接続されている。
そして、モールド樹脂30は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成されるものであり、このモールド樹脂30によって、アイランド部11、リード部12、半導体素子20およびボンディングワイヤ40が包み込むように封止されている。
ここで、図1に示されるように、アイランド部11における半導体素子20を搭載している上面11aと、リード部12におけるボンディングワイヤ40との接続面である上面12aとは、同じ向きを向いている。そして、モールド樹脂30のうち、これらアイランド部11の上面11aおよびリード部12の上面12aと同じ側に位置する面31が、モールド樹脂30の上面31であり、この上面31とは反対側の面32がモールド樹脂30の下面32である。
つまり、モールド樹脂30の下面32は、モールド樹脂30のうち、アイランド部11における下面11bおよびリード部12における下面12bと同じ側に位置する面32である。
ここでは、モールド樹脂30は、その上面31および下面32を主面とする板状のものである。図示例では、モールド樹脂30は矩形板状をなし、モールド樹脂30の端面33は、上面31と下面32との間の外周端面である。
また、モールド樹脂の下面32は、図2に示されるように、基板200へモールドパッケージ100を搭載するときの基板200と対向する実装面である。そして、このモールド樹脂30の下面32からは、アイランド部11の下面11bおよびリード部12の下面12bが露出している。
また、リード部12の下面12bは、モールド樹脂30の下面32における周辺部にて露出しており、さらに、リード部12の端面12cは、モールド樹脂30の端面33から露出している。そして、リード部12の端面12c、下面12bは、それぞれ、モールド樹脂30の端面33、下面32と実質的に同一平面上に位置しており、リードレス構造のパッケージとなっている。
ここにおいて、本実施形態のモールドパッケージ100では、リード部12におけるモールド樹脂30から露出する部位のうち、リード部12の端面12cとリード部12の下面12bとにより構成されるリード部12のコーナー部12dが、窪んだ窪み形状となっている。
図2(a)は、図1中の1つのリード部12の拡大断面図であり、図2(b)は(a)中のリード部12のコーナー部12dの近傍を示す斜視図である。本実施形態では、コーナー部12dは、凹んだ角形状すなわち四角形状の窪みとなっている。
このような窪み形状は、図2に示されるように、リード部12の幅方向(図2(a)中の紙面垂直方向)の全体に渡ってコーナー部12dに形成されている。また、図1(b)に示されるように、モールド樹脂30の下面32と端面33とのなすコーナー部も、リード部12のコーナー部12dと同様の形状に凹んだ角形状となっている。
ここで、限定するものではないが、図2を参照して、リード部12の各部の寸法A1〜A4の一例を示しておく。まず、リード部12の全体長さA1は0.6mm程度、全体厚さA2は0.2mm程度であり、コーナー部12dの窪み形状における板厚方向の深さA3は全体厚さA2の半分すなわち0.1mm程度、当該窪み形状におけるリード長さ方向の深さA4は0.2〜0.3mm程度である。
このような本実施形態のモールドパッケージ100は、図1(a)に示されるように基板200に搭載され、モールド樹脂30から露出するアイランド部11の下面11bおよびリード部12のコーナー部12dを含む下面12bおよび端面12cにて、はんだ300を介して接合されるようになっている。
ここでは、基板200は、プリント基板やセラミック基板などであり、モールドパッケージ100を搭載する面には、はんだ付けを行うためのランド201が設けられている。図1(a)に示されるように、リード部12と基板200のランド201、および、アイランド部11と基板200のランド201とが、それぞれ、はんだ300を介して接続されている。
それにより、図1(a)に示されるモールドパッケージ100の実装構造においては、リード部12と基板200との間で電気的な信号のやりとりが行われるとともに、半導体素子20などから発生する熱がアイランド部11から基板200へ放熱されるようになっている。
なお、このモールドパッケージ100の実装構造は、まず、基板200のランド201に、印刷法などによってはんだ300を配置し、次に、モールドパッケージ100を、はんだ300を介して、基板200上に搭載し、その後、はんだ300をリフローさせることにより、形成される。
ところで、本実施形態のリードレスタイプのモールドパッケージ100においては、リード部12において、モールド樹脂30の端面33から露出する端面12cとモールド樹脂30の下面32から露出する下面12bとにより構成されるコーナー部12dを、窪んだ窪み形状としている。
これは、本発明者が行った検討の結果に基づいて実現された構成である。図3は、上記の従来技術に基づいて本発明者が試作した試作品としてのモールドパッケージにおけるリード部12の近傍の断面図である。本発明者が、この試作品を基にFEM解析を行ったところ、凸状の角部であるコーナー部12dにおいて、はんだ300に加わる応力が最大となることがわかった。
これに対して、本モールドパッケージ100では、凸状の角部であった従来のリード部12のコーナー部12dに比べて、リード部12のコーナー部12dを窪み形状としているため、このコーナー部12dにおいて、はんだ300に加わる応力の集中を低減することが可能となる。
はんだ接続部に熱的・機械的な応力が加わると、はんだ300内にクラックが発生して、ついには、はんだ接続部が破断に至り電気的な断線となるが、本実施形態のようにコーナー部12dを窪み形状とすることにより、はんだ300に加わる応力が低減され、はんだ接続部のクラックの発生を抑えることができる。その結果、はんだ接続部の信頼性を向上させることが可能となる。
次に、本実施形態のモールドパッケージ100の製造方法について、図4〜図6を参照して述べる。図4において、(a)はモールド樹脂30で封止されたリードフレーム素材400の概略平面図、(b)は(a)に示されるリードフレーム素材400における1個のリードフレーム10についてのモールド樹脂30の下面32側からの平面図、(c)はダイシング工程の様子を示す概略平面図である。
また、図5(a)、(b)、図6(a)、(b)は、図4(a)中のA−A断面に対応した断面にて、ダイシング工程を工程順に示す工程図である。なお、図4および図5中には、ダイシングラインDLを破線にて示すが、このダイシングラインDLは、ダイシング工程における切断予定位置の中心部を通る仮想線である。
まず、1つのモールドパッケージ100を構成するリードフレーム10が複数個連結されたリードフレーム素材400を用意する。ここでは、図4(a)に示されるように、マトリクス状のダイシングラインDLによって区画された1つ1つの矩形領域が1個のリードフレーム10の単位である。
つまり、リードフレーム素材400は、いわゆる多連のリードフレームであり、図5(a)に示されるように、アイランド部11およびリード部12を備えるリードフレーム10の複数個同士がリード部12にて連結されてなるものである。
そして、リードフレーム素材400における各リードフレーム10のアイランド部11の上面11aに、半導体素子20を搭載する。その後、ワイヤボンディングを行い、半導体素子20とリード部12とをボンディングワイヤ40により結線する。ここまでが素子搭載工程である。
次に、半導体素子20が実装されたリードフレーム素材400を、図示しない金型に設置し、モールド樹脂30の下面32からリード部12の下面12bおよびアイランド部11の下面11bが露出するように、モールド樹脂30により封止する(図4(b)参照)。ここまでが、樹脂封止工程である。
この後、図4(c)に示されるように、リードフレーム素材400のダイシングラインDLにおいて、モールド樹脂30およびリードフレーム素材400におけるリード部12の連結部をダイシングカットする。
このダイシングカット工程では、図5に示される第1のブレード410を用いた第1の工程を行い、次に、図6に示される第2のブレード420を用いた第2の工程を行うというように、刃幅の異なるブレード410、420による2段階の切断を行う。
まず、第1の工程では、図5(a)、(b)に示されるように、第2のブレード420に比べて刃幅の広い第1のブレード410を用いて、モールド樹脂30の下面32から露出するリード部12の連結部分を、ダイシングラインDLにおいて切断する。
このとき、第1のブレード410の幅方向の中心をダイシングラインDLに合わせた状態とし、リード部12の連結部分を、モールド樹脂30の下面32側から厚さ方向の途中まで切断する。それによって、当該連結部分には、第1のブレード410の刃幅に相当する幅の窪み411が形成される。
次に、第2の工程では、図6(a)に示されるように、第1のブレード410よりも刃幅の小さな第2のブレード420を用いて、第1の工程では切断されずに残ったリード部12の連結部分およびモールド樹脂30を、ダイシングラインDLにおいて最後まで切断する。ここでも、第2のブレード420の幅方向の中心をダイシングラインDLに合わせた状態として切断を行う。
こうして、第2の工程を行っていき、リードフレーム素材400を個々のリードフレーム10の単位に個片化することにより、図6(b)に示されるように、本実施形態のモールドパッケージ100ができあがる。以上がダイシング工程である。
このように、第1および第2の工程では両ブレード410、420の位置を、同じ共通のダイシングラインDLに合わせダイシングラインDLにおいて切断を行うが、第2の工程では、第1のブレード410による切断幅よりも小さな切断幅で切断を行う。それにより、図6に示されるように、第1のブレード410による切断部分がコーナー部12dの窪みとして残り、窪み形状のコーナー部12dが形成される。
なお、図6(a)に示される例では、この第2の工程においても、第1の工程と同じくモールド樹脂30の下面32側からリード部12の連結部分を切断しているが、この第2の工程は、可能ならばモールド樹脂30の上面31側から行ってもよい。この場合も、最終的に図6(b)に示されるものと同様のコーナー部12dが形成される。
(第2実施形態)
本発明の第2実施形態では、上記第1実施形態にて示したダイシング工程において、さらに切断の精度を向上させる方法を提供する。
通常、図7に示されるように、リードフレーム素材400に複数個形成されたパッケージをダイシングによって個片化する場合、ダイシングする際のブレードの位置合わせ用の目印として、ダイシングマーク500をリードフレーム素材400に形成しておく。
このダイシングマーク500は、リードフレーム素材400の周辺部におけるダイシングラインDLの延長線S上に設けられた貫通穴や凹部などにより構成される。上記第1実施形態におけるダイシング工程も、この方法で行うことができる。
しかし、この場合、第1の工程で、刃幅の厚い方の第1のブレード410によってリードフレーム素材400に窪みを形成すると、このダイシングマーク500が潰れて消えてしまい、次の第2の工程において、第2のブレード420の位置あわせが難しくなる可能性がある。
そこで、本発明の第2実施形態では、この問題に対してダイシングマークを改良した製造方法を提供する。図8は、本実施形態の製造方法におけるダイシング工程の要部を示す概略平面図である。
具体的には、図8に示されるように、リードフレーム素材400においてダイシングラインDLの延長線S上に、第1のダイシングマーク510を設ける。さらに、第1のダイシングマーク510よりも予め定められた距離Lの分、延長線Sよりも離れた位置に第2のダイシングマーク520を設ける。
そして、ダイシング工程における第1の工程では、第1のブレード410の中心位置を第1のダイシングマーク510に合わせて、図8中の白矢印に示されるように、ダイシングラインDLに沿って切断を行う。
続く第2の工程では、第2のブレード420の中心位置を第2のダイシングマーク520に合わせた後、図8中の白矢印に示されるように、上記距離Lの分だけ、第2のブレード420を延長線S側に近づける。
この移動により、第2のブレード420は、実質的に第1のダイシングマーク510と同じ位置にセットされ、第2のブレード420の中心がダイシングラインDLの延長線S上に一致する。その後、第2のブレード420によるリードフレーム素材400の切断を行い、パッケージの個片化を行うことで、本実施形態においても、上記モールドパッケージ100ができあがる。
それによれば、第1のブレード410による切断後に第1のダイシングマーク510が消えたとしても、第2のダイシングマーク520による第2のブレード420の正確な位置合わせが可能となるため、精度よくダイシングを行うことができる。
なお、図8に示される例では、第1のダイシングマーク510は直線形状であり、第2のダイシングマーク520は十字形状であったが、特に、これに限定するものではなく、各ダイシングマーク510、520の形状は、図9に示されるものであってもよい。つまり、第1および第2のダイシングマーク510、520の形状は識別できるように、互いに異なる形状でもよいし、同じ形状にしてもよい。
(他の実施形態)
なお、リード部12のコーナー部12dの窪み形状としては、上記図2に示したような四角形状のものに限定されるものではない。それ以外にも、当該窪み形状としては、図10(a)、(b)、(c)に示されるように、R形状、直線的な面取り形状であってもよい。
つまり、当該窪み形状としては、リード部12の上面12aの端部よりも下面12bの端部の方が引っ込んだ状態となるようにコーナー部12dが窪んでおり、従来のコーナー部の凸角形状が無くなるようなものであれば、同様の効果を得ることができる。
また、図11は、窪みを形成するための第1のブレード410の先端部の断面形状の種々の例を示す図である。
この図11において、(a)、(b)、(c)、(d)に示される第1のブレード410は、それぞれ、上記図2、図10(a)、図10(b)、図10(c)に示されるコーナー部12dを形成する場合に用いられる。このように第1のブレード410の先端形状を変化させることにより、コーナー部12dの窪み形状を変化させることができる。
また、上記実施形態では、リード部12のコーナー部12dを窪み形状とすることは、ダイシング工程にて行ったが、これに限定されるものではない。たとえば、個々のパッケージに個片化した後、1つ1つのパッケージについて切削加工などを行うことにより、コーナー部12dを窪み形状としてもよい。
また、上記実施形態では、複数個のリード部12のすべてにおいてコーナー部12dが窪み形状となっていたが、複数個のリード部12のすべてではなく一部のみ、あるいは、1個のみについて、コーナー部12dが窪み形状となっているものでもよい。
また、上記モールドパッケージ100では、モールド樹脂30の下面32からアイランド部11の下面11bも露出していたが、モールド樹脂30の下面32からは、リード部12の下面12bのみが露出し、アイランド部11の下面11bは露出せずにその全体がモールド樹脂30に封止されたものであってもよい。
また、アイランド部11の上面11aに搭載される部品としては、半導体素子20に限定されるものではなく、搭載が可能な部品ならば任意のものが可能である。たとえば、当該部品としては、コンデンサや抵抗などの受動素子などであってもよい。
また、モールドパッケージ100が実装される基板200としては、上記したリード部12の露出面12b、12cにおいてはんだ付けできるものであれば、上記したプリント基板やセラミック基板など以外のものでもよく、たとえば、バスバーやケース部材などであってもよい。
(a)は、本発明の第1実施形態に係るモールドパッケージの実装構造を示す概略断面図であり、(b)は(a)中のモールドパッケージの下面図である。 (a)は図1中の1つのリード部の拡大断面図であり、(b)は(a)中のリード部のコーナー部近傍を示す斜視図である。 本発明者の試作品としてのモールドパッケージにおけるリード部近傍の断面図である。 (a)はモールド樹脂で封止されたリードフレーム素材の概略平面図、(b)は(a)中のリードフレーム素材における1個のリードフレームの平面図、(c)はダイシング工程を示す概略平面図である。 第1実施形態におけるダイシング工程を示す工程図である。 図5に続くダイシング工程を示す工程図である。 ダイシングマークを設けたリードフレーム素材の概略平面図である。 本発明の第2実施形態に係るダイシング工程の要部を示す概略平面図である。 上記第2実施形態のダイシング工程における他の例を示す概略平面図である。 リード部のコーナー部の窪み形状の種々の例を示す概略断面図である。 窪みを形成するための第1のブレードの先端断面形状の種々の例を示す図である。
符号の説明
10…リードフレーム、11…アイランド部、
11a…アイランド部の上面、11b…アイランド部の下面、
12…リード部、12b…リード部の下面、12c…リード部の端面、
12d…リード部のコーナー部、20…部品としての半導体素子、
30…モールド樹脂、32…モールド樹脂の下面、33…モールド樹脂の端面、
100…モールドパッケージ、200…基板、300…はんだ、
400…リードフレーム素材、410…第1のブレード、420…第2のブレード、
510…第1のダイシングマーク、520…第2のダイシングマーク、
DL…ダイシングライン、S…ダイシングラインの延長線。

Claims (1)

  1. リードレスタイプのモールドパッケージを製造する方法であって、
    アイランド部(11)およびリード部(12)を備えるリードフレーム(10)の複数個同士が前記リード部(12)にて連結されてなるリードフレーム素材(400)を用意し、
    前記リードフレーム素材(400)の個々の前記リードフレーム(10)において、前記アイランド部(11)の上面(11a)に部品(20)を搭載する工程と、
    前記部品(20)が搭載された前記リードフレーム素材(400)に対して、前記部品(20)、前記アイランド部(11)および前記リード部(12)を包み込むように前記モールド樹脂(30)による封止を行うとともに、前記リード部(12)を、前記アイランド部(11)の下面(11b)側に位置するモールド樹脂(30)の下面(32)から露出させる樹脂封止工程と、
    しかる後、前記リードフレーム素材(400)のダイシングライン(DL)において、前記モールド樹脂(30)および前記リードフレーム素材(400)における前記リード部(12)の連結部をダイシングカットすることにより、前記リードフレーム素材(400)を個々の前記リードフレーム(10)の単位に個片化するダイシング工程と、を備え、
    前記ダイシング工程では、第1のブレード(410)を用いて、前記モールド樹脂(30)の下面(32)から露出する前記リード部(12)の連結部分を、前記ダイシングライン(DL)において当該モールド樹脂(30)の下面(32)側から厚さ方向の途中まで切断する第1の工程と、
    続いて、前記第1のブレード(410)よりも刃幅の小さな第2のブレード(420)を用い、前記ダイシングライン(DL)において前記リード部(12)の連結部分を最後まで切断する第2の工程とを行うモールドパッケージの製造方法であって、
    前記リードフレーム素材(400)において前記ダイシングライン(DL)の延長線(S)上に、第1のダイシングマーク(510)を設けるとともに、前記第1のダイシングマーク(510)よりも予め定められた距離(L)の分、前記延長線(S)よりも離れた位置に第2のダイシングマーク(520)を設け、
    前記ダイシング工程における前記第1の工程では、前記第1のブレード(410)の位置を前記第1のダイシングマーク(410)に合わせて前記ダイシングライン(DL)における切断を行うようにし、
    続く前記第2の工程では、前記第2のブレード(420)の位置を前記第2のダイシングマーク(520)に合わせた後、前記予め定められた距離(L)の分だけ、前記第2のブレード(420)を前記延長線(S)側に近づけて前記ダイシングライン(DL)における切断を行うようにすることを特徴とするールドパッケージの製造方法。
JP2007017553A 2007-01-29 2007-01-29 モールドパッケージの製造方法 Expired - Fee Related JP4872683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007017553A JP4872683B2 (ja) 2007-01-29 2007-01-29 モールドパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007017553A JP4872683B2 (ja) 2007-01-29 2007-01-29 モールドパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2008186891A JP2008186891A (ja) 2008-08-14
JP4872683B2 true JP4872683B2 (ja) 2012-02-08

Family

ID=39729742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017553A Expired - Fee Related JP4872683B2 (ja) 2007-01-29 2007-01-29 モールドパッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4872683B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
JP2016219520A (ja) * 2015-05-18 2016-12-22 Towa株式会社 半導体装置及びその製造方法
JP6975557B2 (ja) * 2017-06-06 2021-12-01 株式会社ディスコ パッケージ基板の切削方法
JP7249533B2 (ja) * 2017-08-01 2023-03-31 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
JP7068640B2 (ja) * 2017-08-01 2022-05-17 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
JP6924411B2 (ja) * 2017-08-28 2021-08-25 大日本印刷株式会社 リードフレームおよび半導体装置の製造方法
JP7051508B2 (ja) * 2018-03-16 2022-04-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP7147501B2 (ja) * 2018-11-19 2022-10-05 ローム株式会社 半導体装置の製造方法
JP6888709B2 (ja) * 2020-04-09 2021-06-16 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP7450575B2 (ja) 2021-03-18 2024-03-15 株式会社東芝 半導体装置及びその製造方法
JP2023144386A (ja) * 2022-03-28 2023-10-11 Towa株式会社 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000294715A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP4387566B2 (ja) * 2000-07-05 2009-12-16 パナソニック株式会社 樹脂封止型半導体装置
JP2004087998A (ja) * 2002-08-29 2004-03-18 Fuji Electric Holdings Co Ltd 表面実装型半導体装置およびその製造方法
JP4141340B2 (ja) * 2003-07-16 2008-08-27 三洋電機株式会社 半導体装置の製造方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP4522802B2 (ja) * 2004-09-15 2010-08-11 大日本印刷株式会社 Icモジュール
JP2006165411A (ja) * 2004-12-10 2006-06-22 New Japan Radio Co Ltd 半導体装置およびその製造方法
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4860939B2 (ja) * 2005-04-08 2012-01-25 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2008186891A (ja) 2008-08-14

Similar Documents

Publication Publication Date Title
JP4872683B2 (ja) モールドパッケージの製造方法
US7019388B2 (en) Semiconductor device
JP4969113B2 (ja) 回路装置の製造方法
US10930581B2 (en) Semiconductor package with wettable flank
JP4095827B2 (ja) 半導体装置
JP5232394B2 (ja) 半導体装置の製造方法
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP4367476B2 (ja) モールドパッケージの製造方法
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
CN111863762A (zh) 半导体封装件中的引线稳定化
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JP5034670B2 (ja) モールドパッケージ
JP2007150045A (ja) 半導体装置
JP2008113021A (ja) 半導体装置の製造方法
JP2007294568A (ja) 半導体装置
JP2011142337A (ja) 半導体装置の製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP4400492B2 (ja) 電子装置
JP5181537B2 (ja) モールドパッケージ
JP5468333B2 (ja) リードフレーム、パッケージ型磁気センサ及び電子機器
JP5499437B2 (ja) モールドパッケージ
JP2011054626A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees