JP2005142554A - リードフレーム及びこれを適用した半導体パッケージの製造方法 - Google Patents

リードフレーム及びこれを適用した半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2005142554A
JP2005142554A JP2004302218A JP2004302218A JP2005142554A JP 2005142554 A JP2005142554 A JP 2005142554A JP 2004302218 A JP2004302218 A JP 2004302218A JP 2004302218 A JP2004302218 A JP 2004302218A JP 2005142554 A JP2005142554 A JP 2005142554A
Authority
JP
Japan
Prior art keywords
die pad
internal
leads
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004302218A
Other languages
English (en)
Other versions
JP4615282B2 (ja
Inventor
Tae-Hun Kim
泰勳 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005142554A publication Critical patent/JP2005142554A/ja
Application granted granted Critical
Publication of JP4615282B2 publication Critical patent/JP4615282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 リードフレームと、リードフレームを含む半導体パッケージを製造する方法を提供すること。
【解決手段】 ダイパッドと、前記ダイパッドを支持するタイバーと、前記ダイパッドの外周辺に沿って配列され、各々チップ端を備える複数個の内部及び外部リードと、前記内部リードのチップ端を連結する連結バーと、を含むリードフレーム。また、ダイパッド、チップ端を備え、前記ダイパッドの外周辺に沿って配列された内部及び外部リード、前記内部リードのチップ端を連結する連結バーを含むリードフレームを設ける段階と、前記ダイパッドにボンディングパッドを有する半導体チップを実装する段階と、前記ボンディングパッドをワイヤを通じて前記内部リードの少なくとも一つのチップ端に連結する段階と、前記半導体チップ、ワイヤ及び内部リードをモールディングする段階と、前記ダイパッドから前記内部リード各々を独立して分離するように前記内部リードのチップ端を連結する前記連結バーを切断する段階と、を含む半導体パッケージを製造する方法。
【選択図】 図１

Description

本発明は、リードフレームの設計変更を通じて内部リードの変形（例えば、撓みまたは歪み）を最小化し、ボンディング不良を防止し、生産性を向上させることができるリードフレーム及びこれを適用した半導体パッケージの製造方法に関する。
半導体チップを外部環境と電気・電子的に連結する半導体パッケージの製造技術は大きく二つに区分され、その一つはQFP（Quad Flat Package）製造技術で、他の一つはBGA（Ball Grid Array）パッケージの製造技術である。
QFP製造の際には、通常、リードフレームが用いられ、前記リードフレームは半導体チップの機能を外部回路に伝達すると共に独立された一つの部品としてチップを支持する役割をする。
リードフレームは大きく、半導体チップが実装されるダイパッドと、半導体チップ上のボンディングパッドとワイヤボンディングされる内部リードと、前記内部リードと外部回路間を互いに連結させる外部リードと、前記ダイパッド及び前記リードを支持するフレームと、から構成される。
このようなリードフレームの製造過程は、金型を用いてプレスで打抜するスタンピング方式と、化学的腐食方法を用いたエッチング方式とがある。スタンピング方式を用いてリードフレームを製造する方法は、素材をダイ上に載置し、ストリッパーを用いて素材を固定した後、プレスを用いて素材を打ち抜くことにより、所定パターンのリードフレームを形成するものである。そして、エッチングによるリードフレームの製造方法は、素材の表面にフォトレジストを塗布した後、マスクを用いて露光させて所定のパターンを形成し、素材を腐食液により食刻することにより、所定パターンのリードフレームを形成するものである。このとき、前記腐食液はリードフレーム素材の両面から一定した圧力で噴霧される。
前記製造過程を経て製造されたQFP系列半導体パッケージのリードフレームは他の半導体パッケージタイプのリードフレームに比べ内部リードの長さが長く、且つ幅が狭くて、リードの長さ方向に対し垂直方向に外力が加えられる場合、容易に変形する不都合な点がある。
前記変形は内部リードが垂直方向の変異に対し非常に脆弱な構造を有することに起因して発生し、特に電子機器の小型化及び高集積化に従いハイピン（high pin）化と小チップ（small chip）の趨勢が続いて内部リードのピッチが減るに従い、一層甚だしくなっている。
このように内部リードのピッチが減ってリードの幅及びリード間の間隙が狭くなり、リードの厚さが薄くなると、極めて微細な衝撃にも内部リードが容易に撓み、且つ歪むことにより、内部リードの平坦度が低下する不良が発生する。
このような不良はリードフレームの製造及び運搬と関連した全過程と、リードフレームをモールディング工程に適用する過程のどこでも発生し得るため、その製造過程でリードフレームの変形を防止することが非常に大事なこととなっている。
一応、内部リードに変形が発生すると、後続パッケージング作業の際にスティッチモールディング（stitch モールディング）に影響を与えて正常なワイヤ工程が不可能になるに従い、パッケージ不良発生の直接的な原因として作用し、このため、製品の生産性が大きく減少するとの問題があった。
以下、これをボンディング設備と関連付けてより詳しく説明する。
ワイヤボンディング工程を進行する設備は、通常、リードフレームが載置されるヒータブロックと、ボンディングワイヤ作業が進行されるキャピラリと、から構成される。
ヒータブロックの上部面に半導体チップの実装されたリードフレームが載置されると、リードのうち撓みまたは歪みの発生した内部リードはヒータブロックの上部面と密着せず、ヒータブロックの上部面から浮き上がった状態となる。このようにヒータブロックから浮き上がった内部リードにキャピラリが所定の圧力を加えてワイヤをボンディングする場合、内部リードの下面に内部リードを支持する力が加わらずに、ワイヤが内部リードに堅固に付着されないようになる。従って、平坦度が低下した内部リードに付着したワイヤは内部リードから容易に分離してボンディング不良を起こす。
一方、内部リードにワイヤがボンディングされると、キャピラリの外部に所定長さのワイヤが露出し、露出したワイヤには電気スパークが加えられてキャピラリの端部にボンディングボールを形成する。このように形成されたボンディングボールは半導体チップに付着する。しかし、撓みや歪みの発生した内部リードにワイヤをボンディングさせた後にはキャピリラの端部にボンディングボールが形成されず、所望の大きさよりも小さいボンディングボールが形成される現象が発生する。これは撓みまたは歪みの発生した内部リードが弾性によりキャピラリと共に上昇しながら、キャピラリの端部に露出するワイヤをキャピラリの内部に再度入れることに起因する。このようにキャピラリの端部に所望の大きさのボンディングボールが形成されないと、ボンディング設備がダウンし、撓みまたは歪みのある内部リードの個数が多い場合、頻繁な設備のダウンに起因して生産性が低下するとの結果が招かれる。
特開２００３−０１７６４５号公報
そこで、本発明の目的は、内部リードのチップ端が連結バーにより固定されるようにリードフレーム構成を変更し、前記連結バーがモールディング工程後に切断工程を通じて切断されるようにして、内部リードを電気的なショートの発生しない個別リードに分離することにより、内部リードの撓み及び歪みの発生を最小化し、後続パッケージングの作業の際にボンディング不良の発生を防止し、且つ、製品の生産性を向上させることができる新しい形態のリードフレームを提供することである。
本発明の他の目的は、前記リードフレームを適用した半導体パッケージの製造方法を提供することである。
前記第１目的を達成するために、本発明では、ダイパッドと、前記ダイパッドを支持するタイバーと、前記ダイパッドの外周辺に沿って配列され、各々チップ端を備える複数個の内部及び外部リードと、前記内部リードのチップ端を連結する連結バーと、を含むリードフレームを提供する。
また、前記第２目的を達成するために本発明では、ダイパッド、チップ端を備え、前記ダイパッドの外周辺に沿って配列された内部及び外部リード、前記内部リードのチップ端を連結する連結バーを含むリードフレームを設ける段階と、前記ダイパッドにボンディングパッドを有する半導体チップを実装する段階と、前記ボンディングパッドをワイヤを通じて前記内部リードの少なくとも一つのチップ端に連結する段階と、前記半導体チップ、ワイヤ及び内部リードをモールディングする段階と、前記ダイパッドから前記内部リード各々を独立して分離するように前記内部リードのチップ端を連結する前記連結バーを切断する段階と、を含む半導体パッケージの製造方法を提供する。
上記のように、内部リードのチップ端が連結バーにより全て連結されるようにリードフレームを構成した後、モールディング工程後に前記連結バーを切断して電気的なショートの発生しない個々のリードに分離させる方式により工程を進行させると、リードフレームの製造の際、或いは工程上の必要によりリードフレームが移動するとき、若しくはモールディング工程中に取扱い不注意でリードフレームに外力が加えられても、内部リードに加えられる衝撃を連結バーを通じてそれぞれのリードに分散させることができるため、内部リードの変形を最小化することができる。その結果、ボンディング不良を防止することにより、パッケージの製造の際に生産性の向上を図ることができる。
即ち、本発明によると、連結バーを用いて内部リードの全てを連結させた状態でワイヤボンディング工程を進行させた後、モールディング工程の以後に連結バーを切断して前記内部リードを個々のリードに分離させる方式によりパッケージング工程が進行されるため、ワイヤボンディング工程を進行する前の段階においてリードフレームに外力が加えられても、内部リードの撓みや歪みを最小化することにより、ボンディング不良が発生することを防止することができる。また、ボンディング設備がダウンすることを防止することにより、生産性の向上を図ることができる。
以下、添付図を参照して本発明の好ましい実施例を詳しく説明する。
図１は本発明の一実施例に係るリードフレーム構造を示した平面図であり、図２は図１のＡ部分を拡大図示した要部詳細図である。
図１及び図２からわかるように、本発明で提案されたリードフレーム１００は大きく、フレーム１１０、ダイパッド１２０、タイバー１３０、リード１４０及び連結バー１５０から構成される。
前記フレーム１１０は、タイバー１３０及びリード１４０の外側縁部にそって形成され、ダイパッド１２０とタイバー１３０及びリード１４０がリードフレーム１００から分離されないようにこれらを支持する。
前記ダイパッド１２０は、半導体チップが実装される部分としてリードフレーム１００の中央に位置し、実装される半導体チップの大きさと同一な寸法或いはこれよりも多少大きな寸法に形成される。
前記タイバー１３０は、ダイパッド１２０の四隅からフレーム１１０までに延在するように構成され、ダイパッド１２０がリードフレーム１００から分離しないようにダイパッド１２０を保持する役割をする。
リード１４０はダイパッド１２０に実装される半導体チップと外部回路間を電気的に連結させる部分で、ダイパッド１２０の縁部から所定間隙だけ離隔されるようにダイパッド１２０の周縁部にそって等間隙で複数個配列される。このとき、各リード１４０は電気的なショートを防止するために相互に離隔されるように形成される。
このように形成された各リード１４０は半導体チップと連結される内部リード１４２、及び該内部リード１４２と外部回路間を相互連結させる外部リード１４４に区分される。内部リード１４２は前記リード１４０のうちダイパッド１２０と隣接した一側端部から後述の半導体パッケージ工程（例えばモールディング工程）において成形樹脂により封止される部分までである。反面、外部リード１４４は成形樹脂の外部に露出し始める部分からフレーム１１０と連結されるリード１４０の他側端部までである。内部リード１４２の幅は外部リード１４４の幅に比べ狭く形成される。従って、微細な衝撃によっても内部リード１４２は容易に撓みや歪みが発生するようになる。これを防止するため、本発明では連結バー１５０を用いて内部リード１４２を全て連結する。
前記連結バー１５０は各内部リード１４２のチップ端と連結され、全ての内部リード１４２を一つで連結するためにダイパッド１２０の外側面にそってタイバー１３０の間を横切るように形成される。
一方、外部リード１４４のチップ端はフレーム１１０により全て連結される。
このように外部リード１４４のチップ端はフレーム１１０により全て連結され、内部リード１４２のチップ端は連結バー１５０により全て連結されるようにリードフレームを構成すると、リード１４０に加えられる衝撃がそれぞれのリードに分散されるため、従来に比べリード１４０の耐久性が増す。従って、内部リード１４２の撓みや歪みの発生を最小化することができる。
このように構成されたリードフレーム１００を用いて半導体チップをパッケージングする方法を添付図を用いて説明する。
図３乃至図６は本発明の一実施例による半導体パッケージの製造方法を示した工程順序図である。ここでは便宜上前記工程を４つの段階に区分して説明する。
図３は、ダイパッドに半導体チップが実装された状態を示す断面図である。
第１段階は、図３に示すようにスタンピング方式或いはエッチング方式により図１に示した構造のリードフレーム１００を製作する。スタンピング方式でリードフレーム１００を製造する場合、リード１４０とリード１４０間のスペーサーパンチングの際にチップ端連結部位の前のみまでパンチングすることにより、内部リード１４２のチップ端が連結バー１５０により連結される。反面、エッチング方式でリードフレーム１００を製造する場合、チップ連結部位を考慮してレチクルを構成した後、これをマスクとしてエッチング工程を進行させて内部リード１４２のチップ端が連結バー１５０に連結するようにする。
次いで、上記の工程の結果として作られたリードフレーム１００のダイパッド１２０にエポキシ系統の接着剤（図示せず）を付け、ボンディングパッド２１０を具備した半導体チップ２００をダイパッド１２に載置する。このとき、前記半導体チップ２００はボンディングパッド２１０が形成されないチップの背面がダイパッド１２０と接するように実装される。その結果、ダイパッド１２０に半導体チップが付着される。
図４は、内部リードと半導体チップとが電気的に連結された状態を示す断面図である。
第２段階は、図４に示すように半導体チップ２００の付着工程が完了すると、前記リードフレーム１００をワイヤボンディング設備に移す。ワイヤボンディング設備は、ワイヤボンディング工程が進行する間に所定温度の熱を発生させるヒータブロック（図示せず）、及びワイヤ２２０を生成させて半導体チップ２００のボンディングパッド２１０と内部リード１４２を電気的に連結させるキャピラリ（図示せず）を含む。
次いで、半導体チップ２００が付着されたリードフレーム１００をワイヤボンディング設備内のヒータブロック上に載置する。このとき、内部リード１４２は連結バー１５０により全て連結されているので、ヒータブロックの上部面では浮き上がった内部リード１４２が存在しない。
ヒータブロックにリードフレーム１００が載置されると、キャピラリの端部に所定長さを有するワイヤが露出し、露出したワイヤに電気スパークが加えられると、露出したワイヤが水玉形状に変化してボンディングボール２２２を形成する。連結バー１５０のため歪みや撓みのある内部リード１４２が存在しないので、この場合にはキャピラリに継続して正常な大きさのボンディングボールが作られる。
キャピラリは半導体チップ２００のボンディングパッド２１０にボンディングボール２２２を付着させ、ワイヤ２２０を露出させながら所定曲率をもって内部リード１４２に移動する。
次いで、キャピリラは内部リード１４２の所定部分を加圧して露出したワイヤ２２０を内部リード１４２に付着させることにより、半導体チップ２００とリード１４０を電気的に連結させる。半導体チップ２００のボンディングパッド２１０と内部リード１４２が全部連結されるまでにこのような過程を反復して行う。この場合も、連結バー１５０のため撓みや歪みのある内部リード１４２が存在しないので、全ての内部リード１４２にワイヤ２２０が堅固に付着される。
その結果、図示したように、半導体チップ２００のボンディングパッド２１０と内部リード１４２が導電性ワイヤ２２０で連結される構造物が作られる。
図５は、半導体チップ、リードフレーム及びワイヤがモールディング樹脂により封止された状態を示す断面図である。
第３段階は、図５に示すように、半導体チップ２００、ワイヤ２２０、及び内部リード１４２を樹脂またはセラミックなどの成形樹脂２３０でモールディングし硬化させて、これらを外部環境から保護する。
前記モールディング樹脂２３０としては、液状エポキシ樹脂、バッファコーティング樹脂のようなセラミック材質や樹脂が適している。
図６は、切断装置により連結バーが切断された状態を示す断面図である。
第４段階は、図６に示すように、内部リード１４２が相互連結されて電気的ショートが発生することを防止するため、ソーイング設備を用いて連結バー１５０を切断する。その結果、各内部リード１４２が電気的なショートの発生しない個々のリードに分離される。
このとき、連結バー１５０はソーイングブレード及びレーザーにより切断され、連結バー１５０を切断する工程はソーイング設備の方向に従いモールディング工程済みのパッケージをリバースさせてパッケージの底面を切断する方式により進行される。
図７は、切断装置によりリードフレームの連結バーが切断される過程を示す斜視図である。
図７は、理解を助けるため、ソーイング設備においてリードフレーム１００の連結バー１５０が切断される過程を示す斜視図である。これを参照してソーイング作業を具体的に説明する。図７において点線で示した部分は成形樹脂２３０がモールディングされた部分である。
図示したように、まず、リバースされたパッケージの底面中、内部リード１４２のチップ端と対応する位置に切断装置、例えば、ブレード３００を位置づける。次いで、前記ブレード３００を稼動させて成形樹脂２３０から連結バー１５０までに切断する。ブレード３００により連結バー１５０が全て切断されると、図７に示すように成形樹脂２３０でモールディングされた部分の底面、即ち、パッケージの底面にダイパッド１２０と同じ形状の切断溝２３２が作られる。パッケージの底面に作られた切断溝２３２を通じて分かるように、この過程でダイパッド１２０をフレーム１１０に連結させるタイバー１３０とともに連結バー１５０が切断される。その結果、図６に示したように内部リード１４２が電気的なショートが発生しない個々のリードに分離される。図６は図７のＢ−Ｂ線を切断した断面図である。
このように連結バー１５０が切断されると、フレーム１１０を切断して各外部リード１４４を独立的に分離させる。
以後、個々に分離された各半導体パッケージを電子装置に実装されるように適合させるように外部リード１４４を所望の形状に折り曲げて、本工程の進行を完了する。
上述のようにパッケージ工程を進行させると、ワイヤボンディング工程を進行させる以前の段階でリードフレームに外力が加えられても連結バーを通じてこれを分散させることにより、内部リードの撓みや歪みの発生を最小化し、従って、ボンディング不良の発生及びボンディング設備の頻繁なダウンに起因して惹起される生産性の低下を防止することができる。
前記実施例では一例として、成形樹脂２３０で半導体チップ２００をモールディングした後に内部リード１４２を連結した連結バー１５０を切断したが、これと異なりワイヤボンディング工程の進行後に連結バー１５０を切断する方式により工程を進行させることもできる。但し、この場合、ダイパッド１２０がリードフレーム１００から分離されないようにダイパッド１２０を支持するタイバー１３０は切断されてはならない。
以上、添付図を用いて本発明の実施例を説明したが、本発明は前記実施例に限定されず、本発明の技術的要旨を外れない範囲内で当業者により多様に変形実施し得る。
本発明の一実施例に係るリードフレーム構造を示した平面図である。 図１のＡ部分を拡大図示した要部詳細図である。 図１のリードフレームが適用された半導体パッケージの製造方法を示した工程順序図である。 図１のリードフレームが適用された半導体パッケージの製造方法を示した工程順序図である。 図１のリードフレームが適用された半導体パッケージの製造方法を示した工程順序図である。 図１のリードフレームが適用された半導体パッケージの製造方法を示した工程順序図である。 切断装置によりリードフレームの連結バーが切断される過程を示した斜視図である。
符号の説明
１００ リードフレーム
１１０ フレーム
１２０ ダイパッド
１３０ タイバー
１４０ リード
１４２ 内部リード
１４４ 外部リード
１５０ 連結バー
２００ 半導体チップ
２１０ ボンディングパッド
２２０ ワイヤ
２２２ ボンディングボール
２３０ モールディング樹脂
２３２ 切断溝
３００ ブレード

Claims (20)

  1. ダイパッドと、
    前記ダイパッドを支持するタイバーと、
    前記ダイパッドの外周辺に沿って配列され、各々チップ端を備える複数個の内部及び外部リードと、
    前記内部リードのチップ端を連結する連結バーと、を含むリードフレーム。
  2. 前記内部及び外部リードは前記ダイパッドの外周辺エッジから所定間隔離隔されるように前記ダイパッドの外周辺に沿って配列された、請求項１に記載のリードフレーム。
  3. 前記ダイパッドは半導体チップ上に実装されるように形成された、請求項１に記載のリードフレーム。
  4. 前記内部リードの幅は前記外部リードの幅より狭い、請求項１に記載のリードフレーム。
  5. 前記それぞれの内部リードは、前記リードのボンディング状態を保つように個別に分離されたリードを横切る前記リードフレームに加えられた外力を伝達するように隣接する内部リードから一定間隔分離される、請求項１に記載のリードフレーム。
  6. ダイパッド、チップ端を備え、前記ダイパッドの外周辺に沿って配列された内部及び外部リード、前記内部リードのチップ端を連結する連結バーを含むリードフレームを設ける段階と、
    前記ダイパッドにボンディングパッドを有する半導体チップを実装する段階と、
    前記ボンディングパッドをワイヤを通じて前記内部リードの少なくとも１つのチップ端に連結する段階と、
    前記半導体チップ、ワイヤ及び内部リードをモールディングする段階と、
    前記ダイパッドから前記内部リード各々が独立して分離するように前記内部リードのチップ端を連結する前記連結バーを切断する段階と、を含む半導体パッケージの製造方法。
  7. 前記リードフレームを設ける段階は、スタンピング方式やエッチング方式のうちの何れか１つにより前記リードフレームを製造する、請求項６に記載の半導体パッケージの製造方法。
  8. 前記連結バーはソーイングブレードやレーザーのうちの何れか１つにより切断される、請求項６に記載の半導体パッケージの製造方法。
  9. 前記連結バーを切断する段階は、前記連結バーを切断するソーイング装置の進行方向によってモールディング工程が完了したパッケージをリバースさせて半導体パッケージの底面を切断する方式で行われる、請求項６に記載の半導体パッケージの製造方法。
  10. ダイパッド、チップ端を備え、前記ダイパッドの外周辺に沿って配列された内部及び外部リード、前記内部リードのチップ端を連結する連結バーを含むリードフレームを設ける段階と、
    前記ダイパッドにボンディングパッドを有する半導体チップを実装する段階と、
    前記ボンディングパッドをワイヤを通じて前記内部リードの少なくとも１つのチップ端に連結する段階と、
    前記ダイパッド及び相互間に連結された前記内部リード各々を独立して分離するように前記内部リードのチップ端を連結する前記連結バーを切断する段階と、
    前記半導体チップ、ワイヤ及び内部リードをモールディング樹脂でモールディングする段階と、を含む半導体パッケージの製造方法。
  11. ダイパッドと、
    前記ダイパッドを支持するタイバーと、
    チップ端を備え、外部フレームに前記ダイパッドを連結するダイパッドの外周辺に沿って配列された多数のリードと、
    前記ダイパッド、タイバー及び多数のリードを支持する外部フレームと、
    前記リードの少なくとも一部のチップ端に連結された連結バーと、を含むリードフレーム。
  12. 前記ダイパッドは半導体チップの実装のために形成された、請求項１１に記載のリードフレーム。
  13. 多数のリードは、前記ダイパッドの外周辺エッジから余分の間隔が与えられるように前記ダイパッドの外周辺に沿って配列された内部リード及び外部リードを含む、請求項１１に記載のリードフレーム。
  14. 前記内部リードの幅は前記外部リードの幅より狭い、請求項１３に記載のリードフレーム。
  15. 前記連結バーは、前記リードのボンディング状態を保つように各々個別に分離されたリードを横切る前記リードフレームに、加えられた外力を伝達するように隣接する内部リードから一定間隔に分離されているそれぞれの内部リードと、前記内部リードのチップ端と、を連結する、請求項１３に記載のリードフレーム。
  16. ダイパッド、チップ端を備えて前記ダイパッドの外周辺に沿って配列された内部及び外部リード、前記ダイパッドに前記内部リードのチップ端を連結するための連結バーを備えるリードフレームを含む半導体パッケージの製造方法において、
    前記リードフレームの前記ダイパッド上に実装された半導体チップのボンディングパッドを前記リードフレームの内部リードに導電ワイヤを通じて連結する段階と、
    前記半導体チップ、ワイヤ及び内部リードをモールディングする段階と、
    前記ダイパッドから前記それぞれの内部リドルが独立して分離されるように前記内部リードのチップ端を連結する前記連結バーを切断する段階と、を含む半導体パッケージの製造方法。
  17. 前記モールディング段階は前記切断段階以前に行われる、請求項１６に記載の半導体パッケージの製造方法。
  18. 前記切断段階は、前記モールディング段階以前に行われる、請求項１６に記載の半導体パッケージの製造方法。
  19. ダイパッド、前記ダイパッド上に半導体チップを実装するためのタイバー、及び多数のリードを支持する外部フレームと、
    前記ダイパッドを前記外部フレームに連結させるように前記ダイパッドの外周辺に沿って配列された内部及び外部リードを含む多数のリードと、
    前記内部リードのチップ端に連結された連結バーと、
    前記内部リードにボンディングパッドを連結するワイヤを通じて前記ダイパッドに連結される前記ボンディングパッドと、を含む半導体チップを含む半導体パッケージ。
  20. リードフレームと半導体チップとを備え、前記リードフレームはダイパッドを支持する外部フレームと、前記ダイパッド上に前記半導体チップを実装するためのタイバーと、前記ダイパッドを前記外部フレームに連結するように前記ダイパッドの外周辺に沿って配列され、各々チップ端を備える多数の内部及び外部リードと、前記内部リードのチップ端を前記ダイパッドに連結するための連結バーと、により構成されて請求項１６に記載の方法によって形成された半導体パッケージ。

JP2004302218A 2003-11-06 2004-10-15 半導体パッケージの製造方法 Expired - Fee Related JP4615282B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030078432A KR100568225B1 (ko) 2003-11-06 2003-11-06 리드 프레임 및 이를 적용한 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
JP2005142554A true JP2005142554A (ja) 2005-06-02
JP4615282B2 JP4615282B2 (ja) 2011-01-19

Family

ID=34545784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004302218A Expired - Fee Related JP4615282B2 (ja) 2003-11-06 2004-10-15 半導体パッケージの製造方法

Country Status (4)

Country Link
US (2) US20050098863A1 (ja)
JP (1) JP4615282B2 (ja)
KR (1) KR100568225B1 (ja)
CN (1) CN100479144C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217434B1 (ko) * 2011-02-18 2013-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP2016025120A (ja) * 2014-07-16 2016-02-08 大日本印刷株式会社 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563649B1 (en) * 2005-12-06 2009-07-21 Chris Karabatsos Chip packaging with metal frame pin grid array
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
TWI368983B (en) * 2008-04-29 2012-07-21 Advanced Semiconductor Eng Integrated circuit package and manufacturing method thereof
US7998790B2 (en) 2008-05-30 2011-08-16 Stats Chippac Ltd. Integrated circuit packaging system with isolated pads and method of manufacture thereof
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
TWI405316B (zh) * 2009-09-16 2013-08-11 Advanced Semiconductor Eng 導線架及晶片封裝體
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
CN102104028B (zh) * 2010-11-05 2012-12-12 南通富士通微电子股份有限公司 半导体塑封体及分层扫描方法
KR20120121588A (ko) * 2011-04-27 2012-11-06 삼성전자주식회사 발광소자 패키지 및 이의 제조방법
CN103311210B (zh) * 2012-03-06 2017-03-01 飞思卡尔半导体公司 用于组装半导体器件的引线框
US9196504B2 (en) 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature
US9165869B1 (en) * 2014-07-11 2015-10-20 Freescale Semiconductor, Inc. Semiconductor device with twisted leads
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
KR102136782B1 (ko) * 2016-11-11 2020-07-23 루미리즈 홀딩 비.브이. 리드 프레임을 제조하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331013A (ja) * 1996-06-11 1997-12-22 Yamaha Corp 半導体装置の組立法
JP2000286377A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置
JP2001015671A (ja) * 1999-06-29 2001-01-19 Mitsui High Tec Inc リードフレームの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4362902A (en) * 1981-03-27 1982-12-07 Amp Incorporated Ceramic chip carrier
US4408218A (en) * 1981-03-27 1983-10-04 Amp Incorporated Ceramic chip carrier with lead frame having removable rim
US4445271A (en) * 1981-08-14 1984-05-01 Amp Incorporated Ceramic chip carrier with removable lead frame support and preforated ground pad
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
JPH088279B2 (ja) * 1989-10-03 1996-01-29 松下電器産業株式会社 フィルムキャリア製造用のフィルム材およびフィルムキャリアの製造方法
JP2613715B2 (ja) * 1992-04-03 1997-05-28 アピックヤマダ株式会社 リードフレームとリードフレームの製造方法
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
JPH08162588A (ja) * 1994-12-09 1996-06-21 Hitachi Constr Mach Co Ltd リードフレームの加工方法及びリードフレーム並びに半導体装置
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
EP0887850A3 (en) * 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
KR100348321B1 (ko) 2000-10-25 2002-08-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2003017645A (ja) 2001-07-03 2003-01-17 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331013A (ja) * 1996-06-11 1997-12-22 Yamaha Corp 半導体装置の組立法
JP2000286377A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置
JP2001015671A (ja) * 1999-06-29 2001-01-19 Mitsui High Tec Inc リードフレームの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217434B1 (ko) * 2011-02-18 2013-01-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP2016025120A (ja) * 2014-07-16 2016-02-08 大日本印刷株式会社 リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7732258B2 (en) 2010-06-08
KR100568225B1 (ko) 2006-04-07
CN1614774A (zh) 2005-05-11
US20080311705A1 (en) 2008-12-18
CN100479144C (zh) 2009-04-15
JP4615282B2 (ja) 2011-01-19
KR20050043514A (ko) 2005-05-11
US20050098863A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
US7732258B2 (en) Lead frame and method for fabricating semiconductor package employing the same
US7795715B2 (en) Leadframe based flash memory cards
US6611047B2 (en) Semiconductor package with singulation crease
US6841414B1 (en) Saw and etch singulation method for a chip package
US7339261B2 (en) Semiconductor device
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP2004179622A (ja) 半導体装置の製造方法
JP5232394B2 (ja) 半導体装置の製造方法
KR20020076017A (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR20110079800A (ko) 반도체 장치
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH11214607A (ja) 半導体装置
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JPH05114680A (ja) リードフレームの製造方法
JP4455166B2 (ja) リードフレーム
US20130075885A1 (en) Lead frame and packaging method
JP2005166943A (ja) リードフレーム、それを用いた半導体装置の製造におけるワイヤーボンディング方法及び樹脂封止型半導体装置
JP2007294637A (ja) 半導体装置の製造方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP2005333044A (ja) 半導体装置の製造方法
KR100294912B1 (ko) 유에프피엘패키지및그제조방법
JP2004200719A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101020

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees