JP2003017645A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法

Info

Publication number
JP2003017645A
JP2003017645A JP2001201951A JP2001201951A JP2003017645A JP 2003017645 A JP2003017645 A JP 2003017645A JP 2001201951 A JP2001201951 A JP 2001201951A JP 2001201951 A JP2001201951 A JP 2001201951A JP 2003017645 A JP2003017645 A JP 2003017645A
Authority
JP
Japan
Prior art keywords
lead frame
lead
opening
insulating film
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001201951A
Other languages
English (en)
Inventor
Yoshiharu Koizumi
祥治 小泉
Shinichi Wakabayashi
信一 若林
Shoichi Koyama
昌一 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001201951A priority Critical patent/JP2003017645A/ja
Priority to US10/183,953 priority patent/US20030006488A1/en
Publication of JP2003017645A publication Critical patent/JP2003017645A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 狭小ピッチのリードにおいてもリード同士の
電気的なショートを防止することができるリードフレー
ム及びその製造方法を提供することを目的とする。 【解決手段】 複数のインナーリード１８ａとインナー
リードと連結するアウターリード１８ｂとを備えたリー
ドフレーム１０であって、インナーリード１８ａが有機
絶縁膜２８ａにより被覆され、インナーリード１８ａの
半導体素子と電気的に接続される所定の領域上の有機絶
縁膜２８ａが開口されていることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の実装に
係るリードフレーム及び該リードフレームの製造方法に
関する。
【０００２】
【従来の技術】近年、マルチメディア機器を実現するた
めのキーテクノロジーであるＬＳＩ技術はデータ伝送の
高速化、大容量化に向かって着実に開発が進んでいる。
これに伴って、ＬＳＩと電子機器とのインターフェイス
となる実装技術の高密度化が進められている。
【０００３】この結果、組み込まれる電子部品の端子
（ピン）の配列ピッチが狭小化するとともに、端子数も
増大して多ピン化傾向にある。近年においては、例え
ば、端子数が２５６で、リードのピッチが１３０μｍ以
下のリードフレームが開発されてきている。図６は、従
来のリードフレームを示す概略平面図である。同図に示
すように、従来のリードフレーム１００は、一対の平行
に延在する外枠１０２と、この外枠１０２と連結しかつ
外枠１０２に直交する方向に延在する一対の内枠１０４
によって構成される枠構造となっている。また、枠の中
央部には半導体素子が搭載される四辺形のダイパッド１
０６が配置され、このダイパッド１０６はサポートバー
１０７によって支持されている。また、内枠１０４及び
外枠１０２からダイパッド１０６に向かって複数のイン
ナーリード１０８ａとアウターリード１０８ｂとからな
るリード１０８が延在している。
【０００４】特に、狭小ピッチのリードフレームにおい
ては、インナーリード１０８ａの先端が接触することで
電気的にショートしやすくなる。このため、インナーリ
ード１０８ａ同士が電気的にショートしないように、同
図に示す如く、複数のインナーリード１０８ａにまたが
ってそのピッチ方向にポリイミド膜などからなる固定テ
ープ１１０を貼着して複数のインナーリード１０８ａを
固定支持することにより、その先端部同士が接触しない
ようにしている。
【０００５】
【発明が解決しようとする課題】しかしながら、前述し
たインナーリード１０８ａに固定テープを接着する方法
では、リードのピッチがさらに狭小になった場合、イン
ナーリード１０８ａの先端部が接触するおそれがある。
リードのピッチがさらに狭くなった場合においても、イ
ンナーリード同士が接触して電気的にショートすること
を防止できるリードフレーム及びその製造方法が切望さ
れている。
【０００６】本発明は以上の問題点を鑑みて創作された
ものであり、狭小ピッチのリードについても、インナー
リードの電気的なショートを防止することができるリー
ドフレーム及びその製造方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】上記問題を解決するた
め、本発明の一形態に係るリードフレームは、インナー
リードと該インナーリードに連結するアウターリードと
を備えたリードフレームであって、前記インナーリード
が有機絶縁膜により被覆され、半導体素子と電気的に接
続される前記インナーリードの所定の領域上の前記有機
絶縁膜が開口されていることを特徴とする。
【０００８】本発明によれば、リードフレームのインナ
ーリードの半導体素子とワイヤを介して電気的に接続さ
れる部分以外の所定領域の表面、裏面及び側面を含む全
ての面が有機絶縁膜で被覆されている。つまり、インナ
ーリードのボンディング領域以外は有機絶縁膜で被覆さ
れているので、狭小ピッチのインナーリード同士がたと
え接触したとしても、電気的なショートが発生するおそ
れがない。
【０００９】これにより、リードフレームのインナーリ
ードのピッチを設計要求通りに狭くすることができるよ
うになり、高密度実装に対応できるようになる。また、
狭小ピッチのリードフレームに半導体素子が高密度で実
装された半導体装置においても、製造歩留りを向上させ
ることができるようになる。上記したインナーリードに
おいて、前記インナーリードの少なくとも前記有機絶縁
膜の開口部を含む領域が、前記開口部が形成された後に
コイニング処理されたものであってもよい。
【００１０】狭小ピッチのインナーリードに有機絶縁膜
を被覆し、電気的な接続を行なうための開口部を形成す
ると、開口部の面積が設計要求の面積より小さくなる場
合が想定される。本発明によれば、インナーリードの先
端部の開口部を含む領域をコイニング処理することによ
り、この領域の合金基板が延伸するので、開口部がこの
延伸に追従してその面積を大きくすることができる。こ
れにより、狭小ピッチのインナーリードにおいても十分
な面積の開口部を確保できるようになるので、半導体素
子とのワイヤを介した電気的な接続の信頼性を向上させ
ることができる。しかも、たとえ、インナーリードの合
金基板がコイニング処理によりピッチ方向に延伸してイ
ンナーリード同士が接触しやすくなったとしたとして
も、インナーリードは有機絶縁膜で被覆されているので
電気的なショートが発生するおそれがない。
【００１１】また、上記した問題を解決するため、本発
明の他の形態に係るリードフレームの製造方法は、金属
めっき層を備えたインナーリードを有するリードフレー
ムを用意する工程と、前記インナーリードの所定の領域
の全面に有機絶縁膜を被覆する工程と、前記有機絶縁膜
をパターニングすることにより、前記インナーリードと
半導体素子とが電気的に接続されるための開口部を形成
する工程とを有することを特徴とする。
【００１２】本発明によれば、まず、リードフレームの
インナーリードの所定領域を有機絶縁膜で被覆し、その
後、有機絶縁膜に開口部を形成して半導体素子と電気的
に接続するための領域を確保する。好ましい形態におい
ては、有機絶縁膜として光感光性有機絶縁膜を用い、こ
れを露光、現像することにより開口部を形成すればよ
い。また、レーザートリミングにより開口部を形成して
もよい。このような製造方法を用いることにより、上記
したリードフレームを容易に製造することができる。
【００１３】
【発明の実施の形態】本発明の実施の形態について、図
を参照しながら説明する。図１（ａ）は本発明の実施の
形態のリードフレームを示す概略平面図、図１（ｂ）は
図１（ａ）のインナーリードの先端部を拡大した拡大概
略部分平面図、図１（ｃ）は図１（ｂ）のＩ−Ｉに沿っ
た概略部分断面図である。
【００１４】本発明の実施の形態のリードフレーム１０
は、図１（ａ）に示すように、Ｆｅ−Ｎｉ合金板やＣｕ
合金板などをエッチング又はプレスにより加工すること
で製造される。リードフレーム１０は同図に示すよう
に、平行に延在する一対の外枠１２とこの一対の外枠１
２と連結し、かつ外枠１２に直交する一対の内枠１４と
によって形成された枠構造となっている。この外枠１２
にはガイド孔２２が形成されている。この枠の中央部に
は半導体素子が配置される四辺形のダイバッド１６が配
置されているとともに、このダイパッド１６は枠の隅の
太幅部１２ａから延在する４つのサポートバー１７によ
って支持されている。また、内枠１４及び外枠１２から
ダイバッド１６に向かって複数のリード１８が延在して
いる。相互に平行に延在するリード１８において、各リ
ード１８はダムバー２０によって連結されている。リー
ド１８は半導体素子とワイヤを介して電気的に接続され
るインナーリード１８ａと配線基板の配線と電気的に接
続されるアウターリード１８ｂとからなる。
【００１５】インナーリード１８ａのピッチは２００μ
ｍ程度以下であり、好適には、例えば、インナーリード
１８ａの幅が８０μｍ程度、インナーリード１８ａ間の
スペース幅が４０μｍ程度のものである。図１（ｂ）及
び（ｃ）に示すように、インナーリード１８ａ上にはＡ
ｕ（金）めっき又はＡｇ（銀）めっきなどの金属めっき
層２５が形成され、この金属めっき層２５は有機絶縁膜
の一例である硬化レジスト膜２８ａで被覆されている。
さらには、インナーリード１８ａの半導体素子とワイヤ
を介して電気的に接続されるための領域が露出するよう
に、この領域の硬化レジスト膜２８ａが除去されて開口
部２６が設けられている。硬化レジスト膜２８ａとし
て、ＵＶ硬化型（ネガタイプ）の変形エポキシ（グリシ
ジルエーテル型）樹脂やアクリル系樹脂、もしくは熱可
塑性樹脂などを使用することができる。
【００１６】本実施の形態のリードフレーム１０のイン
ナーリード１８ａはその幅が８０μｍ程度のものを例示
しており、この場合、図１（ｂ）に示す開口部２６の長
さ寸法Ａが５００μｍ程度、幅寸法Ｂは６０μｍ程度で
ある。なお、インナーリード１８ａの幅、ピッチ及び開
口部２６の寸法は実装トレンドに合わせて適宜調整すれ
ばよいが、ワイヤボンディングを安定して行うことがで
きるように、幅寸法Ｂにおいては６０μｍ以上とするこ
とが好ましい。
【００１７】本実施の形態のリードフレーム１０はこの
ような構成になっており、特に明記しないが、まず、ダ
イパッド１６に半導体素子が搭載（ダイボンディング）
され、この半導体素子のリード導出を行なうべき電極と
これに対応するインナーリード１８ａの開口部２６とを
ワイヤを介して接続される。その後、半導体素子とワイ
ヤとの接続部などを覆うようにして樹脂モールドが施さ
れ、不要リードフレーム部分が切断除去されて半導体素
子が実装された半導体装置が製造される。
【００１８】本実施の形態のリードフレーム１０によれ
ば、インナーリード１８ａが硬化レジスト２８ａにより
被覆され、半導体素子と電気的に接続されるための所定
の領域にはインナーリード１８ａが露出する開口部２６
が形成されて電気的な接続を行なうための領域が確保さ
れている。例えば２００μｍ以下の狭小ピッチのインナ
ーリードにおいても、インナーリード１８ａ同士が上記
した樹脂モールドする工程や不要リードフレーム部分を
切断除去する工程などで接触したとしても、電気的な接
続を行なうための開口部２６以外は硬化レジスト膜２８
ａで被覆されているので電気的なショートが発生するこ
とがない。
【００１９】これにより、リードフレーム１０のインナ
ーリード１８ａのピッチを設計要求（例えば２００μｍ
以下）通りに狭くすることができるようになり、高密度
実装に対応できるようになる。また、インナーリード１
８ａ同士の電気的なショートを防止することができるの
で、狭小ピッチのリードフレーム１０に半導体素子が実
装された半導体装置の歩留りを向上させることができ
る。
【００２０】（本発明の実施の形態のリードフレームの
第１の製造方法）図２は（ａ）〜（ｃ）は本発明の実施
の形態のリードフレームの第１の製造方法を示す概略部
分平面図及び概略断面図、図３（ａ）は同じく第１の製
造方法に係る露光マスクの一例を示す概略平面図、図３
（ｂ）は同じく第１の製造方法で製造されたリードフレ
ームのインナーリードの一例を示す概略部分平面図であ
る。
【００２１】（第１の工程：リードフレームの用意）ま
ず、Ｆｅ−Ｎｉ合金板やＣｕ合金板などの合金板をエッ
チング又はプレスにより加工することで所定の領域がパ
ターニングされたリードフレームを用意する。インナー
リード１８ａの先端部のピッチが２００μｍ程度以下、
例えば、その幅が６０〜８０μｍ程度、スペースが６０
〜４０μｍ程度のものを一例として説明する。
【００２２】その後、図２（ａ）に示すように、インナ
ーリード１８ａの先端部を含む所定の領域にＡｕ（金）
めっき層やＡｇ（銀）めっき層などの金属めっき層２５
を形成する。 （第２の工程：リードフレームの密着処理及び洗浄）次
いで、後の工程で形成される硬化レジスト膜との密着性
を向上させるために、少なくともインナーリード１８ａ
を含む領域を適度に粗面化する。この粗面化処理はアル
ミビースなどを用いた弱いブラスト処理などにより行な
えばよい。特に、リードフレームの基板としてＦｅ−Ｎ
ｉ４２合金板などの硬い材質の基板を用いる場合は、こ
のブラスト処理とバブ研磨とを併用して行なうことが好
ましい。
【００２３】次いで、リードフレームのインナーリード
１８ａを含む領域を、薬液を用いて化学洗浄を行なう。
例えば、リードフレームの基板としてＣｕ合金板を用い
る場合は、過硫酸ソーダ又は硫酸−過酸化水素系の薬液
を用いて化学洗浄を行なう。さらに、追加処理としてＵ
Ｖ（Ｕｌｔｒａ Ｖｉｏｌｅｔ）光を照射してもよい。
【００２４】（第３の工程：レジスト塗布液の塗布）次
いで、図２（ｂ）に示すように、金属めっき層２５上に
ネガタイプのＵＶ硬化型のレジスト塗布液を塗布する。
このレジスト塗布液は変形エポキシ（グリシジルエーテ
ル型）樹脂又はアクリル系の樹脂などを含むものを使用
することができる。また、塗布方法としては、レジスト
塗布液の粘度が数百ポイス以下のものを用いて、スプレ
ー法やディップ方法により行なえばよい。この塗布方法
により、膜厚が例えば５〜１０μｍレジスト塗工膜２８
をインナーリード１８ａの上、すなわち両面及び側面を
含む全ての面上に形成することができる。
【００２５】なお、アウターリード部にはレジスト塗工
膜２８が塗布されないようにするのが好ましく、スプレ
ー法を用いる場合は予めアウターリード部に押え治具な
どを配置してマスクし、また、ディップ法を用いる場合
は予めテープなどでアウターリード部をマスクして塗布
する。また、インナーリード１８ａの全体領域に塗布し
てもよいし、インナーリード１８ａの所定の領域に部分
的に塗布してもよい。また、マスクを用いないで、リー
ドフレーム全体にわたってレジスト膜２８を形成しても
よい。
【００２６】（第４の工程：レジスト膜の乾燥）次い
で、インナーリード１８ａの上に被覆されたレジスト塗
工膜２８を７０〜８０℃の雰囲気で所定の時間乾燥させ
る。 （第５の工程：露光）次いで、同じく図２（ｂ）に示す
ように、インナーリード１８ａの半導体素子と電気的に
接続される領域の上のレジスト塗工膜２８を開口するた
めレジスト塗工膜２８に露光を行なう。
【００２７】まず、露光用マスクの説明を行なう。本実
施の形態ではネガタイプのレジスト塗工膜２８を用いて
いるので、露光された領域が架橋反応により現像液に溶
けずにパターンとして残り、一方、露光されていない領
域は現像液に溶けて除去される。すなわち、図３（ａ）
に示すように、透明ガラス基板２９上のレジスト塗工膜
２８の開口部が形成される領域に相当する領域に遮光膜
３０が形成された第１の露光マスク３２を用意する。ま
た、インナーリード１８ａの裏側には全面にレジスト塗
工膜２８を残す必要があるので、透明ガラス基板２９上
に遮光層が形成されていない第２の露光マスク３２ａを
用意する。
【００２８】本実施の形態ではレジスト塗工膜２８のパ
ターンがインナーリード１８ａの領域Ｃに形成されるよ
うにしたので、第１の露光マクス３２及び第２の露光マ
スク３２ａには、図３（ａ）に示す如く、それぞれ、領
域Ｃ以外の領域のレジスト塗工膜２８を除去するための
遮光膜３０ａ，３０ｂがさらに形成されている。このた
め、本実施の形態では、上記したレジスト塗工膜２８は
インナーリード１８ａの先端部から領域Ｅを超えない範
囲の領域に塗布されることになる。
【００２９】そして、図２（ｂ）の断面図に示すよう
に、第１の露光マスク３２をインナーリード１８ａの上
方に設置し、また、第２の露光マスク３２ａをインナー
リード１８ａの下方に設置する。光源として通常のメタ
ルハライドの水銀灯（３６５ｎｍ）を用い，例えば１０
０〜１０００ｍｍＪ／ｃｍ2の条件下で露光する。この
とき、インナーリード１８ａの領域Ｃの側面にはレジス
ト塗工膜２８が残るようにするので光源として散乱光を
用いる。この散乱光によりインナーリード１８ａの領域
Ｃの側面のレジスト塗工膜２８も露光されるようにな
る。なお、リードフレームの全体にわたってレジスト膜
２８を形成する形態では、上記した第１及び第２の露光
用マスク３２，３２ａと同様な遮光膜３０のパターンを
有し、リードフレーム全体に対応する所定の露光マスク
を作成し、これをマスクにして同様に塗工膜２８を露光
すればよい。
【００３０】（第６の工程：現像）次いで、露光された
レジスト塗工膜２８を水溶性アルカリ現像液、例えば１
％Ｎａ2ＣＯ3により現像する。このとき、レジスト塗工
膜２８の露光された領域は架橋反応により現像液に溶け
ずにパターンとして残り、露光されていない領域は現像
液に溶けて除去されることで、図２（ｃ）に示すような
開口部２６が形成される。この開口部２６の寸法は前述
したように、例えば幅が６０μｍ程度であって、長さが
５００μｍ程度である。また、本実施の形態では、レジ
スト塗工膜２８のパターンが領域Ｃにのみ形成され、Ｃ
以外の領域Ｅに塗布されたレジスト塗工膜２８は露光さ
れないので除去される形態を例示したので、領域２７の
インナーリード１８ａが露出する。開口部２６や領域Ｃ
などの寸法は第１の露光マスク３２及び第２の露光マス
ク３２ａの遮光膜の配置を適宜変更することにより任意
に設定することができることはいうまでもない。
【００３１】なお、設計上では、図３（ａ）に示す如
く、第１及び第２の露光マクス３２，３２ａの領域Ｅに
は遮光膜３０ａ，３０ｂが形成されているので、インナ
ーリード１８ａの領域Ｃの位置までしかレジスト塗工膜
２８のパターンが形成されないはずである。しかしなが
ら、図３（ｂ）に示すように、散乱光を使用しているこ
とでインナーリード１８ａの領域Ｅの側面のレジスト塗
工膜２８に光が当たりやすく、この領域Ｅの側面（図３
（ｂ）の斜線部）にレジスト塗工膜２８が残ることがあ
る。このような場合においても、インナーリード１８ａ
部は後でモールド樹脂の中に埋もれてしまうので、側面
のレジスト膜が剥がれてパーティクルが発生したりする
ような問題は発生しない。すなわち、図３（ｂ）に示す
ように側面のみにレジスト塗工膜２８が形成されている
領域が存在しても何ら問題がない。
【００３２】（第６の工程：ポストベーク）次いで、現
像されたレジスト塗工膜２８を有するリードフレームを
１５０〜１７０℃でポストベークすることでレジスト塗
工膜２８を完全に硬化させて硬化レジスト膜２８ａを形
成する。以上により、第１の製造方法により製造された
実施の形態のリードフレーム１０が完成する。
【００３３】（実施の形態のリードフレームの第１の製
造方法の変形例）図４は実施の形態のリードフレームの
第１の製造方法の変形例を示す概略平面図である。第１
の製造方法の変形例は、予め，インナーリードの幅を狭
くして形成しておき、コイニング処理することによりイ
ンナーリードの幅を広げることで開口部の幅を広げるこ
とである。
【００３４】なお、コイニング処理とは所定の表面形状
を得るために圧縮処理を行なうことである。特に、リー
ドフレームがプレスにより加工されて製造された場合
に、加工されたエッジにいわゆる「ばり」や「だれ」が
発生しやすく、ボンディング面積が少なくなる場合があ
る。これを平滑にするためにインナーリードなどの先端
部を含む領域を圧縮処理することで延伸させて「ばり」
や「だれ」をなくして設計要求通りのボンディング面積
を確保することができるようになる。
【００３５】まず、図４（上図）に示すように、第１の
製造方法で用意したリードフレームのインナーリームの
幅より細いインナーリード３８ａを有するリードフレー
ムを用意する。例えば、インナーリード３８ａの幅が６
０μｍ程度で、スペースが４０μｍ程度のものを例示し
て説明する。その後、第１の製造方法と同様な方法で、
インナーリード３８ａを、開口部２６を備えた硬化レジ
スト膜２８ａで被覆する。この場合、開口部２６の幅が
例えば４５μｍ程度になるようにして形成する。
【００３６】次いで、開口部２６を含むインナーリード
３８ａの先端部を通常のコイニング方法により圧縮して
延伸させる。これにより、図４（下図）に示すように、
幅が６０μｍであったインナーリード３８ａが例えば６
６μｍ程度に太くなり、これに追従して開口部２６も延
伸することにより、幅が４５μｍ程度であった開口部２
６（図４（上図））が肥大化し、幅が５０μｍ程度の開
口部２６ａ（図４（下図））が形成される。
【００３７】すなわち、インナーリード３８ａのピッチ
を狭小にしたにもかかわらず、コイニング処理すること
により比較的大きな開口部２６ａを得ることができる。
このとき、インナーリード３８ａ間のスペースの幅が狭
くなるが、硬化レジスト２８ａで被覆されているので、
インナーリード３８ａ同士がたとえ接触したとしても電
気的なショートが起こるおそれがない。
【００３８】このように、第１の製造方法の変形例によ
れば、狭小ピッチで、かつ端子数が多いリードフレーム
においても、十分な面積の開口部を得ることができるよ
うになる。従って、狭小ピッチのリードフレームに半導
体素子が高密度で実装された半導体装置においても、半
導体素子とのワイヤを介した電気的な接続の信頼性を向
上させることができるようになり、その製造歩留りを向
上させることができるようになる。
【００３９】なお、インナーリード３８ａ上に有機絶縁
膜を被覆する工程の前で、インナーリード３８ａを予め
コイニング処理してから、インナーリード３８ａ上に有
機絶縁膜を被覆し、コイニング処理で延伸されたインナ
ーリード３８ａの幅に応じて有機絶縁膜に肥大した開口
部２６ａを形成してもよい。以上、説明したように、本
実施の形態のリードフレームの第１の製造方法及びその
変形例によれば、リードフレームを使った実装では困難
といわれている例えば１２０μｍ以下の狭小ピッチのリ
ードフレームにおいても、信頼性よく半導体素子を実装
できるようになり、高度な技術を使った高価な実装方法
を使用する必要がなくなるので、コストを大幅に削減す
ることができるようになる。
【００４０】（実施の形態のリードフレームの第２の製
造方法）図５（ａ）は本発明の実施の形態のリードフレ
ームの第２の製造方法を示す概略部分平面図及び概略断
面図、図５（ｂ）は同じく第２の製造方法を示す概略平
面図である。まず、図５（ａ）に示すように、前述した
第１の製造方法と同様な方法により、インナーリード１
８ａの所定の領域にレジスト塗布液を塗布し、１７０〜
１８０℃の雰囲気でポストベークを行なうことにより、
インナーリード１８ａを硬化レジスト膜２８ａで被覆す
る。なお、第２の製造方法では硬化レジスト膜２８ａを
レーザートリミングにより開口部２６を形成するので、
感光性レジストを必ずしも使用する必要はなく、好適に
は、弾性体であるシリコーン系の熱硬化樹脂もしくは熱
可塑性樹脂を使用する。
【００４１】その後、図５（ａ）の断面図に示すよう
に、硬化レジスト膜２８ａの開口部が形成される領域に
レーザーを当てることにより硬化レジスト膜２８ａを熱
分解して開口部２６を形成する。レーザーとして、例え
ば、マイクロ加工に適しているパルス化されたＹＡＧレ
ーザーもしくは炭酸ガスレーザーなどを使用すればよ
い。
【００４２】これにより、図５（ｂ）に示すように、硬
化レジスト膜２８ａに開口部２６が形成され、開口部２
６の底部にインナーリード１８ａの一部が露出する。次
いで、レーザートリミングすることで硬化レジスト膜２
８中のカーボンが開口部２６内やその近傍に飛び散るの
で、このカーボンを除去するためにマンガン系又はクロ
ム系の水溶液により洗浄を行なう。
【００４３】以上により、第２の製造方法により製造さ
れた実施の形態のリードフレーム１０が完成する。実施
の形態のリードフレームの第２の製造方法によれば、第
１の製造方法と同様な作用・効果を奏するとともに、レ
ーザートリミングにより硬化レジスト膜２８ａに開口部
２６を形成するので、露光、現像に係る工程がなくなり
製造方法が簡易になる。
【００４４】なお、第２の製造方法と前述した変形例で
説明したコイニング処理とを併用してリードフレームを
製造してもよい。この場合、第２の製造方法では、上記
したように硬化レジスト膜２８ａとして弾性体であるシ
リコーン系の熱硬化樹脂を含むものを使用することで圧
縮によるインナーリード１８ａの合金基板の延伸に対す
る追随性がよくなるので、開口部２６が延伸しやすくな
り、開口部２６の面積を容易に大きくすることができ
る。
【００４５】以上、実施の形態により、この発明の詳細
を説明したが、この発明の範囲は上記実施の形態に具体
的に示した例に限られるものではなく、この発明を逸脱
しない要旨の範囲の上記実施の形態の変更はこの発明の
範囲に含まれる。例えば、第１の製造方法では、硬化レ
ジスト膜としてネガ型レジスト膜を用いた形態を例示し
たが、ポシ型レジスト膜を用いても同様に製造できるこ
とはいうまでもない。この場合、露光マスクとして白黒
反転させたものを用いればよい。
【００４６】また、インナーリードを被覆する有機絶縁
膜として、感光性レジスト膜やシリコーン系の熱硬化樹
脂膜を例示したが、これらの他に感光性ポリイミド膜な
どを使用することができ、フォトリソグラフィーやレー
ザートリミングなどでパターニングできる有機絶縁膜で
あれば何でもよい。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
リードフレームのインナーリードの全面が有機絶縁膜で
被覆され、半導体素子とワイヤを介して電気的に接続さ
れるための有機絶縁膜の領域に開口部が形成されてい
る。すなわち、半導体素子とワイヤを介して電気的に接
続できるとともに、狭小ピッチのインナーリード同士が
たとえ接触したとしても、開口部以外は有機絶縁膜で被
覆されているので電気的なショートが発生することがな
い。
【００４８】これにより、リードフレームのインナーリ
ードのピッチを設計要求通りに狭くすることができるよ
うになり、高密度実装に対応できるようになる。また、
インナーリード同士の電気的なショートを防止すること
ができるので、狭小ピッチのリードフレームに半導体素
子が高密度で実装された半導体装置においても、製造歩
留りを向上させることができる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の実施の形態のリードフレ
ームを示す概略平面図、図１（ｂ）は図１（ａ）のイン
ナーリードの先端部を拡大した拡大概略部分平面図、図
１（ｃ）は図１（ｂ）のＩ−Ｉに沿った概略部分断面図
である。
【図２】図２（ａ）〜（ｃ）は本発明の実施の形態のリ
ードフレームの第１の製造方法を示す概略部分平面図及
び概略断面図である。
【図３】図３（ａ）は本発明の実施の形態のリードフレ
ームの第１の製造方法に係る露光マスクの一例を示す概
略平面図、図３（ｂ）は同じく第１の製造方法で製造さ
れたリードフレームのインナーリードの一例を示す概略
部分平面図である。
【図４】図４は本発明の実施の形態のリードフレームの
第１の製造方法の変形例を示す概略部分平面図である。
【図５】図５（ａ）は本発明の実施の形態のリードフレ
ームの第２の製造方法を示す概略部分平面図及び概略断
面図、図５（ｂ）は本発明の実施の形態のリードフレー
ムの第２の製造方法を示す概略部分平面図である。
【図６】図６は従来のリードフレームを示す概略平面図
である。
【符号の説明】
１０：リードフレーム １２：外枠 １２ａ：太幅部 １４：内枠 １６：ダイパッド １７：サポートバー １８ａ：インナーリード １８ｂ：アウターリード １８：リード ２０：ダムバー ２２：ガイド孔 ２８：レジスト塗工膜 ２８ａ：硬化レジスト膜 ２５：金属めっき層 ２６：開口部 ３０，３０ａ，３０ｂ：遮光膜 ３２：第１の露光マスク ３２ａ：第２の露光マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 昌一 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 5F067 AA10 AA18 AB03 BB00 BD05 DF11 DF15

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 インナーリードと該インナーリードに連
    結するアウターリードとを備えたリードフレームであっ
    て、 前記インナーリードが有機絶縁膜により被覆され、半導
    体素子と電気的に接続される前記インナーリードの所定
    の領域上の前記有機絶縁膜が開口されていることを特徴
    とするリードフレーム。
  2. 【請求項２】 前記有機絶縁膜が、エポキシ樹脂、アク
    リル樹脂又はシリコーン系の熱硬化型樹脂、もしくは熱
    可塑性樹脂からなることを特徴とする請求項１に記載の
    リードフレーム。
  3. 【請求項３】 前記インナーリードの少なくとも前記有
    機絶縁膜の開口部を含む領域が、前記開口部が形成され
    た後にコイニング処理されたものであることを特徴とす
    る請求項１又は２に記載のリードフレーム。
  4. 【請求項４】 前記インナーリードの配列ピッチが２０
    ０μｍ程度以下であることを特徴とする請求項１乃至３
    のいずれか一項に記載のリードフレーム。
  5. 【請求項５】 前記開口部の前記インナーリードの長手
    方向に対して垂直方向の幅が６０μｍ程度以上であるこ
    とを特徴とする請求項１乃至４のいずれか一項に記載の
    リードフレーム。
  6. 【請求項６】 金属めっき層を備えたインナーリードを
    有するリードフレームを用意する工程と、 前記インナーリードの上に有機絶縁膜を被覆する工程
    と、 前記有機絶縁膜の所要部分をパターニングして、開口部
    を形成する工程とを有することを特徴とするリードフレ
    ームの製造方法。
  7. 【請求項７】 前記有機絶縁膜が、光感光性有機絶縁膜
    であって、前記開口部を形成する工程が、前記光感光性
    有機絶縁膜を露光、現像する工程を含むことを特徴とす
    る請求項６に記載のリードフレームの製造方法。
  8. 【請求項８】 前記開口部を形成する工程が、レーザー
    トリミングにより行なわれることを特徴とする請求項６
    に記載のリードフレームの製造方法。
  9. 【請求項９】 前記開口部を形成する工程の後に、前記
    インナーリードの少なくとも前記開口部を含む領域をコ
    イニング処理することにより、前記開口部の面積を大き
    くすることを特徴とする請求項６乃至８のいずれか一項
    に記載のリードフレームの製造方法。
  10. 【請求項１０】 前記有機絶縁膜が、シリコーン系の熱
    硬化型樹脂膜であることを特徴とする請求項８又は９に
    記載のリードフレームの製造方法。
JP2001201951A 2001-07-03 2001-07-03 リードフレーム及びその製造方法 Withdrawn JP2003017645A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001201951A JP2003017645A (ja) 2001-07-03 2001-07-03 リードフレーム及びその製造方法
US10/183,953 US20030006488A1 (en) 2001-07-03 2002-06-28 Lead frame and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001201951A JP2003017645A (ja) 2001-07-03 2001-07-03 リードフレーム及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003017645A true JP2003017645A (ja) 2003-01-17

Family

ID=19038839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001201951A Withdrawn JP2003017645A (ja) 2001-07-03 2001-07-03 リードフレーム及びその製造方法

Country Status (2)

Country Link
US (1) US20030006488A1 (ja)
JP (1) JP2003017645A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732258B2 (en) 2003-11-06 2010-06-08 Samsung Electronics Co., Ltd. Lead frame and method for fabricating semiconductor package employing the same
JP2012124458A (ja) * 2010-12-08 2012-06-28 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサ及びその製造方法
WO2015111623A1 (ja) * 2014-01-22 2015-07-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015159273A (ja) * 2014-01-22 2015-09-03 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026573B2 (ja) * 2003-09-24 2007-12-26 株式会社デンソー 電子装置を収納するパッケージの製造方法
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9129951B2 (en) * 2013-10-17 2015-09-08 Freescale Semiconductor, Inc. Coated lead frame bond finger
US20190229044A1 (en) * 2018-01-23 2019-07-25 Nxp B.V. Lead frame with plated lead tips

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US5311056A (en) * 1988-10-21 1994-05-10 Shinko Electric Industries Co., Ltd. Semiconductor device having a bi-level leadframe
DK0443269T3 (da) * 1990-02-23 1993-12-27 Minnesota Mining & Mfg Semi-termoplastisk støbemateriale med varmestabil hukommelse af individuelt tilpasset form
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
US5212405A (en) * 1992-01-08 1993-05-18 Sumitomo Metal Mining Company, Limited Composite lead frame
JPH06196603A (ja) * 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
US6254280B1 (en) * 1995-02-21 2001-07-03 Agere Systems Optoelectronics Guardian Corp. Substrate based array connector
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
KR100192180B1 (ko) * 1996-03-06 1999-06-15 김영환 멀티-레이어 버텀 리드 패키지
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
US6945778B2 (en) * 2002-08-20 2005-09-20 Ultradent Products, Inc. Customized dental trays comprising ultra low density polyethylene and methods for making and using such trays

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732258B2 (en) 2003-11-06 2010-06-08 Samsung Electronics Co., Ltd. Lead frame and method for fabricating semiconductor package employing the same
JP2012124458A (ja) * 2010-12-08 2012-06-28 Samsung Electro-Mechanics Co Ltd 積層セラミックコンデンサ及びその製造方法
US8804305B2 (en) 2010-12-08 2014-08-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic condenser and method for manufacturing the same
US9679697B2 (en) 2010-12-08 2017-06-13 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing multilayer ceramic condenser
WO2015111623A1 (ja) * 2014-01-22 2015-07-30 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015159273A (ja) * 2014-01-22 2015-09-03 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20030006488A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
JP3692314B2 (ja) 配線回路基板
JP4505623B2 (ja) 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法
JP4508064B2 (ja) 半導体装置用配線基板の製造方法
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
JP3149352B2 (ja) 基板の導体層の形成方法
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2006179606A (ja) 配線回路基板
JP2003017645A (ja) リードフレーム及びその製造方法
JP2005026645A (ja) 回路基板及びその製造方法
JP2005077955A (ja) エッチング方法およびそれを用いた回路装置の製造方法
JP3932247B2 (ja) 電子部品実装用基板の製造方法
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JP4457532B2 (ja) リードフレームの製造方法
JP4949790B2 (ja) 半導体装置の製造方法
JPH09186416A (ja) 表面実装型電子部品用基板およびその製造方法
JP4461651B2 (ja) リードフレームの製造方法
JP4507473B2 (ja) リードフレームの製造方法
JPH07142841A (ja) プリント配線板の製造方法
JP4050198B2 (ja) 接続装置の製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP3821426B2 (ja) 電子部品実装用基板
JP3568249B2 (ja) 半導体装置及びそれに使用されるチップキャリアの製造方法
JP4427933B2 (ja) リードフレームの製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP2000082761A (ja) バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007