JP2000082761A - バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法 - Google Patents

バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法

Info

Publication number
JP2000082761A
JP2000082761A JP11179303A JP17930399A JP2000082761A JP 2000082761 A JP2000082761 A JP 2000082761A JP 11179303 A JP11179303 A JP 11179303A JP 17930399 A JP17930399 A JP 17930399A JP 2000082761 A JP2000082761 A JP 2000082761A
Authority
JP
Japan
Prior art keywords
bump
layer
wiring
wiring board
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11179303A
Other languages
English (en)
Inventor
Eizaburo Kanda
栄三郎 神田
Takumi Shimoji
匠 下地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP11179303A priority Critical patent/JP2000082761A/ja
Priority to TW88111252A priority patent/TW465266B/zh
Publication of JP2000082761A publication Critical patent/JP2000082761A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 バンプと配線間での断線の発生を防止でき、
バンプの高さのばらつきが小さく、かつ生産性に優れた
バンプ接合用配線板、該配線板により組み立てられた半
導体装置およびバンプ接合用配線板の製造方法を提供す
る。 【解決手段】 その一表面に導電層が設けられた絶縁層
を用いてバンプ接合用配線板を製造するに際し、まず導
電層の一表面に第1のレジスト層を設け、露光、現像
し、バンプ形成部位以外の部分の第1のレジスト層を除
去し、導電層をハーフエッチングしてバンプを形成し、
ついで必要に応じて第1のレジスト層を除去した後、第
2のレジスト層を設けて露光、現像し、露出した導電層
をエッチングして配線パターンを形成する。その後必要
に応じて配線パターン上のレジスト層除去した後に配線
パターン側全面に保護レジスト層を設け、露光、現像し
てバンプ表面を露出させ、保護レジスト層を硬化させ
る。そして絶縁層側の表面より該絶縁層の所望部にエッ
チングによりビアホールを形成し、ついで露出したビア
ホールの底面とバンプの表面とにメッキを施す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は各種電気機器に使用
する半導体パッケージに用いるバンプ接合用配線板、該
配線板により組み立てられた半導体装置およびバンプ接
合用配線板の製造方法に関するものである。
【0002】
【従来の技術】近年の電子機器の小型、軽量化の要求に
応えるべく、半導体パッケージの形態は半導体パッケー
ジと配線基板の電気的接続に金線を用いるワイヤボンデ
ィングタイプから、より小型化に有利なバンプボンディ
ングタイプに移行しつつある。このバンプボンディング
タイプの半導体パッケージでは、半導体チップとこれを
搭載する配線材料との電気的接続を、半導体チップの電
極パッドと半導体チップを搭載する配線材料に形成した
突起電極(バンプ)とを介して行っている。
【0003】従来、このようなバンプを有する配線材料
は、例えば片面に銅箔などの導電層が設けられたポリイ
ミドフィルムからなる材料の導電層表面にホトレジスト
を塗布し、所望のパターンのマスクでマスキングして露
光し、現像してエッチングパターンを得、ついで導電層
をエッチングして所望の配線パターンを得る。つぎにポ
リイミドフィルム側からエキシマや炭酸ガスなどのレー
ザーを照射して、所望径のビアホールを形成する。
【0004】その後、配線パターン側に絶縁樹脂膜を形
成して配線パターンをマスクキングし、銅メッキにより
ビアホール底部の導電層の露出面からメッキを成長させ
てバンプを形成する。ついで絶縁樹脂膜にレーザーを当
てて外部端子用のビアホールを形成する。最後に半導体
チップの電極パッドとの接合を容易にするために、外部
端子用のビアホール底部の銅露出面とバンプ表面に金メ
ッキを行う。このような工程により得られた配線材料と
半導体チップとを接合するには、熱圧着法または超音波
併用熱圧着法を用い、かつ外部端子形成用のビアホール
にはんだバンプを形成してプリント配線板などに搭載す
るものである。
【0005】
【発明が解決しようとする課題】しかしながら上記した
ような従来の製造方法によると、銅配線の原材料である
銅箔とメッキにより形成されるバンプとの界面に結晶粒
界の不連続部分が生ずるため、半導体チップとの接合時
において発生する応力などにより該界面でバンプと配線
とが剥離し、断線不良が発生し易いといった問題があっ
た。またビアホールの底部からメッキを成長させてバン
プを形成するので、少なくとも絶縁樹脂層であるポリイ
ミドフィルムの厚さ以上のメッキを施さなければなら
ず、メッキ工程において長時間が必要となり生産性を高
めることができなかった。さらにメッキによりバンプを
形成するために該バンプの高さのばらつきを小さくする
ことができなかった。
【0006】本発明はこのような上記状況に鑑みてなさ
れたものであり、バンプと配線間での断線の発生を防止
でき、バンプの高さのばらつきが小さく、かつ生産性に
優れたバンプ接合用配線板、該配線板により組み立てら
れた半導体装置およびバンプ接合用配線板の製造方法を
提供することを目的とするものである。
【0007】
【課題を解決するための手段】上記課題を解決するため
本発明の第1の実施態様に係るバンプ接合用配線板は、
絶縁層と、該絶縁層の一表面側に設けられ所望部に一体
のバンプを有する配線層と、該バンプの表面を露出せし
めて前記絶縁層の一表面に設けられた保護レジスト層と
からなり、前記絶縁層の他の表面側にビアホールを設け
てなることを特徴とするものである。
【0008】また本発明の第2の実施態様に係る半導体
装置は、前記した構成を有するバンプ接合用配線板を用
いて組み立てられたことを特徴とするものである。
【0009】さらに本発明の第3の実施態様に係るバン
プ接合用配線板の製造方法は、(a)絶縁層の一表面に
設けられた導電層表面に第1のレジスト層を設ける工程
と、(b)露光、現像してバンプの形成部以外の部分の
前記第1のレジスト層を除去する工程と、(c)露出し
た導電層をハーフエッチングしてバンプを形成する工程
と、(d)前記導電層に第2のレジスト層を設ける工程
と、(e)露光、現像し、露出した前記導電層をエッチ
ングして配線パターンを形成する工程と、(f)前記配
線パターン側の全面に保護レジスト層を設ける工程と、
(g)露光、現像してバンプの表面を露出させ、保護レ
ジスト層を硬化させる工程と、(h)前記絶縁層の他の
表面に第3のレジスト層を設ける工程と、(i)該第3
のレジスト層を露光、現像してエッチングパターンを形
成する工程と、(j)露出した絶縁層をエッチングして
ビアホールを形成する工程と、からなることを特徴とす
るものであり、さらに前記露出した絶縁層をエッチング
してビアホールを形成した後、露出したビアホールの底
面の導体層表面とバンプの表面とにメッキを施し、かつ
前記導電層が銅、また絶縁層がポリイミドフィルムであ
ることを特徴とする。
【0010】
【発明の実施の形態】以下本発明を添付図面に基づいて
説明する。図1は本発明に係る第1に実施態様のバンプ
接合用配線板を示す概略説明図であって、ポリイミドの
ような絶縁層1の一表面に所望部にバンプ2を一体とし
て有する銅などからなる配線層3が設けられ、前記絶縁
層1の一表面に設けられた前記配線層3側に前記バンプ
2の表面を露出せしめて保護レジスト層4を設け、さら
に前記絶縁層1の他の表面の該絶縁層1側にビアホール
5が設けられてなるものであり、好ましくは前記バンプ
2の表面とビアホール5の底面にそれぞれ金または銀な
どのメッキ2−1、5−1が施されて構成されているも
のである。
【0011】さらに本発明に係るバンプ接合用配線板を
用いることによって、従来の方法と同様にして半導体チ
ップとバンプを接合し、かつビアホールにはんだボール
を充填してこれを介してプリント配線板などと接合する
ことにより半導体装置をきわめて容易に組み立てること
ができるものである。
【0012】つぎに本発明に係るバンプ接合用配線板の
製造工程を説明すると、以下の通りである。まずポリイ
ミドフィルムのような絶縁層の一表面に好適には銅箔か
らなる導電層がラミネートされた銅ポリイミド基板を用
いて該基板の前記銅箔側の表面にラミネートによりドラ
イフィルム型レジスト層を設ける。つぎに該ドライフィ
ルム型レジスト層をマスキングして紫外線を照射するこ
とにより露光し、現像してバンプが形成される部位以外
の部分のドライフィルム型レジスト層を除去する。この
ようにして露出した銅箔などの導電層をハーフエッチン
グすることによりバンプを形成する。
【0013】つぎに前記導電層側に前記と同様のレジス
ト層をラミネートにより設けるが、必要に応じて前記バ
ンプ上のドライフィルム型レジスト層を予め除去してお
くことが好ましい。そしてラミネートされたレジスト層
を所望の配線パターンを有するマスクによりマスキング
して紫外線を照射することにより露光し、現像して露出
した導電層をエッチングして配線パターンを形成する。
さらに該配線パターン側の全面にドライフィルム型レジ
ストを、例えば真空ラミネートなどで貼り合わせて保護
レジスト層を形成するが、必要に応じて前記配線パター
ン上の前記レジスト層を予め除去しておくことが好まし
い。
【0014】ついで該保護レジスト層を露光および現像
して前記バンプ上のドライフィルム型レジストを除去
し、その後前記保護レジスト層を硬化させる。なお保護
レジストとして用いるレジスト層としては、液状のもの
を塗布する方法あるいは予め樹脂フィルムとして形成さ
れたドライフィルムをラミネートにより貼り合わせる方
法などが使用できるが、均一な膜厚を形成し易い点では
ドライフィルム型レジストが推奨される。
【0015】引き続いて銅ポリイミド基板の絶縁層であ
るポリイミドの表面にはドライフィルム型レジスト層を
ラミネートにより設ける。この際、配線パターン側の全
面にも同様なドライフィルム型レジスト層を設けてお
き、後に行うエッチングからバンプを保護しておくこと
が好ましい。ついで前記ドライフィルム型レジスト層を
マスキングして露光し、現像して絶縁相にエッチングパ
ターンを形成する。
【0016】そして露出した絶縁層であるポリイミドを
エッチングしてビアホールを形成する。本発明ではこの
ような工程を経ることによりバンプ接合用配線板を製造
することができる。さらに本発明では、前記のようにし
て形成されたビアホールの底面の導体層表面とバンプの
表面とにメッキを施すことが好ましいが、この際に使用
されるメッキは銀メッキ、金メッキなど所望のものが選
択できる。
【0017】このように本発明の方法によればバンプと
配線とは同じ導体層により一体的に構成されるため、バ
ンプと配線間に結晶粒界の不連続部分が発生することが
なく、またバンプの形成はハーフエッチングにより行わ
れるため、従来必要であった長時間のメッキ工程が不要
となり、極めて優れた生産性を発揮できるものである。
【0018】
【実施例】つぎに本発明の実施例を比較例とともに説明
する。 [実施例]先ず、片面に厚さ25μmの銅箔が設けられ
た厚さ50μm、幅35mm、長さ20cmのポリイミ
ドフィルムからなる銅ポリイミド基板の銅箔側にネガ型
でアルカリ現像タイプの厚さ15μmのドライフィルム
型レジストをラミネートしてレジスト層を形成し、該レ
ジスト層にマスキングして強度200mJの紫外線を照
射して露光し、現像して銅ポリイミド基板の銅箔の幅方
向に120μmの間隔で200個のバンプ形成用のパタ
ーンを長さ方向に19mm間隔で形成した。ついで露出
している銅箔部を温度40℃の市販の塩化第二銅から構
成されるエッチング溶液に接触させて銅箔部をハーフエ
ッチングしてバンプを形成し、その後バンプ上のエッチ
ングレジスト層を水酸化ナトリウム溶液により剥離して
除去した。さらに銅箔側に上記と同様のドライフィルム
型レジスト層をラミネートして所望の配線パターンを有
するマスクでマスキングし、同様に露光し、現像して配
線パターンを形成した。
【0019】つぎに上記と同様にして銅箔をエッチング
して配線パターンを形成し、ついでエッチングレジスト
層を剥離、除去した。その後配線パターン側全面に厚さ
35μmのアルカリ現像タイプのドライフィルム型レジ
ストを真空ラミネート法により貼り合わせた。その後貼
り合わせたドライフィルム型レジスト層に露光および現
像を行い、バンプ表面のドライフィルム型レジスト層を
除去し、ついで基板を170℃に加熱して残ったドライ
フィルム型レジスト層の硬化処理を行った。
【0020】その後配線パターン側とポリイミドフィル
ム側との両面に厚さ25μmのアルカリに強いドライフ
ィルム型レジスト層をラミネートし、基板のポリイミド
側のレジスト層面を所定のマスクによりマスキングし、
露光し、現像し、直径220μmの開口部を設け、露出
したポリイミドフィルム部をエッチングしてビアホール
を形成した。その後残った両面のレジスト層を除去し
た。そして最後にビアホールの底面およびバンプの表面
に市販のシアン系金メッキ液を用いて厚さ約2μmの電
気金メッキを施した。
【0021】上記工程により得られたバンプ接合用配線
板のバンプを400倍の光学顕微鏡により観察を行った
結果、断面が台形状の形をしたバンプが得られているこ
とが分った。さらにこのバンプ接合用配線板を荷重10
0gf/bump、温度300℃、30秒間でプリント
配線板に熱圧着を行なった後、破壊検査によりバンプと
配線間の断線を調べたが、断線は発生していなかった。
【0022】[比較例]片面に厚さ18μmの銅箔が設
けられた厚さ30μm、幅35mm、長さ20cmのポ
リイミドフィルムからなる銅ポリイミド基板の銅箔側に
ネガ型アルカリ現像タイプのドライフィルム型レジスト
をラミネートしてレジスト層を形成し、該レジスト層を
マスキングして200mJの紫外線を照射して露光し、
現像して配線パターンを形成した。
【0023】続いて露出している銅箔部を塩化第二銅か
ら構成されるエッチング溶液により温度45℃でエッチ
ングして配線パターンを形成し、その後エッチングレジ
スト層を剥離、除去した。つぎに銅ポリイミド基板のポ
リイミドフィルム側からアルゴンレーザーを照射し、直
径50μmのビアホールを形成して該ビアホールの底部
に銅箔を露出させた。そして配線パターン側にメッキの
保護膜としてアクリル樹脂を塗布して乾燥させた後、硫
酸系のエッチング液でビアホールの底部の銅箔表面の洗
浄を行い、ついで硫酸銅メッキ液を用いて0.5時間の
間電気メッキしてバンプを形成した。その後ケトン系の
溶剤を用いてアクリル樹脂保護膜を溶解、除去した。さ
らに配線部パターン側全面にアルカリ現像タイプのソル
ダーレジストを印刷し、所定のマスクによりマスキング
して露光し、現像して220μmの開口部を設け、つい
で基板を170℃に加熱して前記ソルダーレジスト層の
硬化を行った。そして最後に配線パターン側のレジスト
層の開口部およびバンプの表面に市販のシアン金メッキ
液を用いて厚さ2μmの電気金メッキを施した。
【0024】このようにして得られたバンプ接合用配線
板を荷重100gf/bump、温度300℃、30時
間で配線板に熱圧着した後、破壊検査によりバンプと配
線間の断線を調べた結果、バンプ数832個に対して9
個のバンプで不良が発生した。
【0025】
【発明の効果】以上述べた通り本発明によれば、バンプ
接合用配線板のバンプの形成を銅箔のハーフエッチング
により行った後、エッチングにより配線形成を実施する
ので効率よくバンプ形成が行え、バンプと配線の間に結
晶粒界の不連続部が発生することがなく、また厚さが一
定である銅箔にハーフエッチングを行ってバンプを形成
するために、高さのばらつきが小さいバンプを有する配
線板を得ることが可能となった。
【図面の簡単な説明】
【図1】本発明に係るバンプ接合用配線板の一実施例の
断面図である。
【符号の説明】
1 絶縁層 2 バンプ 2−1 メッキ 3 配線層 4 保護レジスト層 5 ビアホール 5−1 メッキ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層と、該絶縁層の一表面側に設けら
    れ所望部に一体のバンプを有する配線層と、該バンプの
    表面を露出せしめて前記絶縁層の一表面に設けられた保
    護レジスト層とからなり、前記絶縁層の他の表面側にビ
    アホールを設けてなることを特徴とするバンプ接合用配
    線板。
  2. 【請求項2】 前記バンプの表面とビアホールの底面と
    にメッキが施されていることを特徴とする請求項1記載
    のバンプ接合用配線板。
  3. 【請求項3】 請求項1または2記載のバンプ接合用配
    線板を用いて組み立てられたことを特徴とする半導体装
    置。
  4. 【請求項4】(a)絶縁層の一表面に設けられた導電層
    表面に第1のレジスト層を設ける工程と、 (b)露光、現像してバンプの形成部以外の部分の前記
    第1のレジスト層を除去する工程と、 (c)露出した導電層をハーフエッチングしてバンプを
    形成する工程と、 (d)前記導電層に第2のレジスト層を設ける工程と、 (e)露光、現像し、露出した前記導電層をエッチング
    して配線パターンを形成する工程と、 (f)前記配線パターン側の全面に保護レジスト層を設
    ける工程と、 (g)露光、現像して前記バンプの表面を露出させ、保
    護レジスト層を硬化させる工程と、 (h)前記絶縁層の他の表面に第3のレジスト層を設け
    る工程と、 (i)該第3のレジスト層を露光、現像してエッチング
    パターンを形成する工程と、 (j)露出した絶縁層をエッチングしてビアホールを形
    成する工程と、 からなることを特徴とするバンプ接合用配線板の製造方
    法。
  5. 【請求項5】 前記露出した絶縁層をエッチングしてビ
    アホールを形成した後、露出したビアホールの底面の導
    体層表面とバンプの表面とにメッキを施すことを特徴と
    する請求項4記載のバンプ接合用配線板の製造方法。
  6. 【請求項6】 前記導電層が銅、また絶縁層がポリイミ
    ドフィルムであることを特徴とする請求項4または5記
    載のバンプ接合用配線板の製造方法。
JP11179303A 1998-07-03 1999-06-25 バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法 Pending JP2000082761A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11179303A JP2000082761A (ja) 1998-07-03 1999-06-25 バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
TW88111252A TW465266B (en) 1998-07-03 1999-07-02 Wiring board for bump bonding, semiconductor device assembled from the wiring board and manufacturing method of wiring board for bump bonding

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18850298 1998-07-03
JP10-188502 1998-07-03
JP11179303A JP2000082761A (ja) 1998-07-03 1999-06-25 バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2000082761A true JP2000082761A (ja) 2000-03-21

Family

ID=26499204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11179303A Pending JP2000082761A (ja) 1998-07-03 1999-06-25 バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法

Country Status (2)

Country Link
JP (1) JP2000082761A (ja)
TW (1) TW465266B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353660A (ja) * 2004-06-08 2005-12-22 Shinko Seisakusho:Kk 多層プリント配線基板およびその製造方法
US7020961B2 (en) 2000-07-11 2006-04-04 Sony Corporation Method for manufacturing a bump-attached wiring circuit board
US7076868B2 (en) 2000-10-03 2006-07-18 Sony Corporation Wiring circuit board having bumps and method of producing same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020961B2 (en) 2000-07-11 2006-04-04 Sony Corporation Method for manufacturing a bump-attached wiring circuit board
KR100771030B1 (ko) * 2000-07-11 2007-10-29 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 범프가 부착된 배선회로기판 및 그 제조방법
US7520053B2 (en) 2000-07-11 2009-04-21 Sony Corporation Method for manufacturing a bump-attached wiring circuit board
US7076868B2 (en) 2000-10-03 2006-07-18 Sony Corporation Wiring circuit board having bumps and method of producing same
KR100794544B1 (ko) * 2000-10-03 2008-01-17 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 범프가 부착된 배선회로 기판 및 그 제조방법
JP2005353660A (ja) * 2004-06-08 2005-12-22 Shinko Seisakusho:Kk 多層プリント配線基板およびその製造方法

Also Published As

Publication number Publication date
TW465266B (en) 2001-11-21

Similar Documents

Publication Publication Date Title
US6794739B2 (en) Semiconductor device, process for production thereof, and electronic equipment
JP3152180B2 (ja) 半導体装置及びその製造方法
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR20040028799A (ko) 반도체 패키지의 제조법 및 반도체 패키지
JP3003624B2 (ja) 半導体装置
US6853065B2 (en) Tab tape, method of making same and semiconductor device
JP3281591B2 (ja) 半導体装置およびその製造方法
JP2000082761A (ja) バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
US6210746B1 (en) Method of fabricating a solder resist mask
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
CN108155170B (zh) 引线框
KR100335875B1 (ko) 범프 접합용 배선판, 상기 배선판을 이용하여 조립한 반도체 소자 및 범프 접합용 배선판의 제조 방법
JPH0897330A (ja) チップキャリア及びその製造方法
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JPH1167849A (ja) キャリアフィルムおよびその製造方法
JP3050253B2 (ja) 多層電子部品搭載用基板の製造方法
JP3351312B2 (ja) T−bga用tabテープの製造方法
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JP2002110858A (ja) 半導体パッケージの製造法及び半導体パッケージ
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法
JPH08307033A (ja) Icチップモジュール
JP2002261183A (ja) 配線基板、半導体装置、及びその製造方法
JPH0795556B2 (ja) テープキャリアの製造方法