KR100771030B1 - 범프가 부착된 배선회로기판 및 그 제조방법 - Google Patents

범프가 부착된 배선회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100771030B1
KR100771030B1 KR1020010041438A KR20010041438A KR100771030B1 KR 100771030 B1 KR100771030 B1 KR 100771030B1 KR 1020010041438 A KR1020010041438 A KR 1020010041438A KR 20010041438 A KR20010041438 A KR 20010041438A KR 100771030 B1 KR100771030 B1 KR 100771030B1
Authority
KR
South Korea
Prior art keywords
wiring circuit
forming
bump
thin film
metal foil
Prior art date
Application number
KR1020010041438A
Other languages
English (en)
Other versions
KR20020006462A (ko
Inventor
가네다유따까
나이또게이이찌
기시모또소이찌로
시노하라도시히로
Original Assignee
소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 filed Critical 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Publication of KR20020006462A publication Critical patent/KR20020006462A/ko
Application granted granted Critical
Publication of KR100771030B1 publication Critical patent/KR100771030B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(과제)
안정된 범프접속이 가능하며, 또한 도금의 전처리 (前處理) 와 같은 번잡한 조작이 불필요한 범프가 부착된 배선회로기판을 제조한다.
(해결수단)
배선회로 (1) 의 두께 (t1) 와 배선회로 (1) 에 형성되는 범프 (2) 의 높이 (t2) 와 합산한 두께 (t1 + t2) 를 갖는 금속박 (3) 의 범프형성면 (3a) 에 범프형성용 에칭마스크 (7) 를 형성하고, 범프형성용 에칭마스크 (7) 측으로부터 금속박 (3) 을 소정의 범프 높이 (t2) 에 상당하는 깊이까지 하프에칭하여 범프 (2) 를 형성하고, 그 금속박 (3) 의 범프형성면에 금속박 (3) 과 상이한 금속으로 이루어진 금속박막층 (10) 을 형성함으로써 안정된 범프접속이 가능하며, 또한 도금의 전처리와 같은 번잡한 조작이 불필요한 범프가 부착된 배선회로기판이 제공된다.
범프, 배선회로기판, 금속박

Description

범프가 부착된 배선회로기판 및 그 제조방법{BUMP-ATTACHED WIRING CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME}
도 1 은 본 발명의 범프가 부착된 배선회로기판의 제조방법의 공정설명도이다.
도 2 는 본 발명의 범프가 부착된 배선회로기판의 제조방법의 공정설명도이다.
도 3 은 종래의 범프가 부착된 배선회로기판의 제조방법의 공정설명도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 배선회로 2: 범프
3: 금속박 4: 보호필름
5: 배선회로형성용 에칭마스크 6: 커버코팅층
7: 범프형성용 에칭마스크 8: 폴리이미드전구체층
9: 절연층 10: 금속박막층
11: 접속구
본 발명은 높이가 일정한 범프를 갖는 범프가 부착된 배선회로기판, 및 그 제조방법에 관한 것이다.
반도체소자나 액정표시소자 등의 전자부품소자와 배선회로기판을 접속하는 경우, 또는 다층배선기판의 층간을 접속하는 경우, 미소범프 (예컨대, 범프 직경 50 ㎛, 범프 높이 30 ㎛) 에 의한 접속이 널리 행해지고 있다.
이와 같은 크기의 범프 형성의 대표적인 방법을 도 3 에 나타낸다.
즉, 우선 도 3a 에 나타내는 바와 같이, 폴리이미드필름 (31) 에 구리박 (32) 이 점착된 2 층 플렉서블 (flexible) 기판 (33) 을 준비하고, 구리박 (32) 을 포토리소그래프법에 의해 패터닝하여 배선회로 (34) 을 형성한다 (도 3b).
이어서, 배선회로 (34) 에 통상적인 방법에 따라 커버코팅층 (35) 을 형성한다 (도 3c). 예컨대, 배선회로 (34) 에 폴리아미드산층을 형성하고, 포토리소그래프법에 의해 패터닝하고, 이미드화함으로써 커버코팅층 (35)을 형성할 수 있다. 또는 레지스트잉크를 인쇄해도 된다.
이어서, 배선회로 (34) 에 대응한 폴리이미드필름 (31) 의 영역에 레이저광을 조사하여 범프용 구멍 (36) 을 형성하고 (도 3d), 그리고 필요에 따라 보호필름 (도시생략) 으로 커버코팅층 (35) 을 덮은 후, 전해도금법에 의해 범프용 구멍 (36) 의 바닥부에 노출된 배선회로 (34) 상에 금속범프 (37) 를 성장시킴으로써 미소범프를 형성하고 있다 (도 3e).
그러나, 레이저광의 조사에 의해 범프용 구멍 (36) 을 개구한 경우, 범프용 구멍 (36) 의 바닥부에 부착하는 스미어 (smear) 량의 편차에 의해 개구면적이 가변적이고, 그 결과, 금속범프 (37) 의 높이에도 큰 편차가 발생한다는 문제가 있다. 이로 인해, 안정된 범프접속이 곤란해진다. 특히, 반도체소자를 초음파접속에 의해 일괄적으로 배선회로에 접속하는 것이 곤란해지고 있다. 또, 배선회로 (34) 와 그 위에 형성되는 금속범프 (37) 사이의 밀착강도를 개선하기 위해 도금의 전처리가 필수로 되고 있다.
본 발명은 이상의 종래기술의 문제를 해결하고자 하는 것으로 안정된 범프접속이 가능하며, 또한 도금의 전처리와 같은 번잡한 조작이 불필요한 범프가 부착된 배선회로기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명자들은 금속범프높이에 상당하는 두께와 배선회로층의 층두께를 합산한 두께의 금속박을 금속범프의 두께에 상당하는 깊이까지 하프에칭함으로써 도금의 전처리와 같은 번잡한 조작을 하지 않고 균일한 높이의 범프를 제작할 수 있고, 또한 금속박의 범프형성면에 금속박과 상이한 금속으로 이루어진 금속박막층을 형성함으로써, 금속박의 범프형성면과 그 위의 절연층 사이의 접착성을 개선할 수 있고, 배선회로기판의 내약품성을 개선하고, 범프측의 금속박면과 그 위의 절연층 사이의 박리를 방지할 수 있음과 동시에 안정된 범프접속을 실현할 수 있음을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 배선회로의 일면에 커버코팅층이 형성되고, 타면에는 절연층이 형성되고, 배선회로와 도통하고 있는 범프가 이 절연층으로부터 돌출하도록 형성되어 있는 범프가 부착된 배선회로기판에 있어서, 배선회로와 범프가 하나의 금속박으로 일체적으로 형성되어 있고, 또한 배선회로의 범프형성면과 절연층 사이에 이 금속박과 상이한 금속으로 이루어진 금속박막층이 형성되어 있는 것을 특징으로 하는 범프가 부착된 배선회로기판을 제공한다.
여기서, 절연층이 폴리이미드전구체층을 이미드화한 폴리이미드막인 경우에는 금속박막층이 금속박보다도 폴리이미드전구체층에 대해 높은 접착력을 나타내는 것이 바람직하다. 이와 같은 금속박과 금속박막의 조합으로는 바람직하게 금속박이 구리박이며, 금속박막이 Ni, Zn, Sn 또는 Ni-Co 합금의 박막인 조합을 들 수 있다. 또, 이 범프가 부착된 배선회로기판에서는 커버코팅층이 커버코팅측으로부터 배선회로로 액세스가능하게 하기 위한 접속구를 갖는 것이 바람직하다.
또, 본 발명은 배선회로상에 범프가 형성된 범프가 부착된 배선회로기판의 제조방법에 있어서,
(a) 배선회로의 두께와 배선회로에 형성되는 범프의 높이를 합산한 두께를 갖는 금속박의 범프형성면에 보호필름을 적층하고, 금속박의 배선회로형성면에 배선회로형성용 에칭마스크를 형성하는 공정;
(b) 배선회로형성용 에칭마스크측으로부터 금속박을 하프에칭하여 소정 두께의 배선회로를 형성하는 공정;
(c) 배선회로형성용 에칭마스크를 제거한 후, 배선회로에 커버코팅층을 형성하는 공정;
(d) 금속박의 범프형성면에 형성된 보호필름을 제거한 후, 범프형성면에 범프형성용 에칭마스크를 형성하는 공정;
(e) 범프형성용 에칭마스크측으로부터 금속박을 하프에칭하여 소정 높이의 범프를 형성하는 공정;
(f) 범프형성용 에칭마스크를 제거한 후, 금속박과 상이한 금속으로 이루어진 금속박막층을 형성하는 공정;
(g) 금속박막측상에 범프를 메우도록 폴리이미드전구체층을 형성하는 공정; 및
(h) 폴리이미드전구체층을 에칭하고, 이미드화하여 소정 두께의 절연층을 형성하는 공정
을 포함하여 이루어지는 것을 특징으로 하는 제조방법을 제공한다. 이 제조방법에서는 범프 형성전에 배선회로가 형성된다.
또한, 본 발명은 배선회로상에 범프가 형성된 범프가 부착된 배선회로기판의 제조방법에 있어서,
(aa) 배선회로의 두께와 배선회로에 형성되는 범프의 높이를 합산한 두께를 갖는 금속박의 배선회로형성면에 보호필름을 적층하고, 금속박의 범프형성면에 범프형성용 에칭마스크를 형성하는 공정;
(bb) 범프형성용 에칭마스크측으로부터 금속박을 하프에칭하여 소정 높이의 범프를 형성하는 공정;
(cc) 범프형성용 에칭마스크를 제거한 후, 금속박과 상이한 금속으로 이루어진 금속박막층을 형성하는 공정;
(dd) 금속박막층상에 범프를 메우도록 폴리이미드전구체층을 형성하는 공정;
(ee) 폴리이미드전구체층을 에칭하고, 이미드화하여 소정 두께의 절연층을 형성하는 공정;
(ff) 금속박의 배선회로형성면에 형성된 보호필름을 제거한 후, 배선회로형성면에 배선회로형성용 에칭마스크를 형성하는 공정;
(gg) 배선회로형성용 에칭마스크측으로부터 금속박을 하프에칭하여 소정 두께의 배선회로를 형성하는 공정; 및
(hh) 배선회로형성용 에칭마스크를 제거한 후, 배선회로에 커버코팅층을 형성하는 공정
을 포함하여 이루어지는 것을 특징으로 하는 제조방법을 제공한다. 이 제조방법에서는 배선회로 형성전에 범프가 형성된다.
본 발명의 범프가 부착된 배선회로기판에 대해 그 제조예에 따라, 도면을 참조하면서 매 공정마다 상세하게 설명한다.
우선, 배선회로상에 범프가 형성된 범프가 부착된 배선회로기판의 제조방법으로, 범프 형성전에 배선회로가 형성되는 제조방법 (공정 (a) 내지 (g)) 에 대해 도 1 을 참조하면서 매 공정마다 설명한다.
공정 (a)
우선, 배선회로 (1) (도면 중, 점선참조) 의 두께 (t1) 와 배선회로 (1) 에 형성되는 범프 (2) (도면 중, 점선참조) 의 높이 (t2) 를 합산한 두께를 갖는 금속박 (3) 의 범프형성면 (3a) 에 보호필름 (4) 을 적층하고, 금속박 (3) 의 배선회로 형성면 (3b) 에 배선회로형성용 에칭마스크 (5) 를 형성한다 (도 1a).
배선회로 (1) 의 두께 (t1) 및 범프 (2) 의 높이 (t2) 에 대해서는 배선회로기판의 사용목적에 따라 최적인 수치를 선택한다. 예컨대, 배선회로기판을 반도체소자의 탑재기판으로 사용할 경우에는, 배선회로 (1) 의 두께 (t1) 를 20 ㎛ 으로 하고, 범프 (2) 의 높이 (t2) 를 30 ㎛ 으로 하고, 범프 (2) 의 직경을 50 ㎛ 으로 설정할 수 있다.
금속박 (3) 으로는 배선회로기판의 도체층에 사용되고 있는 재료를 사용할 수 있고, 바람직하게는 구리박을 들 수 있다.
배선회로형성용 에칭마스크 (5) 는 금속박 (3) 의 배선회로형성면 (3b) 에 레지스트잉크의 스크린인쇄에 의해 형성할 수 있다. 또는, 감광성 수지층이나 드라이필름을 형성하여 통상적인 방법에 의해 노광ㆍ현상하여 패터닝함으로써 형성할 수도 있다.
공정 (b)
이어서, 배선회로형성용 에칭마스크 (5) 측으로부터 금속박 (3) 을 하프에칭하여 소정 두께 (t1) 의 배선회로 (1) 를 형성한다 (도 1b).
하프에칭조건 (온도, 에칭액 조성 등) 은 금속박 (3) 의 재료나 에칭하는 두께 등에 따라 적당하게 선택할 수 있다.
공정 (c)
이어서, 배선회로형성용 에칭마스크 (5) 를 통상적인 방법에 의해 제거한 후, 배선회로 (1) 에 커버코팅층 (6) 을 형성한다 (도 1c).
커버코팅층 (6) 은 커버코팅층용 도료를 스크린인쇄법에 의해 형성할 수 있다. 또는, 감광성 수지층이나 드라이필름을 형성하여 통상적인 방법에 의해 노광ㆍ현상하여 패터닝함으로써 형성할 수도 있다. 또, 폴리아미드산 등의 폴리이미드전구체로 이루어진 층을 통상적인 방법에 의해 형성하고 패터닝하여 이미드화함으로써 형성할 수도 있다.
커버코팅층 (6) 을 형성할 때, 커버코팅층 (6) 측으로부터 배선회로 (1) 로 액세스가능하게 하기 위한 접속구 (11) 를 형성하는 것이 바람직하다.
공정 (d)
금속박 (3) 의 범프형성면 (3a) 에 형성된 보호필름 (4) 을 통상적인 방법에 의해 제거한 후, 범프형성면 (3a) 에 범프형성용 에칭마스크 (7) 를 형성한다 (도 1d).
범프형성용 에칭마스크 (7) 는 금속박 (3) 의 범프형성면 (3a) 에 레지스트잉크의 스크린인쇄에 의해 형성할 수 있다. 또는, 감광성 수지층이나 드라이필름을 형성하여 통상적인 방법에 의해 노광ㆍ현상하여 패터닝함으로써 형성할 수도 있다.
공정 (e)
범프형성용 에칭마스크 (7) 측으로부터 금속박 (3) 을 하프에칭하여 소정 높이 (t2) 의 범프 (2) 를 형성한다 (도 1e).
하프에칭조건 (온도, 에칭액 조성 등) 은 금속박 (3) 의 재료나 에칭하는 두께 등에 따라 적당하게 선택할 수 있다.
또한, 하프에칭에 앞서 커버코팅층 (6) 을 보호필름으로 덮어도 된다 (도시생략).
공정 (f)
범프형성용 에칭마스크 (7) 를 통상적인 방법에 의해 제거한 후, 금속박 (3) 과 상이한 금속으로 이루어진 금속박막층 (10) 을 형성한다 (도 1f).
금속박막층 (10) 으로는 후술하는 폴리이미드전구체층 (8) 에 대해 높은 접착력을 나타내는 금속재료로 형성하는 것이 바람직하다. 이로 인해, 폴리이미드전구체층 (8) 과 금속박 (3) 사이의 접착성을 높일 수 있고, 따라서 그 후의 약품처리시 (예컨대, 공정 (g) 의 폴리이미드전구체층 (8) 의 에칭백처리 등), 금속박 (3) 과 폴리이미드전구체층 (8) 또는 그것을 이미드화한 절연층 (9) (공정 (h) 참조) 사이에서 박리현상이 발생하는 것을 방지할 수 있다.
이와 같은 금속박막층 (10) 으로는, 금속박 (3) 이 일반적인 구리박인 경우에는 바람직하게 Ni, Zn, Sn 또는 Ni-Co 합금의 박막을 들 수 있다. 이들 박막은 무전해도금법, 전해도금법, 진공증착법 등에 의해 형성할 수 있다.
금속박막층 (10) 의 층두께는 지나치게 얇으면 절연층 (9) 과 배선회로 (1) 의 접착성을 충분히 개선할 수 없고, 지나치게 두꺼우면 두꺼워진 막두께에 대응된 효과를 얻을 수 없기 때문에, 바람직하게는 0.01 내지 4 ㎛ 이다. 특히, 금속박막층 (10) 이 Zn 또는 Sn 의 박막인 경우에 바람직한 층두께는 0.1 내지 0.5 ㎛ 이며, Ni-Co 합금의 박막인 경우에 바람직한 층두께는 0.1 내지 4 ㎛ 이며, 그리고 Ni 의 박막인 경우에는 바람직한 층두께는 0.01 내지 1 ㎛ 이다.
또한, 범프형성용 에칭마스크 (7) 제거시, 커버코팅층 (6) 이 보호필름으로 덮여있는 경우에는 보호필름도 동시에 제거해도 된다.
공정 (g)
금속박막층 (10) 상에 범프를 메우도록 폴리이미드전구체층 (8) 을 형성한다 (도 1g).
폴리이미드전구체층 (8) 은 폴리아미드산 등을 통상적인 방법에 의해 성막 (成膜) 함으로써 형성할 수 있다. 이미드화조건도 사용하는 폴리이미드전구체의 종류 등에 따라 결정할 수 있다.
공정 (h)
폴리이미드전구체층 (8) 을 에칭백하고 이미드화하여 소정 두께 (t3) 의 절연층 (9) 을 형성한다. 이로 인해 도 1h 에 나타내는 범프가 부착된 배선회로기판을 얻을 수 있다.
이어서, 배선회로상에 범프가 형성된 범프가 부착된 배선회로기판의 제조방법에 있어서, 배선회로의 형성전에 범프가 형성되는 제조방법 (공정 (aa) 내지 (hh)) 에 대해 도 2 를 참조하면서 매 공정마다 설명한다. 또한, 도 2 에서 부호로 나타낸 구성요소는 도 1 과 동일 부호의 구성요소에 대응하고 있다.
공정 (aa)
우선, 배선회로 (1) (도면 중, 점선참조) 의 두께 (t1) 와 배선회로 (1) 에 형성되는 범프 (2) (도면 중, 점선참조) 의 높이 (t2) 를 합산한 두께를 갖는 금속박 (3) 의 배선회로형성면 (3b) 에 보호필름 (4) 을 적층하고, 금속박 (3) 의 범프 형성면 (3a) 에 범프형성용 에칭마스크 (7) 를 형성한다 (도 2a).
공정 (bb)
범프형성용 에칭마스크 (7) 측으로부터 금속박 (3) 을 하프에칭하여 소정 높이 (t2) 의 범프 (2) 를 형성한다 (도 2b).
공정 (cc)
범프형성용 에칭마스크 (7) 를 통상적인 방법에 의해 제거한 후, 금속박 (3) 과 상이한 금속으로 이루어진 금속박막층 (10) 을 형성한다 (도 2c).
공정 (dd)
금속박막층 (10) 상에 범프 (2) 를 메우도록 폴리이미드전구체층 (8) 을 형성한다 (도 2d).
공정 (ee)
폴리이미드전구체층 (8) 을 에칭하고, 이미드화하여 소정 두께 (t3) 의 절연층 (9) 을 형성한다 (도 2e).
공정 (ff)
금속박 (3) 의 배선회로형성면 (3b) 에 형성된 보호필름 (4) 을 통상적인 방법에 의해 제거한 후, 배선회로형성면 (3b) 에 배선회로형성용 에칭마스크 (5) 를 형성한다 (도 2f).
공정 (gg)
배선회로형성용 에칭마스크 (5) 측으로부터 금속박 (3) 을 하프에칭하여 소정 두께 (t1) 의 배선회로 (1) 를 형성한다 (도 2g).
또한, 하프에칭에 앞서 범프 (2) 을 보호필름으로 덮어도 된다 (도시생략).
공정 (hh)
배선회로형성용 에칭마스크 (5) 를 통상적인 방법에 의해 제거한 후 (도 2h), 배선회로 (1) 에 커버코팅층 (6) 을 형성한다. 이로 인해 도 2i 에 나타낸 범프가 부착된 배선회로기판을 얻을 수 있다. 이 때, 커버코팅층 (6) 으로부터 배선회로 (1) 로 액세스가능하게 하는 접속구 (11) 를 형성하는 것이 바람직하다.
또한, 배선회로형성용 에칭마스크 (5) 제거시, 범프 (2) 가 보호필름으로 덮여져 있는 경우에는, 보호필름도 동시에 제거해도 된다.
이상 본 발명의 제조방법에서 얻어지는 범프가 부착된 배선회로기판은 도 1h 및 도 2i 에서 나타내는 바와 같이, 배선회로 (1) 의 일면에 커버코팅층 (6) 이 형성되고, 타면에는 절연층 (9) 이 형성되고, 배선회로 (1) 와 도통하고 있는 범프 (2) 가 절연층 (9) 으로부터 돌출하도록 형성되어 있지만, 배선회로 (1) 와 범프 (2) 가 하나의 금속박으로 일체적으로 형성되어 있고, 또한 배선회로 (1) 의 범프형성면과 절연층 (9) 사이에 금속박과 상이한 금속으로 이루어진 금속박막층 (10) 이 형성되어 있다. 이 금속박막층 (10) 은 절연층 (9) 이 폴리이미드전구체층을 이미드화한 폴리이미드막인 경우에는 금속박보다도 폴리이미드전구체층에 대해 높은 접착력을 나타내는 재료로 형성하는 것이 바람직하다. 예컨대, 금속박이 구리박인 경우에는 Ni, Zn, Sn 또는 Ni-Co 의 박막으로 형성한다. 이와 같은 구성으로 함으로써 폴리이미드전구체층과 금속박 사이의 접착성을 높일 수 있고, 따라서 약품처리시 (예컨대, 폴리이미드전구체층의 에칭백처리 등), 금속박과 폴리이미드전구체층 또는 그것을 이미드화한 절연층 (9) 사이에서 박리현상이 발생하는 것을 방지할 수 있다.
또, 이 범프가 부착된 배선회로기판은 커버코팅층 (6) 에 커버코팅측 (6) 으로부터 배선회로 (1) 로 액세스가능하게 하기 위한 접속구 (11) 를 갖기 때문에 양면 액세스기판이 되어 전자소자의 실장밀도 향상에 기여할 수 있다.
본 발명에 의하면, 범프강도가 안정하여 안정된 범프접속이 가능하며 또한 도금의 전처리와 같은 번잡한 조작이 불필요한 범프가 부착된 배선회로기판을 제공할 수 있다. 특히, 집적회로에서의 범프접속을 초음파에 의해 일괄적으로 안정적으로 접속할 수 있다.

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 배선회로상에 범프가 형성된 범프가 부착된 배선회로기판의 제조방법에 있어서,
    (a) 상기 배선회로의 두께와 상기 배선회로에 형성되는 상기 범프의 높이를 합산한 두께를 갖는 금속박의 범프형성면에 보호필름을 적층하고, 상기 금속박의 배선회로형성면에 배선회로형성용 에칭마스크를 형성하는 공정;
    (b) 상기 배선회로형성용 에칭마스크측으로부터 상기 금속박을 하프에칭하여 소정 두께의 상기 배선회로를 형성하는 공정;
    (c) 상기 배선회로형성용 에칭마스크를 제거한 후, 상기 배선회로에 커버코팅층을 형성하는 공정;
    (d) 상기 금속박의 상기 범프형성면에 형성된 상기 보호필름을 제거한 후, 상기 범프형성면에 범프형성용 에칭마스크를 형성하는 공정;
    (e) 상기 범프형성용 에칭마스크측으로부터 상기 금속박을 하프에칭하여, 소정 높이의 범프를 형성하는 공정;
    (f) 상기 범프형성용 에칭마스크를 제거한 후, 상기 금속박과 상이한 금속으로 이루어진 금속박막층을 형성하는 공정;
    (g) 상기 금속박막층상에 상기 범프를 메우도록 폴리이미드전구체층을 형성하는 공정; 및
    (h) 폴리이미드전구체층을 에칭백하고 이미드화하여, 소정 두께의 절연층을 형성하는 공정
    을 포함하여 이루어지는 것을 특징으로 하는 제조방법.
  10. 제 9 항에 있어서,
    상기 공정 (f) 으로 형성되는 상기 금속박막층이 상기 금속박보다도 폴리이미드전구체층에 대해 높은 접착력을 나타내는 것을 특징으로 하는 제조방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 금속박이 구리박이며, 상기 금속박막층이 Ni, Zn, Sn 또는 Ni-Co 합금의 박막인 것을 특징으로 하는 제조방법.
  12. 제 11 항에 있어서,
    상기 금속박막층의 층두께가 0.01 내지 4 ㎛ 인 것을 특징으로 하는 제조방법.
  13. 제 11 항에 있어서,
    상기 금속박막층이 Zn 또는 Sn 의 박막인 경우에, 상기 금속박막층의 막두께가 0.1 내지 0.5 ㎛ 인 것을 특징으로 하는 제조방법.
  14. 제 11 항에 있어서,
    상기 금속박막층이 Ni-Co 합금의 박막인 경우에, 상기 금속박막층의 막두께가 0.1 내지 4 ㎛ 인 것을 특징으로 하는 제조방법.
  15. 제 11 항에 있어서,
    상기 금속박막층이 Ni 의 박막인 경우에, 상기 금속박막층의 막두께가 0.01 내지 1 ㎛ 인 것을 특징으로 하는 제조방법.
  16. 배선회로상에 범프가 형성된 범프가 부착된 배선회로기판의 제조방법에 있어서,
    (aa) 상기 배선회로의 두께와 상기 배선회로에 형성되는 상기 범프의 높이를 합산한 두께를 갖는 금속박의 배선회로형성면에 보호필름을 적층하고, 상기 금속박의 범프형성면에 범프형성용 에칭마스크를 형성하는 공정;
    (bb) 상기 범프형성용 에칭마스크측으로부터 상기 금속박을 하프에칭하여 소정 높이의 범프를 형성하는 공정;
    (cc) 상기 범프형성용 에칭마스크를 제거한 후, 상기 금속박과 상이한 금속으로 이루어진 금속박막층을 형성하는 공정;
    (dd) 상기 금속박막층상에 상기 범프를 메우도록 폴리이미드전구체층을 형성하는 공정;
    (ee) 상기 폴리이미드전구체층을 에칭하고 이미드화하여, 소정 두께의 절연층을 형성하는 공정;
    (ff) 상기 금속박의 상기 배선회로형성면에 형성된 상기 보호필름을 제거한 후, 상기 배선회로형성면에 배선회로형성용 에칭마스크를 형성하는 공정;
    (gg) 상기 배선회로형성용 에칭마스크측으로부터 상기 금속박을 하프에칭하여 소정 두께의 배선회로를 형성하는 공정; 및
    (hh) 상기 배선회로형성용 에칭마스크를 제거한 후, 상기 배선회로에 커버코팅층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 제조방법.
  17. 제 16 항에 있어서,
    상기 공정 (cc) 으로 형성되는 상기 금속박막층은 상기 금속박보다도 상기 폴리이미드전구체층에 대해 높은 접착력을 나타내는 것을 특징으로 하는 제조방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 금속박이 구리박이며, 상기 금속박막층이 Ni, Zn, Sn 또는 Ni-Co 합금의 박막인 것을 특징으로 하는 제조방법.
  19. 제 18 항에 있어서,
    상기 금속박막층의 층두께가 0.01 내지 4 ㎛ 인 것을 특징으로 하는 제조방법.
  20. 제 18 항에 있어서,
    상기 금속박막층이 Zn 또는 Sn 의 박막인 경우에, 상기 금속박막층의 층두께가 0.1 내지 0.5 ㎛ 인 것을 특징으로 하는 제조방법.
  21. 제 18 항에 있어서,
    상기 금속박막층이 Ni-Co 합금의 박막인 경우에, 상기 금속박막층의 막두께가 0.1 내지 4 ㎛ 인 것을 특징으로 하는 제조방법.
  22. 제 18 항에 있어서,
    상기 금속박막층이 Ni 의 박막인 경우에, 상기 금속박막층의 막두께가 0.01 내지 1 ㎛ 인 것을 특징으로 하는 제조방법.
KR1020010041438A 2000-07-11 2001-07-11 범프가 부착된 배선회로기판 및 그 제조방법 KR100771030B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000210482A JP3760731B2 (ja) 2000-07-11 2000-07-11 バンプ付き配線回路基板及びその製造方法
JPJP-P-2000-00210482 2000-07-11

Publications (2)

Publication Number Publication Date
KR20020006462A KR20020006462A (ko) 2002-01-19
KR100771030B1 true KR100771030B1 (ko) 2007-10-29

Family

ID=18706745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010041438A KR100771030B1 (ko) 2000-07-11 2001-07-11 범프가 부착된 배선회로기판 및 그 제조방법

Country Status (5)

Country Link
US (3) US6518510B2 (ko)
JP (1) JP3760731B2 (ko)
KR (1) KR100771030B1 (ko)
CN (1) CN1185913C (ko)
TW (1) TW511431B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法
CN1326432C (zh) * 2002-12-23 2007-07-11 矽统科技股份有限公司 无焊垫设计的高密度电路板及其制造方法
JP4746852B2 (ja) * 2004-06-30 2011-08-10 ソニーケミカル&インフォメーションデバイス株式会社 伝送ケーブルの製造方法
NZ538885A (en) * 2005-03-15 2006-10-27 Actronic Ltd Weighing device for excavator payloads
US7910446B2 (en) 2007-07-16 2011-03-22 Applied Materials, Inc. Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
US7968446B2 (en) * 2008-10-06 2011-06-28 Wan-Ling Yu Metallic bump structure without under bump metallurgy and manufacturing method thereof
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8287648B2 (en) * 2009-02-09 2012-10-16 Asm America, Inc. Method and apparatus for minimizing contamination in semiconductor processing chamber
WO2010098485A1 (ja) * 2009-02-28 2010-09-02 ソニーケミカル&インフォメーションデバイス株式会社 配線基板
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
CN101804170B (zh) * 2010-04-09 2012-06-20 铜陵市维新投资咨询有限公司 一种治疗高血糖的中药组合物及其制备方法
CN101841973B (zh) * 2010-05-12 2012-07-04 珠海市荣盈电子科技有限公司 基于金属基制作高导热性电路板的方法及电路板
CN102404942A (zh) * 2010-09-08 2012-04-04 田先平 一种制造厚铜箔pcb的方法
KR101865123B1 (ko) * 2011-10-31 2018-07-13 해성디에스 주식회사 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
CN103632979B (zh) * 2012-08-27 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
CN103501580B (zh) * 2013-10-09 2016-04-27 北京科技大学 一种表面处理铜箔及其制备方法
US10096639B2 (en) 2016-10-10 2018-10-09 Sensors Unlimited, Inc. Bump structures for interconnecting focal plane arrays
CN113494863A (zh) * 2020-04-03 2021-10-12 得意精密电子(苏州)有限公司 均温板及均温板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282761A (ja) * 1988-05-07 1989-11-14 Sharp Corp 光磁気記録装置のデータ記録方法
JP2000082761A (ja) * 1998-07-03 2000-03-21 Sumitomo Metal Mining Co Ltd バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
JP2000165037A (ja) * 1998-11-30 2000-06-16 Mitsui Mining & Smelting Co Ltd 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
KR20010051541A (ko) * 1999-11-10 2001-06-25 구리다 히데유키 범프 부착 배선회로기판의 제조방법 및 범프 형성방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534415A (en) 1978-09-01 1980-03-11 Sumitomo Bakelite Co Method of manufacturing printed circuit board
JPS5718357A (en) 1980-07-09 1982-01-30 Nec Corp Semiconductor device
JPS5797970U (ko) * 1980-12-08 1982-06-16
US4774127A (en) * 1987-06-15 1988-09-27 Tektronix, Inc. Fabrication of a multilayer conductive pattern on a dielectric substrate
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
US4931144A (en) * 1987-07-31 1990-06-05 Texas Instruments Incorporated Self-aligned nonnested sloped via
US5252988A (en) * 1989-12-15 1993-10-12 Sharp Kabushiki Kaisha Thermal head for thermal recording machine
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法
KR930000782Y1 (ko) * 1990-11-29 1993-02-25 주식회사 금성사 미스랜딩 보정유니트를 가진 칼라수상관
KR940000143B1 (ko) * 1991-06-25 1994-01-07 재단법인 한국전자통신연구소 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
JPH05183266A (ja) 1991-12-27 1993-07-23 Matsushita Electric Ind Co Ltd 電子回路用金属化フィルムの製造方法
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH10256736A (ja) 1997-03-17 1998-09-25 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP3061767B2 (ja) 1997-07-29 2000-07-10 新藤電子工業株式会社 テープキャリアとその製造方法
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
KR100690917B1 (ko) * 1998-02-10 2007-03-08 니폰샤신인사츠가부시키가이샤 반도체 모듈용 기체시트의 제조방법
US6046659A (en) * 1998-05-15 2000-04-04 Hughes Electronics Corporation Design and fabrication of broadband surface-micromachined micro-electro-mechanical switches for microwave and millimeter-wave applications
US6232042B1 (en) * 1998-07-07 2001-05-15 Motorola, Inc. Method for manufacturing an integral thin-film metal resistor
US6468665B1 (en) * 1998-12-16 2002-10-22 Sumitomo Chemical Company, Limited Process for melt-bonding molded article of liquid crystalline polyester with metal
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282761A (ja) * 1988-05-07 1989-11-14 Sharp Corp 光磁気記録装置のデータ記録方法
JP2000082761A (ja) * 1998-07-03 2000-03-21 Sumitomo Metal Mining Co Ltd バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
JP2000165037A (ja) * 1998-11-30 2000-06-16 Mitsui Mining & Smelting Co Ltd 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
KR20010051541A (ko) * 1999-11-10 2001-06-25 구리다 히데유키 범프 부착 배선회로기판의 제조방법 및 범프 형성방법

Also Published As

Publication number Publication date
US7520053B2 (en) 2009-04-21
CN1335740A (zh) 2002-02-13
US6518510B2 (en) 2003-02-11
US7020961B2 (en) 2006-04-04
CN1185913C (zh) 2005-01-19
JP2002026489A (ja) 2002-01-25
US20020005292A1 (en) 2002-01-17
US20030034173A1 (en) 2003-02-20
JP3760731B2 (ja) 2006-03-29
KR20020006462A (ko) 2002-01-19
US20060070978A1 (en) 2006-04-06
TW511431B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
KR100771030B1 (ko) 범프가 부착된 배선회로기판 및 그 제조방법
US7198989B2 (en) Method of producing a COF flexible printed wiring board
US7935891B2 (en) Wiring board manufacturing method
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
KR100776558B1 (ko) 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
KR100934107B1 (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
US20080160334A1 (en) Circuit substrate and surface treatment process thereof
JP3941463B2 (ja) 多層プリント配線板の製造方法
JPH0563340A (ja) 機能素子を有する配線板の製造法
KR100907721B1 (ko) 회로 기판 및 이의 제조 방법
KR100332886B1 (ko) 반도체칩 실장용 플랙스형 인쇄회로기판 제조방법
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JP4359990B2 (ja) フィルムキャリアの製造方法
CN117677045A (zh) 电路板的制备方法及电路板
JPH04199650A (ja) 半導体装着用回路基板
JPH06314724A (ja) 半導体素子搭載用両面配線基板,及びそれを用いた半導 体装置
JPH0730233A (ja) プリント配線板の製造方法
JPH06252214A (ja) フィルムキャリアの製造方法
JPH0621258A (ja) 半導体装置用パッケージの製造方法
JPH10303328A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee