CN1185913C - 带有凸块的布线电路板及其制造方法 - Google Patents

带有凸块的布线电路板及其制造方法 Download PDF

Info

Publication number
CN1185913C
CN1185913C CNB011231599A CN01123159A CN1185913C CN 1185913 C CN1185913 C CN 1185913C CN B011231599 A CNB011231599 A CN B011231599A CN 01123159 A CN01123159 A CN 01123159A CN 1185913 C CN1185913 C CN 1185913C
Authority
CN
China
Prior art keywords
projection
wired circuit
thickness
metal forming
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011231599A
Other languages
English (en)
Other versions
CN1335740A (zh
Inventor
金田丰
内藤启一
岸本聪一郎
筱原敏浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Sony Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Publication of CN1335740A publication Critical patent/CN1335740A/zh
Application granted granted Critical
Publication of CN1185913C publication Critical patent/CN1185913C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的之一是生产出一种带有凸块的布线电路板，并且该布线电路板具有稳定的凸块连接，不需要麻烦的操作如电镀预处理。在金属箔(3)的要形成凸块的面(3a)上先形成凸块生成蚀刻掩模(7)，金属箔(3)的厚度(t1+t2)等于布线电路(1)的厚度(t1)和在所述布线电路(1)上要形成的金属凸块(2)的高度(t2)之和，从有凸块生成蚀刻掩模(7)的一面对金属箔(3)进行局部蚀刻，直至深度相当于金属凸块的预定高度值(t2)的地方，从而形成了所述凸块(2)，由与金属箔(3)不同的金属制成的金属薄层(10)在金属箔(3)的形成凸块(2)的面上形成，从而提供了一种带有凸块的布线电路板，并且该布线电路板具有稳定的凸块连接，不需要麻烦的操作如电镀预处理。

Description

带有凸块的布线电路板及其制造方法
技术领域
本发明涉及一种带有高度均一的凸块的布线电路板及其生产方法。
背景技术
在布线电路板与半导体元件或液晶显示元件的连接中，或者在多层布线板间进行层间连接中通常采用微凸块(比如说直径为50微米，高度为30微米)连接方式。
图3A到图3E举例说明了一种形成这种尺寸凸块的典型方法。
如图3A所示，首先，通过在聚酰亚胺膜31上粘贴铜箔32制备出双层柔性板33，然后在铜箔32上光刻出布线电路34图案(图3B)。
接下来，利用传统方式在布线电路34(图3C)上形成表面涂层35。举个例子说，可以在布线电路34上形成聚酰胺酸层图案，然后经光刻从而形成亚氨化的表面涂层35。另外一种方式是采用印刷方式在布线电路34上形成抗墨层。
然后，利用激光在对应于布线电路34(图3D)的聚酰亚胺膜31的相应位置进行照射形成凸块孔36，跟着按照需要在表面涂层35上涂覆一层保护膜(未示出)，然后，在外露的布线电路34上自凸块孔36的底部向上形成金属凸块37(图3E)。
不过，在利用激光照射形成凸块孔36时，由于粘附在凸块孔36底部的粘附物数量不一致，布线电路34外露的面积也不一致，这就造成了金属凸块37高度的相当大程度的不一致性，这也导致了很难得到稳定的凸块连接。尤其是在利用超声连接技术将所有的半导体元件一次性地连接在布线电路上显得特别困难。同时，为了提高布线电路34和其上的金属凸块37之间的粘结强度，电镀预处理就显得特别重要。
发明内容
本发明意欲解决上述现有技术所遇到的问题，因此本发明的目的之一是提供一种带有凸块的布线电路板的生产方法，并且该电路板的凸块连接稳定可靠，不需要一些麻烦的工作如电镀预处理。
本发明人发现，用不着电镀预处理之类的烦人工作，而通过将金属箔局部蚀刻至深度相当于所述金属凸块高度就可以制作出高度均一的凸块，从而诞生了上述发明，其中，所述金属箔的厚度等于布线电路层的厚度和金属凸块高度之和，并且如果在该金属箔形成所述金属凸块的一面再形成由与该金属箔金属种类不一样的金属薄层，则该金属箔的形成所述金属凸块的一面和其上的绝缘层之间的附着力就会得到提高，该布线电路板的化学抵抗性也得到改善，金属箔也不会出现凸块所在面和其上的绝缘层的脱离，从而就可以获得稳定的凸块连接。
具体地说，本发明是一种带有凸块的布线电路板，在该布线电路板中，布线电路的一面形成表面涂层，另一面形成绝缘层，与布线电路导电相连的凸块自该绝缘层突出而形成，其中，所述布线电路和所述凸块由单独一片金属箔成一体地形成，而在所述绝缘层和所述布线电路形成有凸块的表面之间形成与所述金属箔金属种类不同的金属薄层，所述表面涂层留有一个连接空处，以便能直接从所述表面涂层一面接触到所述布线电路。
此处，当该绝缘层为将聚酰亚胺前体层亚氨化而成的聚酰亚胺膜时，该金属薄层和该聚酰亚胺前体层之间的粘合力最好大于和金属箔之间的粘合力。此处金属箔和金属薄层结合的比较适宜的例子包括铜箔，与铜箔结合的金属薄层为镍，或锌，或锡，或者镍钴合金。在这种带有凸块的布线电路板中，最好是让所述表面涂层留有一个连接空处，以便可从该涂层面直接接触到所述布线电路。
本发明也是布线电路上形成有凸块的布线电路板的一种生产方法，该方法包括以下步骤：
(a)在金属箔形成有凸块的面上层叠保护膜并在金属箔上形成布线电路的面上形成布线电路生成蚀刻掩模，其中，所述金属箔的厚度等于布线电路层的厚度和在该布线电路上形成的金属凸块高度之和；
(b)从有布线电路生成蚀刻掩模的一面对该金属箔进行局部蚀刻，从而形成预定厚度的布线电路；
(c)去除布线电路生成蚀刻掩模，然后在该布线电路上形成表面涂层，其中布线层从表面涂层中露出；
(d)去除金属箔形成有凸块的面上的保护膜，然后在此面上形成凸块生成蚀刻掩模；
(e)从有所述凸块生成蚀刻掩模的一面对该金属箔进行局部蚀刻，从而形成预定高度的凸块；
(f)去除所述凸块生成蚀刻掩模，然后形成金属种类与所述金属箔不同的金属薄层；
(g)在所述金属薄层上形成聚酰亚胺前体层并将凸块埋住；以及
(h)对所述聚酰亚胺前体层进行深蚀刻，并通过将其亚氨化而形成预定厚度的绝缘层，其中凸块从绝缘层中露出。
利用这种方法，在形成凸块之前，先形成了布线电路。
另外，本发明为布线电路上形成有凸块的布线电路板的另外一种生产方法，该方法包括以下步骤：
(aa)在金属箔形成布线电路的面上层叠保护膜并在金属箔上形成凸块的面上形成凸块生成蚀刻掩模，其中，所述金属箔的厚度等于布线电路层的厚度和在该布线电路上形成的金属凸块高度之和；
(bb)从有所述凸块生成蚀刻掩模的一面对该金属箔进行局部蚀刻，从而形成预定高度的凸块；
(cc)去除所述凸块生成蚀刻掩模，然后形成金属种类与所述金属箔不同的金属薄层；
(dd)在所述金属薄层上形成聚酰亚胺前体层并将凸块埋住；
(ee)对所述聚酰亚胺前体层进行深蚀刻，并通过将其亚氨化而形成预定厚度的绝缘层，其中凸块从绝缘层中露出；
(ff)去除金属箔形成布线电路的面上的保护膜，然后在此面上形成布线电路生成蚀刻掩模；
(gg)从有所述布线电路生成蚀刻掩模的一面对该金属箔进行局部蚀刻，从而形成预定厚度的布线电路；
(hh)去除所述布线电路生成蚀刻掩模，然后在该布线电路上形成表面涂层，其中布线层从表面涂层中露出。
采用这种方法，凸块在布线电路之前形成。
附图说明
图1A到图1H为说明根据本发明的带有凸块的布线电路板的生产方法的步骤的简图；
图2A到2I为说明根据本发明的带有凸块的布线电路板的另一种生产方法的步骤的简图；
图3A到图3E为说明带有凸块的布线电路板的传统的生产方法的步骤的简图；
具体实施方式
以下将参考附图，对根据本发明的生产带有凸块的布线电路板的不同步骤予以详细说明。
首先，参考图1A到图1H，逐步地说明布线电路于凸块之前形成(步骤(a)到步骤(b))的布线电路上形成有凸块的布线电路板的生产方法。
步骤(a)
首先，在金属箔3形成凸块的面3a上层叠保护膜4并在金属箔上形成布线电路的面3b上形成布线电路生成蚀刻掩模5，其中，所述金属箔3的厚度等于布线电路1的厚度t1(见图中的虚线)和将在该布线电路上形成的金属凸块2高度t2(见图中的虚线)之和(图1A)。
布线电路1的厚度t1和凸块2的高度t2根据布线电路板的用途进行最优选择。比如说，如果该布线电路板用作半导体元件的安装板，那么布线电路1的厚度t1可设为20微米，凸块2的高度t2可设为30微米，凸块2的直径可设为50微米。
布线电路板的导体层使用的任何材料都可用作金属箔3，但以使用铜箔为优选。
布线电路生成蚀刻掩模5可由抗墨物质在金属箔3的形成布线电路的面3b上经丝网印刷形成。另外一种方式是根据传统的方法采用曝光和显影让感光树脂层或干膜在该面上形成图案。
步骤(b)
然后，从有布线电路生成蚀刻掩模5的一面对该金属箔进行局部蚀刻，从而形成通常厚度t1的布线电路1(图1B)。
局部蚀刻的条件(如温度、蚀刻液成分)可根据金属箔3的材料类型、蚀刻厚度等予以适当地选择。
步骤(c)
采用普通方法去除布线电路生成蚀刻掩模5，然后在布线电路1上形成表面涂层6(图1C)。
表面涂层6可由涂层材料经丝网印刷形成。另外一种方式是根据传统的方法在该面上涂覆感光树脂层或干膜并采用曝光和显影让其形成图案。另外，由聚酰亚胺前体如聚酰胺酸组成的涂层可采用传统的方法涂覆、形成图案和亚氨化，从而形成表面涂层6。
在涂覆表面涂层6时，最好留出一个连接空处11，以便可从表面涂层6这一面直接接触到布线电路1。
步骤(d)
采用传统的方法去除涂覆在金属箔3将形成凸块的面3a上的保护膜，然后在凸块形成面3a上形成凸块生成蚀刻掩模7(图1D)。
凸块生成蚀刻掩模7可由抗墨物质在金属箔3的形成凸块的面3a上经丝网印刷形成。另外一种方式是根据传统的方法在该面上涂覆感光树脂层或干膜并采用曝光和显影让其形成图案。
步骤(e)
从有凸块生成蚀刻掩模7的一面对该金属箔3进行局部蚀刻，从而形成预定高度t2的凸块2(图1E)。
局部蚀刻的条件(如温度、蚀刻液成分)可根据金属箔3的材料类型、蚀刻厚度等予以适当地选择。
在局部蚀刻前，可在表面涂层6上覆盖一层保护膜(未示出)。
步骤(f)
采用传统的方法去除凸块生成蚀刻掩模7，然后形成金属种类与金属箔3不同的金属薄层10(图1F)。
金属薄层10最好由与聚酰亚胺前体层8(下面予以讨论)粘合力高的金属材料制成。这会在聚酰亚胺前体层8和金属箔3之间提供更好的粘合性，从而在接下来的化学处理(如在步骤(g)中对聚酰亚胺前体层8的深度蚀刻)中，金属箔3和聚酰亚胺前体层8或者金属箔3和通过对聚酰亚胺前体层8亚氨化而成的绝缘层9(见步骤(h))不会脱离。
当金属箔3为普通的铜箔时，金属薄层10的比较适宜的实例包括由镍，或锌，或锡，或者镍钴合金制成的金属薄膜。这些薄膜可通过无电电镀、电解电镀、或真空气相沉淀或其他诸如此类的方法制成。
如果金属薄层10太薄，绝缘层9和布线电路1之间的粘合力就不能得到很大的提高，但如果太厚，其所得效果又不与增加的厚度相对应，因此，比较合适的范围是0.01到4微米。尤其是，当金属薄层10是由锌或锡制成时，其优选厚度为0.1到0.5微米；当金属薄层10是由镍钴合金制成时，其优选厚度为0.1到4微米；当金属薄层10是由镍制成时，其优选厚度为0.01到1微米。
在去除凸块生成蚀刻掩模7时，如果表面涂层6上覆盖有保护膜时，此保护膜要同时去除。
步骤(g)
在金属薄层10上形成聚酰亚胺前体层8并埋住凸块(图1G)。
聚酰亚胺前体层8可由聚酰胺酸等经普通的生产工艺形成。亚氨化的条件可根据聚酰亚胺前体类型等来确定。
步骤(h)
聚酰亚胺前体层8经深度蚀刻及亚氨化形成预定厚度t3的绝缘层9。从而就生产出了如图1H所示的带有凸块的布线电路板。
接下来，参考图2A到图2I，逐步地说明布线电路上形成带有凸块的布线电路板的生产方法。其中，凸块于布线电路形成之前形成(步骤(aa)到步骤(hh))。图2A到图2I的结构单元与图1A到图1H中以相同数字标明的结构单元一致。
步骤(aa)
首先，在金属箔3形成布线电路的面3b上层叠保护膜4并在金属箔3上形成t凸块的面3a上形成凸块生成蚀刻掩模7，其中，所述金属箔3的厚度等于布线电路1的厚度t1(见图中的虚线)和将在该布线电路上形成的金属凸块2的高度t2(见图中的虚线)之和(图2A)。
步骤(bb)
从有凸块生成蚀刻掩模7的一面对该金属箔3进行局部蚀刻，从而形成预定高度t2的凸块2(图2B)。
步骤(cc)
采用传统的方法去除凸块生成蚀刻掩模7，然后形成金属种类与金属箔3不同的金属薄层10(图2C)。
步骤(dd)
在金属薄层10上形成聚酰亚胺前体层8并埋住凸块(图2D)。
步骤(ee)
聚酰亚胺前体层8经深度蚀刻及亚氨化形成预定厚度t3的绝缘层9(图2E)。
步骤(ff)
采用普通的方法去除涂覆在金属箔3将形成布线电路的面3b上的保护膜4，然后在布线电路形成面3b上形成布线电路生成蚀刻掩模5(图2F)。
步骤(gg)
从有布线电路生成蚀刻掩模5的一面对该金属箔3进行局部蚀刻，从而形成预定厚度t1的布线电路1(图2G)。
在此局部蚀刻之前，凸块2可被覆盖上一层保护膜(未示出)。
步骤(hh)
采用预定的方法将布线电路生成蚀刻掩模5去除(图2H)，然后，在布线电路1上覆盖一层表面涂层6。从而就生产出了如图2I所示的带有凸块的布线电路板。此时最好留出一个连接空处11，以便可从表面涂层6的这一面直接接触到布线电路1。
在去除布线电路生成蚀刻掩模5时，如果凸块2上覆盖有保护膜，该保护膜要同时被去除。
如图1H和图2I所示，在利用上述根据本发明的生产方法生产出的带有凸块的布线电路板中，布线电路1的一面形成表面涂层6，另一面形成绝缘层9，与布线电路1导电相连的凸块2自该绝缘层9突出而形成，其中，所述布线电路1和所述凸块2由单独一片金属箔一体形成，而在所述绝缘层9和所述布线电路1形成有凸块2的一面之间形成有和所述金属箔金属种类不同的金属薄层10。当该绝缘层9为将聚酰亚胺前体层亚氨化而成的聚酰亚胺膜时，该金属薄层10最好由与聚酰亚胺前体层的粘合力大于与金属箔的粘合力的材料制成。比如说，当该金属箔为铜箔时，该金属薄层10可由镍，或锌，或锡，或者镍钴合金制成。这会在聚酰亚胺前体层和金属箔之间提供更好的粘合性，从而在化学处理(如对聚酰亚胺前体层的深度蚀刻)中，金属箔和聚酰亚胺前体层或者金属箔和通过对聚酰亚胺前体层亚氨化而成的绝缘层9不会脱离。
另外，由于此带有凸块的布线电路板的表面涂层6设有连接空处11，该连接空处11使得可从表面涂层6这面直接接触到布线电路1，这样从板的两面都可接触该板，这就提高了电子元件的安装密度。
本发明提供了一种带有凸块的布线电路板，在该布线电路板中，凸块强度稳定，凸块连接可靠，且不需要麻烦的操作如电镀预处理。尤其是，集成电路的凸块连接可通过超声技术一次性地稳定地生产出来。
2000年7月11日提出申请的日本公开特许公报2000-210482号中公开的说明书、权利要求书、发明概要、和附图中的内容本文加以参考引用。

Claims (21)

1.一种带有凸块的布线电路板，在所述布线电路板中，布线电路的一面具有表面涂层，另一面具有绝缘层，与所述布线电路导电相连的凸块自所述绝缘层突出，其中，所述布线电路和所述凸块由单独一片金属箔成一体地形成，而在所述绝缘层和所述布线电路形成所述凸块的表面之间设有和所述金属箔金属种类不同的金属薄层，所述表面涂层留有一个连接空处，以便能直接从所述表面涂层一面接触到所述布线电路。
2.根据权利要求1所述的带有凸块的布线电路板，其特征在于，所述绝缘层为将聚酰亚胺前体层进行亚氨化而形成的聚酰亚胺膜，所述金属薄层与所述聚酰亚胺前体层的粘合力大于与所述金属箔的粘合力。
3.根据权利要求1或2所述的带有凸块的布线电路板，其特征在于，所述金属箔为铜箔，所述金属薄层由镍，或锌，或锡，或者镍钴合金制成。
4.根据权利要求3所述的带有凸块的布线电路板，其特征在于，所述金属薄层的厚度为0.01到4微米。
5.根据权利要求3所述的带有凸块的布线电路板，其特征在于，当所述金属薄层为由锌或锡制成的薄膜时，其厚度为0.1到0.5微米。
6.根据权利要求3所述的带有凸块的布线电路板，其特征在于，当所述金属薄层为由镍钴合金制成的薄膜时，其厚度为0.1到4微米。
7.根据权利要求3所述的带有凸块的布线电路板，其特征在于，当所述金属薄层为由镍制成的薄膜时，其厚度为0.01到1微米。
8.带有凸块的布线电路板的一种生产方法，其中，所述凸块在布线电路上形成，所述方法包括如下步骤：
(a)在一金属箔形成所述凸块的面上层叠保护膜并在所述金属箔上形成所述布线电路的面上形成布线电路生成蚀刻掩模，其中，所述金属箔的厚度等于布线电路层的厚度和在所述布线电路上形成的所述金属凸块高度之和；
(b)从有所述布线电路生成蚀刻掩模的一面对所述金属箔进行局部蚀刻，从而形成预定厚度的布线电路；
(c)移去所述布线电路生成蚀刻掩模，然后在所述布线电路上形成表面涂层，其中布线层从表面涂层中露出；
(d)移去所述金属箔上形成所述凸块的面上的所述保护膜，然后在此面上形成凸块生成蚀刻掩模；
(e)从有所述凸块生成蚀刻掩模的一面对所述金属箔进行局部蚀刻，从而形成预定高度的凸块；
(f)移去所述凸块生成蚀刻掩模，然后形成金属种类与所述金属箔不同的金属薄层；
(g)在所述金属薄层上形成聚酰亚胺前体层并将所述凸块埋住；以及
(h)对所述聚酰亚胺前体层进行深蚀刻，并通过将其亚氨化而形成预定厚度的绝缘层，其中凸块从绝缘层中露出。
9.根据权利要求8所述的生产方法，其特征在于，在步骤(f)中形成的所述金属薄层与所述聚酰亚胺前体层的粘合力大于与所述金属箔的粘合力。
10.根据权利要求8或9所述的生产方法，其特征在于，所述金属箔为铜箔，所述金属薄层由镍，或锌，或锡，或者镍钴合金制成。
11.根据权利要求10所述的生产方法，其特征在于，所述金属薄层的厚度为0.01到4微米。
12.根据权利要求10所述的生产方法，其特征在于，当所述金属薄层为由锌或锡制成的薄膜时，其厚度为0.1到0.5微米。
13.根据权利要求10所述的生产方法，其特征在于，当所述金属薄层为由镍钴合金制成的薄膜时，其厚度为0.1到4微米。
14.根据权利要求10所述的生产方法，其特征在于，当所述金属薄层为由镍制成的薄膜时，其厚度为0.01到1微米。
15.带有凸块的布线电路板的一种生产方法，其中，所述凸块在布线电路上形成，所述方法包括如下步骤：
(aa)在金属箔形成布线电路的面上层叠保护膜并在金属箔上形成凸块的面上形成凸块生成蚀刻掩模，其中，所述金属箔的厚度等于布线电路层的厚度和在所述布线电路上形成的金属凸块高度之和；
(bb)从有所述凸块生成蚀刻掩模的一面对所述金属箔进行局部蚀刻，从而形成预定高度的凸块；
(cc)移去所述凸块生成蚀刻掩模，然后形成金属种类与所述金属箔不同的金属薄层；
(dd)在所述金属薄层上形成聚酰亚胺前体层并将所述凸块埋住；
(ee)对所述聚酰亚胺前体层进行深蚀刻，并通过将其亚氨化而形成预定厚度的绝缘层，其中凸块从绝缘层中露出；
(ff)移去所述金属箔的形成布线电路的面上的保护膜，然后在此面上形成布线电路生成蚀刻掩模；
(gg)从有所述布线电路生成蚀刻掩模的一面对所述金属箔进行局部蚀刻，从而形成预定厚度的布线电路；
(hh)移去所述布线电路生成蚀刻掩模，然后在所述布线电路上形成表面涂层，其中布线层从表面涂层中露出。
16.根据权利要求15所述的生产方法，其特征在于，在步骤(cc)中形成的所述金属薄层与所述聚酰亚胺前体层的粘合力大于与所述金属箔的粘合力。
17.根据权利要求15或16所述的生产方法，其特征在于，所述金属箔为铜箔，所述金属薄层由镍，或锌，或锡，或者镍钴合金制成。
18.根据权利要求17所述的生产方法，其特征在于，所述金属薄层的厚度为0.01到4微米。
19.根据权利要求17所述的生产方法，其特征在于，当所述金属薄层为由锌或锡制成的薄膜时，其厚度为0.1到0.5微米。
20.根据权利要求17所述的生产方法，其特征在于，当所述金属薄层为由镍钴合金制成的薄膜时，其厚度为0.1到4微米。
21.根据权利要求17所述的生产方法，其特征在于，当所述金属薄层为由镍制成的薄膜时，其厚度为0.01到1微米。
CNB011231599A 2000-07-11 2001-07-11 带有凸块的布线电路板及其制造方法 Expired - Fee Related CN1185913C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP210482/2000 2000-07-11
JP2000210482A JP3760731B2 (ja) 2000-07-11 2000-07-11 バンプ付き配線回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN1335740A CN1335740A (zh) 2002-02-13
CN1185913C true CN1185913C (zh) 2005-01-19

Family

ID=18706745

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011231599A Expired - Fee Related CN1185913C (zh) 2000-07-11 2001-07-11 带有凸块的布线电路板及其制造方法

Country Status (5)

Country Link
US (3) US6518510B2 (zh)
JP (1) JP3760731B2 (zh)
KR (1) KR100771030B1 (zh)
CN (1) CN1185913C (zh)
TW (1) TW511431B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101804170B (zh) * 2010-04-09 2012-06-20 铜陵市维新投资咨询有限公司 一种治疗高血糖的中药组合物及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法
CN1326432C (zh) * 2002-12-23 2007-07-11 矽统科技股份有限公司 无焊垫设计的高密度电路板及其制造方法
JP4746852B2 (ja) * 2004-06-30 2011-08-10 ソニーケミカル＆インフォメーションデバイス株式会社 伝送ケーブルの製造方法
NZ538885A (en) * 2005-03-15 2006-10-27 Actronic Ltd Weighing device for excavator payloads
US7910446B2 (en) 2007-07-16 2011-03-22 Applied Materials, Inc. Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
US7968446B2 (en) * 2008-10-06 2011-06-28 Wan-Ling Yu Metallic bump structure without under bump metallurgy and manufacturing method thereof
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8287648B2 (en) * 2009-02-09 2012-10-16 Asm America, Inc. Method and apparatus for minimizing contamination in semiconductor processing chamber
CN102334393B (zh) * 2009-02-28 2013-11-27 索尼化学&信息部件株式会社 布线基板
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
CN101841973B (zh) * 2010-05-12 2012-07-04 珠海市荣盈电子科技有限公司 基于金属基制作高导热性电路板的方法及电路板
CN102404942A (zh) * 2010-09-08 2012-04-04 田先平 一种制造厚铜箔pcb的方法
KR101865123B1 (ko) * 2011-10-31 2018-07-13 해성디에스 주식회사 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
CN103632979B (zh) * 2012-08-27 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
CN103501580B (zh) * 2013-10-09 2016-04-27 北京科技大学 一种表面处理铜箔及其制备方法
US10096639B2 (en) 2016-10-10 2018-10-09 Sensors Unlimited, Inc. Bump structures for interconnecting focal plane arrays
CN113494863A (zh) * 2020-04-03 2021-10-12 得意精密电子(苏州)有限公司 均温板及均温板的制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534415A (en) 1978-09-01 1980-03-11 Sumitomo Bakelite Co Method of manufacturing printed circuit board
JPS5718357A (en) 1980-07-09 1982-01-30 Nec Corp Semiconductor device
JPS5797970U (zh) * 1980-12-08 1982-06-16
US4774127A (en) * 1987-06-15 1988-09-27 Tektronix, Inc. Fabrication of a multilayer conductive pattern on a dielectric substrate
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
US4931144A (en) * 1987-07-31 1990-06-05 Texas Instruments Incorporated Self-aligned nonnested sloped via
JP2698096B2 (ja) * 1988-05-07 1998-01-19 シャープ株式会社 光磁気記録装置のデータ記録方法
US5252988A (en) * 1989-12-15 1993-10-12 Sharp Kabushiki Kaisha Thermal head for thermal recording machine
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ｉｃ搭載用多層回路基板及びその製造法
KR930000782Y1 (ko) * 1990-11-29 1993-02-25 주식회사 금성사 미스랜딩 보정유니트를 가진 칼라수상관
KR940000143B1 (ko) * 1991-06-25 1994-01-07 재단법인 한국전자통신연구소 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
JPH05183266A (ja) 1991-12-27 1993-07-23 Matsushita Electric Ind Co Ltd 電子回路用金属化フィルムの製造方法
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH10256736A (ja) 1997-03-17 1998-09-25 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP3061767B2 (ja) 1997-07-29 2000-07-10 新藤電子工業株式会社 テープキャリアとその製造方法
US6180261B1 (en) * 1997-10-21 2001-01-30 Nitto Denko Corporation Low thermal expansion circuit board and multilayer wiring circuit board
TW456004B (en) * 1998-02-10 2001-09-21 Nissha Printing Substrate sheet for semiconductor module, method and apparatus for manufacturing the same
US6046659A (en) * 1998-05-15 2000-04-04 Hughes Electronics Corporation Design and fabrication of broadband surface-micromachined micro-electro-mechanical switches for microwave and millimeter-wave applications
JP2000082761A (ja) * 1998-07-03 2000-03-21 Sumitomo Metal Mining Co Ltd バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
US6232042B1 (en) * 1998-07-07 2001-05-15 Motorola, Inc. Method for manufacturing an integral thin-film metal resistor
JP3142259B2 (ja) * 1998-11-30 2001-03-07 三井金属鉱業株式会社 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
US6468665B1 (en) * 1998-12-16 2002-10-22 Sumitomo Chemical Company, Limited Process for melt-bonding molded article of liquid crystalline polyester with metal
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101804170B (zh) * 2010-04-09 2012-06-20 铜陵市维新投资咨询有限公司 一种治疗高血糖的中药组合物及其制备方法

Also Published As

Publication number Publication date
CN1335740A (zh) 2002-02-13
KR100771030B1 (ko) 2007-10-29
US20060070978A1 (en) 2006-04-06
US20020005292A1 (en) 2002-01-17
US6518510B2 (en) 2003-02-11
JP2002026489A (ja) 2002-01-25
US7020961B2 (en) 2006-04-04
US20030034173A1 (en) 2003-02-20
KR20020006462A (ko) 2002-01-19
JP3760731B2 (ja) 2006-03-29
TW511431B (en) 2002-11-21
US7520053B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1148795C (zh) 半导体器件的制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1921079A (zh) 配线基板的制造方法
CN1747630A (zh) 基板制造方法和电路板
CN1805657A (zh) 配线电路基板
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1601611A (zh) 带电路的悬浮支架基板及其制造方法
CN101066004A (zh) 具有被导电材料填充的通孔的基板的制造方法
CN1481658A (zh) 半导体器件用多层电路基板的制造方法
CN1812689A (zh) 多层电路基板及其制造方法
CN1905141A (zh) 半导体装置及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1949467A (zh) 无芯基板及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1812696A (zh) 制造印刷电路板的方法
CN1825581A (zh) 印刷电路板,倒装芯片球栅阵列板及其制造方法
CN1359256A (zh) 柔性布线板以及柔性布线板的制造方法
CN1758430A (zh) 半导体器件和半导体器件的制造方法
CN1249537A (zh) 多层布线结构及其生产方法
CN1171300C (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN1320846C (zh) 电路基板及其制造方法
CN1678175A (zh) 电路部件模块及其制造方法
CN1925148A (zh) 多层配线基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANKAI UNIVERSITY

Free format text: FORMER OWNER: +

Effective date: 20130329

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: +

Free format text: FORMER NAME: SONY CHEMICALS CORPORATION

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: SONY CHEMICAL & INFORMATION DEVICE Corp.

Address before: Tokyo, Japan

Patentee before: Sony Chemicals Corp.

TR01 Transfer of patent right

Effective date of registration: 20130329

Address after: Tokyo, Japan

Patentee after: Sony Corp.

Address before: Tokyo, Japan

Patentee before: SONY CHEMICAL & INFORMATION DEVICE Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050119

Termination date: 20150711

EXPY Termination of patent right or utility model