CN1481658A - 半导体器件用多层电路基板的制造方法 - Google Patents

半导体器件用多层电路基板的制造方法 Download PDF

Info

Publication number
CN1481658A
CN1481658A CNA028033477A CN02803347A CN1481658A CN 1481658 A CN1481658 A CN 1481658A CN A028033477 A CNA028033477 A CN A028033477A CN 02803347 A CN02803347 A CN 02803347A CN 1481658 A CN1481658 A CN 1481658A
Authority
CN
China
Prior art keywords
mentioned
circuit board
pad
insulating barrier
metallic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028033477A
Other languages
English (en)
Other versions
CN1224305C (zh
Inventor
�д�˳һ
中村顺一
����һ
松元俊一郎
小平正司
Ҳ
荒谷大也
田渕孝则
־
千野武志
岛田清贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1481658A publication Critical patent/CN1481658A/zh
Application granted granted Critical
Publication of CN1224305C publication Critical patent/CN1224305C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明涉及半导体器件用多层电路基板(50)的制造方法，包括：使用已使2块金属板一体化了的复合金属板(14)，在该复合金属板的两面上，形成实质上不会被用来刻蚀金属板的刻蚀液刻蚀的金属材料制的半导体元件连接用焊盘，和具有使该焊盘露出来的开口部分的绝缘层，在该绝缘层上形成具有用来连接到上述焊盘上而且连接到后边形成的别的布线层上的焊盘的布线层(26)，然后交互地形成必要的层数的绝缘层和布线层，制作多层电路基板主体(20)，在多层电路基板主体的最外层的绝缘层上，形成具备使位于其上的外部连接端子用焊盘露出来的贯通孔的绝缘层，接着，使复合金属板分离，得到在金属板的单面上具备多层电路基板主体的中间体，然后，在为了装载半导体元件的区域上，对上述金属板进行刻蚀以除去该区域的金属板材料，形成把半导体元件的装载区域围起来的框体(10)。

Description

半导体器件用多层电路基板的制造方法
技术领域
本发明涉及半导体器件用多层电路基板的制造方法，说得更详细点，涉及具有是由多组的导体层和绝缘层，就是说，由交互地形成的导体层和绝缘层的叠层体形成的多层电路基板主体的，具有用来装载半导体元件的面和外部连接端子用的另一面，在想要装载到用来装载半导体元件的面上的半导体元件上设置通过它连接多层电路基板的焊盘，在外部连接端子用的面上，设置多层电路基板通过它连接到外部的电路上的焊盘的多层电路基板主体的半导体器件用多层电路基板的制造方法。
背景技术
在特开2000-323613(对应于美国专利第6418615号)中，提出了图13所示的半导体器件用多层电路基板的方案。在图13所示的半导体器件用多层电路基板100上，具备导体布线102通过由聚酰亚胺或聚苯醚等的树脂构成的绝缘层104叠层起来构成的多层电路基板主体105。这样的多层电路基板主体105的一面侧，是已形成了把要装载的半导体元件106的电极端子108连接起来的半导体元件连接用焊盘120a的半导体元件装载面，多层电路基板主体105的另一面侧，是已形成了装设作为外部连接端子的焊料球122的外部连接端子用焊盘124的外部连接端子装设面。该多层电路基板主体105的半导体元件装载面和外部连接端子装设面，除去半导体元件连接用焊盘120a和外部连接端子用焊盘124之外，都已用阻焊剂126覆盖了起来。
在这样的多层电路基板主体105中，在各个绝缘层104的两面上形成的导体布线102和/或焊盘(用来把布线层彼此间连接起来的焊盘120、外部连接端子用焊盘124或半导体元件连接用焊盘120a)，用贯通绝缘层104形成的通路128进行电连。通路128，在绝缘层104的外部连接端子装设面上形成开口，同时，还在由在同一绝缘层104的半导体元件装载面一侧形成的导体布线102或焊盘120、120a的面形成底面的开口部分130内形成。此外，为了提高半导体器件用多层电路基板100的搬运等的处理性等，可以把具有规定的强度的金属制的框体117接合到多层电路基板主体105的周缘部分上。
图13所示的那样的半导体器件用多层电路基板100，就如要在以下参看图14到图16说明的那样，可以采用从具有半导体元件装载面的半导体器件装载层向具有外部连接端子装设面的外部连接端子装设层的方向交互地形成导体布线层和绝缘层的办法制造。
首先，在作为金属板的铜板140的一面侧上形成薄层142(图14A)。该薄层142，就如在本身为在图14A中用A表示的圆的部分的扩大图的图15所示的那样，由直接接触到铜板140的面上的铬(Cr)层141a、在铬层141a上形成的铜(Cu)层141b构成。
在铜板140的一面侧形成的薄层142上形成光刻胶图形(图中未示)，使要形成半导体元件连接用焊盘120a的部分的薄层142露出来，接着，由薄层142，特别是由把铜层141b当作馈电层的电解电镀，形成之后把半导体元件106(图13)的电极端子108连接起来的、由铜构成的半导体元件连接用焊盘120a(图14B)。
使得把这样形成的半导体元件连接用焊盘120a覆盖起来那样地，用印刷等涂敷本身为热硬化性树脂的聚酰亚胺树脂，使之硬化以形成绝缘层104(图14C)。接着，用YAG激光束或二氧化碳气体激光束等的激光，在绝缘层104上，形成通路形成用的开口部分130(图14D)。
在包括所形成的开口部分130的内壁面在内的绝缘层104的整个面上，形成由铬层和铜层构成的的薄层142’(图14E)，其次，借助于把在薄层142’上形成的光刻胶图形(未画出来)用做掩模，而且，把薄层142’用做馈电层的电解镀铜，形成相当于通路128和导体布线102(图13)的部分。
接着，采用刻蚀除去相当于通路128和导体布线102的部分以外的层142’的办法，如图14F所示，在绝缘层104的表面上形成通路128和导体布线102。
接着，采用反复进行图14C到图14F的工序的办法，从具有半导体元件装载面的半导体器件装载层侧向具有外部连接端子装设面的外部连接端子装设层的方向依次交互地形成导体布线层和绝缘层，就可以得到图16所示的中间体100a。在所得到中间体100a的的多层电路基板主体105的一面侧，通过薄层142把铜板140接合到已形成了半导体元件连接用焊盘120a的半导体元件装载面上，在中间体100a的另一面侧，则形成外部连接端子用焊盘124。铜板140起着中间体100c的增强板的作用，可以容易地进行中间体100a的搬运等的处理。
为了最终地得到图13所示的半导体器件用多层电路基板100，用刻蚀从中间体100a上除去铜板140是必要的。作为薄层142的一部分，采用预先形成不会被铜板140的刻蚀液刻蚀的铬层141a的办法，在进行铜板140的刻蚀时，在刻蚀到达薄层142的铬层141a之际，就可以阻止刻蚀的进行，在薄层142的铬层141a的整个面都已露出来的那一时刻，结束铜板140的刻蚀。其次，采用用刻蚀除去铬层141a和铜层141b的办法，使半导体元件连接用焊盘120a的表面露出来，就可以得到图13所示的半导体器件用多层电路基板100。
倘采用参看图14到16说明的半导体器件用多层电路基板的制造方法，则可以得到要装载半导体元件的面尽可能地平坦，而且厚度也尽可能地薄的半导体器件用多层电路基板。但是，已经判明图16所示的中间体110a将归因于铜板140和由树脂构成的绝缘层104之间的热膨胀系数差等而翘曲，对翘曲的中间体110a施行之后的加工，从得到可靠性高的半导体器件的观点来看是不能允许的。
另一方面，为了防止翘曲而使用厚的铜板140，在借助于刻蚀实质上除去全部的铜板140以使多层电路基板主体105的半导体元件连接用焊盘120a的表面露出来的工序中的处理时间就变成极长时间，在工业上就不可能采用。
如果采用在铜板的一面侧形成被认为是要进行制造的多层电路基板所必须的绝缘层，在另一面侧则作为虚设层形成同数的绝缘层的办法，在铜板的两面侧形成同数的绝缘层，则可以防止在制造工序中的翘曲。然而，在铜板的另一面侧形成的绝缘层，是在其间不形成导体布线的虚设层，由于是本来不需要的绝缘层，故会使制造工序变得烦杂起来。
发明内容
于是，本发明的目的在于提供可以防止在其制造工序中的翘曲的发生因而可以容易地得到要装载半导体元件的装载面尽可能地平坦，而且厚度也尽可能地薄的半导体器件用多层电路基板的半导体器件用多层电路基板的制造方法。
本发明人等发现：采用在把2块金属板粘贴起来的复合金属板的两面上形成了多层电路基板主体后，使复合金属板分离的办法，就可以得到在1块金属板的一面侧形成了多层电路基板主体的2个中间体而实质上不会产生翘曲的现象，实现了本发明。
就是说，本发明，是由多组的导体层和绝缘层，就是说由交互地形成的导体层和绝缘层的叠层体形成的多层电路基板主体的，具备具有用来装载半导体元件的面和外部连接端子用的另一方的面，在用来装载半导体元件的面上设置多层电路基板通过它连接到要装载的半导体元件上的焊盘，在外部连接端子用的面上，则设置基板通过它连接到外部的电路上的焊盘的多层电路基板主体，在多层电路基板主体的半导体元件装载面上具备把该装载区域围起来的框体的半导体器件用多层电路基板的制造方法，
在本发明的半导体器件用多层电路基板的制造方法中，包括
采用使2块金属板相对地一体化而制作复合金属板，
在该复合金属板的两面上，形成实质上不会被用来刻蚀金属板的刻蚀液刻蚀的金属材料制的半导体元件连接用焊盘，和具有使该焊盘露出来的开口部分的绝缘层，
在上述绝缘层上形成是通过上述开口部分连接到上述焊盘上的布线层的，具有连接之后形成的别的布线层用的焊盘的布线层，
实施需要次数的形成具有用来连接到上述别的布线层上的焊盘露出来的开口部分的绝缘层、和是要通过该开口部分连接到位于该绝缘层的下边的上述别的布线层的焊盘上的布线层的，并具备用来连接到在后边形成的再一个别的布线层上的焊盘或外部连接端子用的焊盘的布线层的工序，制作具有规定层数的布线层和绝缘层的多层电路基板主体，
在多层电路基板主体的最外层的绝缘层上，形成具备使位于其上的外部连接端子用焊盘露出来的贯通孔的绝缘层，
使上述复合金属板分离，得到在上述金属板的单面上具备上述多层电路基板主体的中间体，
然后，在为了装载半导体元件而配置的区域上，采用对上述金属板进行刻蚀以除去该区域的金属板材料的办法，形成把半导体元件的装载区域围起来的框体。
作为上述金属板，可以使用把难于被用来刻蚀该金属板的刻蚀液刻蚀的金属材料的膜设置到为制作上述复合金属板的相对的面上的金属板，而且，在为装载上述中间体的半导体元件而配置的区域中，可以借助于除去该金属板上的难于被用来刻蚀该金属板的刻蚀液刻蚀的金属材料的膜，使金属板露出来，把剩下的金属材料膜用做掩模的刻蚀，除去上述区域的金属板材料。
也可以使用不具备难于用用来刻蚀金属板的刻蚀液刻蚀的金属材料膜的金属板，在该情况下，在金属板的刻蚀时，必须使用光刻胶膜或掩模板。
具备使外部连接端子用焊盘露出来的贯通孔的绝缘层，可以采用使包括贯通孔的内壁面在内对整个面进行了绝缘处理的金属板接合到上述多层电路基板主体的最外层的绝缘层上的办法形成。位于多层电路基板的外部连接端子装设面上的已进行该绝缘处理的金属板，与半导体元件装载面的框体一起，把多层电路基板主体夹在中间，借助于此，就可以防止在制造工序中在多层电路基板主体中动辄产生的翘曲，此外，还将参与最终得到的多层电路基板的强度的提高。
已进行了绝缘处理的金属板向多层电路基板主体的最外层的绝缘层的接合，可以使用粘接剂进行。理想为，该粘接剂在接合后在多层电路基板主体的最外层的绝缘层和已进行了绝缘处理的金属板之间，含有可以形成能够防止该粘接剂溢出到绝缘处理金属板的贯通孔内的间隙的直径的绝缘性粒子。
也可以代之已进行了绝缘处理的金属板(增强板)而把与半导体元件装载面的框体(增强板)的强度和热膨胀系数一致的陶瓷板或树脂板接合到外部连接端子装设面上。
在本发明中，也可以采用在复合金属板的两面上形成具有开口部分的绝缘层，除去在该开口部分的底面上露出来的金属板材料的一部分，形成在金属板内具有底部的凹部，然后，用把该金属板当作馈电层的电解电镀法在该凹部的底部上形成焊料层的办法，把半导体元件连接用焊盘形成为从最外侧的绝缘层的表面突出出来的突点状的焊盘。
或者，也可以形成为如下构造的焊盘：向在复合金属板的两面上形成的绝缘层照射激光束，在该绝缘层上形成与其绝缘层的表面的直径比底部的直径小的开口部分，对在该开口部分的底部上露出来的金属板进行刻蚀，在该金属板上形成通到上述开口部分上的地方的直径与该开口部分的底面直径相等或比之更大的空洞，然后向该空洞和开口部分内填充焊料的办法，使半导体元件连接用焊盘从最外侧的绝缘层的表面突出出来，具有锥状地缩颈的下部的、从多层电路基板主体上难于脱落。
在该情况下的焊料的填充，借助于把已形成了空洞的金属板用做馈电层的电解电镀，或使用焊料膏进行。
多层电路基板主体的外部连接端子装设面一侧的最外层的绝缘层，也可以用玻璃布预浸料形成。
在本发明中，也可以制造采用在得到在金属板的单面上具备多层电路基板主体的中间体后，借助于刻蚀从该中间体上完全地除去金属板，使含有半导体元件连接用焊盘的半导体元件装载面露出来的半导体器件用多层电路基板。也可以采用使框体接合到该露出来的半导体元件装载面上的办法，制造在多层电路基板主体的半导体元件装载面上具备把该装载区域围起来的框体的半导体器件用多层电路基板。
附图说明
图1A-1G是说明本发明的半导体器件用多层电路基板的制造方法的一个例子的说明图。
图2是说明在图1A-1G所示的制造方法中使用的金属板的说明图。
图3A是在图1A-1G所示的制造方法中使用的绝缘处理金属板的俯视图。
图3B是图3A的B-B线剖面图。
图4是图3A和图3B所示的绝缘处理金属板的贯通孔附近的扩大部分剖面图。
图5是说明绝缘处理金属板向多层电路基板主体上的粘接的说明图。
图6是在本发明中使用的框体的俯视图。
图7是说明用本发明的方法得到的半导体器件用多层电路基板的说明图。
图8示出了取代绝缘处理金属板具备用阻焊剂形成的最外层绝缘层的多层电路基板主体。
图9A-9D是说明本发明的半导体器件用多层电路基板的制造方法的另一个例子的说明图。
图10A-10C是说明本发明的半导体器件用多层电路基板的制造方法的再一个例子的说明图。
图11A-11D是说明本发明的半导体器件用多层电路基板的制造方法的再一个例子的说明图。
图12是说明用本发明的方法制造的、在外部连接端子装设面一侧的最外层上具备由玻璃布预浸料形成的绝缘层的半导体器件用多层电路基板的说明图。
图13是说明用现有的半导体器件用多层电路基板制造方法得到的多层电路基板的说明图。
图14A-14F，是说明现有的半导体器件用多层电路基板的制造方法的说明图。
图15是示出了在现有的半导体器件用多层电路基板的制造中使用的金属板上的薄层的构成的、图14A的用圆A示出的部分的扩大剖面图。
图16是说明用现有的半导体器件用多层电路基板的制造方法得到的中间体的说明图。
具体实施方式
图1A-1G示出了本发明的半导体器件用多层电路基板的制造方法的一个例子。在图1A-1G所示的制造方法中，作为2块金属板，使用厚度0.3mm左右的铜板11，在其单侧面上形成镍膜12。该镍膜12是难以被用来刻蚀铜板11的刻蚀液刻蚀的金属膜。镍膜12可用电镀或溅射等方法形成。
采用使镍膜12变成为内侧那样地把象这样地在单面上形成了镍膜12的2块铜板11粘贴起来一体化的办法形成复合金属板14(图1A)。复合金属板14，如图2所示的那样，采用用粘接剂把铜板11的周缘附近(从端缘起到虚线16止的区域)粘接起来使之一体化的办法形成。该复合金属板14，采用沿着用粘接剂粘接起来的区域的内侧附近的虚线18切断的办法，就如要在后边说明的那样，就可以容易地分离成一个一个的铜板11。
如图1B所示，向复合金属板14的两面侧上，用印刷等涂敷聚酰亚胺树脂或环氧树脂等的热硬化性树脂或感光性树脂并使之硬化，形成绝缘性树脂层20a。借助于YAG激光束或二氧化碳气体激光束等的激光，或者用光刻法，在绝缘性树脂层20a上形成通路形成用的开口部分22。在各个开口部分22的底面上用把一部分露出来的铜板11当作馈电层的电解电镀，在开口部分22的底面上形成焊料层24。或者，也可以采用在要形成铜板11的半导体元件连接用焊盘的部分上形成了焊料层24后，形成把焊料层24覆盖起来的绝缘性树脂层20a，接着用激光或光刻法在绝缘性树脂层20a上形成使焊料层24在底面上露出来的开口部分22。焊料层24是由实质上不会被用来刻蚀铜板11的刻蚀液刻蚀的金属构成的层，构成半导体元件连接用焊盘。绝缘性树脂层20a，也可以采用把由聚酰亚胺树脂或环氧树脂等的树脂构成的薄膜粘接起来的办法形成。
其次，在复合金属板14的两面侧上，用众所周知的方法交互地形成导体布线层26和绝缘性树脂层20a，制作具有规定的个数的布线层的多层电路基板主体20(图1C)。
导体布线层26的形成，例如可以如下所述地进行。在已经形成的绝缘层20a上，例如用电镀或溅射法，形成通过在该绝缘层20a上形成的开口部分22通到其下边的焊料层24或布线层26上的铜层。在该铜层上形成光刻胶图形，以该光刻胶图形为掩模把铜层当作馈电层进行电解镀铜，形成含有通路的导体布线层26。然后，除去光刻胶图形，刻蚀除去相当于含有通路的导体布线层26的部分以外的铜层(在电解镀铜之前用电镀或溅射法形成的铜层)。
绝缘性树脂层20a的形成，例如，可以采用在所形成的导体布线层26上，形成由聚酰亚胺树脂或环氧树脂等的热硬化性树脂构成的绝缘性树脂膜，在该绝缘性树脂膜上，用YAG激光束等，形成通路形成用的开口部分22的办法进行。
在复合金属板14的两面侧形成的每一个多层电路基板主体20的最外层的、含有外部连接端子用焊盘的布线层26上，用粘接剂(未画出来)粘接绝缘处理金属板30(图1D)。该绝缘处理金属板30，在完成后的多层电路基板中构成外部连接端子装设面侧的最外层的绝缘层。绝缘处理金属板30，如图3A所示，在与外部连接端子用焊盘33对应的地方上具有贯通孔28，用绝缘性皮膜(未画出来)，包括贯通孔28的内壁侧在内把整个面被覆起来。此外，在要接合到绝缘处理金属板30的多层电路基板主体20上的一侧上，如图3B所示，已预先涂敷上了粘接剂32。
图4示出了绝缘处理金属板30的贯通孔28的附近的扩大部分剖面图。该绝缘处理金属板30的整个面，包括贯通孔28的内壁面在内都形成了绝缘层36。在金属板30为铝制的情况下，绝缘层36可以是借助于阳极氧化得到的耐蚀耐酸性铝(Al2O3)的层。或者绝缘层36也可以是绝缘性树脂的层。
在绝缘处理金属板30的单面上，如图4所示，涂敷上已配合进规定直径的绝缘性微粒37的粘接剂32。绝缘性微粒37，在把绝缘处理金属板30粘接到最外层的绝缘性树脂层20a上时，如图5所示，即便是推压绝缘处理金属板30在绝缘处理金属板30和绝缘性树脂层20a之间也形成间隙，而要防止粘接剂32向贯通孔28内溢出。因此，绝缘性微粒37的直径，必须作成为可以在绝缘处理金属板30与绝缘性树脂层20a之间形成能够防止粘接剂32向贯通孔28内溢出的间隙的直径。在预先实验性地确认能够防止粘接剂32向贯通孔28内溢出的间隙后，再把绝缘处理金属板30粘接到绝缘性树脂层20a上的情况下，就并非非要把绝缘性微粒37配合进粘接剂32内不可。
如果象这样地在复合金属板14的两面侧形成多层电路基板主体20，则与在多层电路基板主体20的形成中使用单一的铜板11的情况下比较，复合金属板14的强度提高了，此外，即便是以铜板11为主且在与由树脂构成的多层电路基板主体20之间存在着热膨胀系数差，由于由铜板11和多层电路基板主体20之间的热膨胀系数差产生的翘曲方向在复合金属板14的两面侧变成为彼此相反，故复合金属板14的各自一侧产生的翘曲也可以彼此抵消。因此，在参看图1A-1D说明的工序中，复合金属板14和多层电路基板主体20上，实质上不会产生翘曲，在绝缘性树脂层20a上用YAG激光等形成通路形成用的开口部分22时或粘接绝缘处理金属板30时，就可以确实且容易地进行定位。
继绝缘处理金属板30的粘接之后，如图1E所示，采用使在两面侧已形成了多层电路基板主体20的构成复合金属板14的2块铜板11分离的办法，就可以得到在1块铜板11的一面侧已形成了多层电路基板主体20的中间体34。2块铜板11的分离，如图2所示，采用沿着用粘接剂粘贴起来的这些的周缘区域(从铜板11的端缘到虚线16为止的区域)的内侧的线(例如，图中的虚线19)切断复合金属板14的办法，就可以容易地进行。
这样得到的中间体34(图1E)由于主要为树脂制的多层电路基板主体20已被铜板11和绝缘处理金属板30夹持，故即便是假定被加热也可以防止翘曲的产生。
使中间体34的位于铜板11的表面上的镍膜12图形化，如图1F所示，除去与用来配置半导体元件的区域对应的部分，使铜板11的中央部分露出来。接着，把剩下的镍膜12用做掩模，借助于刻蚀除去铜板11的已经露出来的部分，如图1G所示，就可以得到已把铜制的框体10接合到多层电路基板主体20的半导体元件装载面上的半导体器件用多层电路基板50。在进行该铜板11的刻蚀时，要把掩模板装设到已形成了多层电路基板主体20的外部连接端子用焊盘33的外部连接端子装设面上。用来刻蚀铜板11的刻蚀液，要使用那种虽然刻蚀铜板11但却不刻蚀焊料层24的刻蚀液。
若使用象这样地制作的半导体器件用多层电路基板50，则如图6所示，在上表面上具备镍膜12的铜制的框体10把要装载半导体元件39的区域18围起来地残留下来，可以用做多层电路基板50的增强板，提高其强度。
特别是用图1A-1G所示的制造方法得到的半导体器件用多层电路基板50，由于主要由树脂构成的的多层电路基板20已被铜制的框体10和绝缘处理金属板30夹在中间，故可以进一步提高强度。
在用本发明的方法得到的半导体器件用多层电路基板50上，由于可以从铜板11的单面开始把绝缘性树脂层20a夹在中间地多层地形成多层电路基板主体20的导体布线26，故可以尽可能地平坦地形成要装载半导体元件39的面，而且，与用使用核心基板在其两侧形成多层导体布线层的方法制作的多层电路基板比较，多层电路基板50的厚度也可以尽可能地薄。
如图7所示，用本发明的方法制造的半导体器件用多层电路基板50，通过绝缘处理金属板30的贯通孔28把作为外部连接端子的焊料球38装设到外部连接端子用焊盘33上，此外，使半导体元件39的电极端子40触碰到作为半导体元件连接用焊盘用形成的焊料层24上，采用使它们软熔的办法，就可以提供封装好的半导体器件。
在先前所说明的半导体器件用多层电路基板的制造方法中，虽然使用的是使得镍膜12变成为内侧那样地，使在单侧面上形成了作为金属膜的镍膜12的2块铜板11粘贴起来一体化的复合金属板14，但是，也可以使用不形成镍膜地使2块铜板一体化后的复合金属板。在该情况下，在除去与构成中间体的铜板的用来配置半导体元件的开口部分18(图6)对应的部分时，就必须在铜板11的不进行刻蚀的部分(将成为框体10的部分)上形成抗刻蚀剂膜或安放上掩模板后再进行刻蚀。
此外，在先前所说明的半导体器件用多层电路基板的制造方法中，虽然把绝缘处理金属板30粘接到构成多层电路基板主体20的最上层的绝缘性树脂层20a的上表面上，但是在只用铜板11就可以防止多层电路基板主体20的翘曲的情况下，如图8所示，也可以涂敷阻焊剂40来取代绝缘处理金属板。
在本发明中，如图9A的部分扩大图所示，也可以在复合金属板的铜板11上的绝缘性树脂层20a上形成了通路形成用的开口部分后，对要在该开口部分的底面上露出来的铜板11的部分，施行刻蚀或激光加工，设置贯通绝缘性树脂层20a，并在铜板11内形成了底部的凹部22’。在该凹部22’的底部上，如图9B所示，在用把铜板11当作馈电层的电解电镀形成(图9B)了半导体元件装载用焊盘用的焊料层24后，就可以用众所周知的方法形成导体布线26(图9c)。
若使用在用这样的方法制作的半导体器件用多层电路基板50’，如图9D所示，就可以形成从最外侧的绝缘性树脂层20a的表面突出出来的突点状的半导体元件连接用焊盘24’。若使用已形成了这样的突点状的半导体元件用焊盘24’的半导体器件用多层电路基板，则即便是具备顶端变成为平坦的电极端子40’的半导体元件39’，也可以通过该突点状的焊盘24’容易地且直接接合到半导体器件用多层电路基板上。
也可以采用借助于电镀把金属填充到绝缘性树脂层20a的开口部分22(图1B)内的办法形成半导体器件用多层电路基板50(图7)的通路。此外，也可以在构成复合金属板的1块铜板11上形成多个多层电路基板主体20，一次制造多个半导体器件用多层电路基板。
在本发明中，就如以下说明的那样，还可以有另外的形态。
作为一个形态，可以全部除去而不是象上述那样地部分地除去为制作多层电路基板主体而使用的金属板的铜板。
在该情况下，如图10A所示，要借助于刻蚀除去全部在单侧的面上形成了多层电路基板主体20的铜板11(在这里，不需要具备作为该刻蚀时的掩模起作用的镍膜等的金属膜)，如图10B所示，使具备半导体元件连接用焊盘24的半导体元件装载面的整个面都露出来。在该整个面已露出来的半导体元件装载面上，也可以如图10C所示粘接上别的框体10’。框体10’的粘接，可以使用粘接剂(未画出来)。在象这样地在完全地除去了铜板11之后再粘接框体10’的情况下，借助于铜板11的除去，就可以完全地消除因热膨胀系数的不同而产生的铜板11和多层电路基板主体20之间的应力，由于然后才接合框体10’，故可以满意地防止在所得到的半导体器件用多层电路基板上产生翘曲。
作为框体10’的材料，最好的材料是热硬化性或热可塑性的树脂类材料，作为代表性的树脂材料，可以举出聚酰亚胺树脂、环氧树脂、含有作为FR4广为人知的放入了玻璃布的环氧树脂或芳族聚酰胺的环氧树脂等。用这样的树脂类材料的板形成的框体，在已粘贴到多层电路基板主体20上的状态下进行收缩时，起着释放多层电路基板主体20的应力的作用，因而可以消除其翘曲。在应力不太成为问题的情况下，作为框体10’，也可以使用金属或陶瓷板。
作为另一个形态，可以形成具有锥状地缩颈的下部的半导体元件连接用的突点状的焊盘。为了简单起见，参看示出了铜板11和在其一侧的面上形成的第1层绝缘性树脂层20a的图11A-11D，说明该突点状焊盘的形成。
如图11A所示，通过在铜板11上的树脂层20a照射激光束，形成到达铜板11的开口部分22”。激光的能量，在距光源近的树脂层20a的表面处高，在距光源远的铜板11的面上低，所以所形成的开口部分22”的直径，如图所示，在树脂层20a的表面上变大，在与铜板11之间的界面上变小。作为一个例子，可以借助于激光束的照射，在厚度30微米的树脂层20a上，形成在其表面上具有70微米在与铜板11之间的界面上具有60-65微米左右的直径的开口部分。其次，采用对已在开口部分22”的底部上露出来的铜板11的部分进行刻蚀(各向同性刻蚀)的办法，如图11B所示，在铜板11上形成通到开口部分22”上的地方的直径与开口部分22”的底部的直径相等的，或者比之更大的空洞23。例如，通到空洞23的开口部分22”上的部分的直径可以作成为75微米左右。接着，如图11C所示，采用把铜板11用做馈电层的电解电镀，向空洞23和开口部分22”内填充焊料25，然后，用刻蚀除去铜板11的办法，如图11D所示，就可以得到具有锥状地缩颈的下部的半导体元件连接用的突点状焊盘24”。在图11D中，26表示要连接到焊盘24”上的布线层。
在用感光性树脂形成了层20a的情况下，就可以借助于曝光在层20a上形成锥状的开口，借助于此，就可以得到锥状地下部缩颈的突点状焊盘24”。
突点状的焊盘24”，也可以不进行焊料的电解电镀，而代之以向空洞23和开口部分22”内填充焊料膏，然后采用使之软熔的办法形成。焊料膏的填充，例如，可以利用丝网印刷等的手法。含于焊料膏内的助焊剂成分比焊料材料轻，在软熔时会浮起来跑往外部，故可以把它除去。
象这样地形成的突点状焊盘24”，难于从多层电路基板主体上脱落，为此，可以使多层电路基板和要装载到其上的半导体元件之间的接合变得牢固，因而可以提高已装载上半导体元件的封装的可靠性。
作为另外的形态，可以使用放入了玻璃布的绝缘性树脂(玻璃布预浸料)或含有芳族聚酰胺的绝缘性树脂形成半导体器件用多层电路基板的外部连接端子装设面侧的最外层的绝缘层。在该情况下，多层电路基板的外部连接端子装设面侧，由于要用玻璃布预浸料增强，故如先前所说明的形态那样，可以使得外部连接端子用焊盘露出来那样地形成阻焊剂层而不需要使用在外部连接端子装设面侧具有贯通孔的绝缘处理金属板。
使用预浸料的绝缘层的形成，采用粘贴预浸料，借助于加热使树脂硬化，在与下层的焊盘对应的位置上，例如借助于激光开出开口部分的办法，就可以容易地进行。
图12示出了该形态的半导体器件用多层电路基板60。该多层电路基板60，具有在外部连接端子装设面一侧的最外层上，具有用玻璃布预浸料形成的绝缘层62的多层电路基板主体61，和与先前说明的形态同样的、半导体元件装载面一侧的框体10，此外，在外部连接端子装设面一侧还具备由阻焊剂形成的保护层64。
本形态的半导体元件用多层电路基板60，在外部连接端子的至少一部分上，不是使用借助于焊料球的软熔得到的突点状的端子而是使用管脚插针状的端子的情况下，是特别有利的。如图12所示，管脚插针状的端子66，要使用焊料68装设到多层电路基板60的焊盘33上。焊料66，一般地说，可使用丝网印刷涂敷到焊盘33上。使铝板的表面阳极氧化而得到的那种绝缘处理金属板的厚度，通常为100-200微米左右，相对于此，阻焊剂层则可以10-20微米左右的厚度形成。在进行丝网印刷时，在印刷面上存在着大的台阶是不理想的，采用使用阻焊剂层的办法，就可以把印刷面上的台阶形成得很小。
此外，使用阻焊剂层而不使用绝缘处理金属板，还有另一个优点。在使用绝缘处理金属板的情况下，需要要把金属板加工成规定的尺寸，在表面上形成绝缘性皮膜，再用粘接剂粘贴到多层电路基板的指定的地方上这么烦杂的作业。相对于此，在阻焊剂层的情况下，则可借助于阻焊剂材料的涂敷和图形化容易地形成层。
如上所述，倘采用本发明，则可以防止起因于在使用金属板的半导体器件用多层电路基板的制造工序中的金属板与多层电路基板主体之间热膨胀系数差的多层电路基板主体的翘曲，因而可以提供可靠性高的半导体器件用多层电路基板。
此外，在本发明中，采用使在两面上形成了多层电路基板主体的复合金属板分离的办法，可以同时得到在1块金属板的一面侧形成了多层电路基板主体的2个中间体，与使用单一的金属板形成多层电路基板主体的情况下比较，生产效率也很好。

Claims (27)

1.一种半导体器件用多层电路基板的制造方法，是由多组的导体层和绝缘层形成的多层电路基板主体的、并具备具有用来装载半导体元件的面和外部连接端子用的另一方的面，在用来装载半导体元件的面上设有多层电路基板通过其连接到要装载的半导体元件上的焊盘，在外部连接端子用的面上，则设有多层电路基板通过其连接到外部的电路上的焊盘的多层电路基板主体的，在多层电路基板主体的半导体元件装载面上具备把该装载区域围起来的框体的半导体器件用多层电路基板的制造方法，包括：
使2块金属板相对地一体化地制作复合金属板，
在该复合金属板的两面上，形成实质上不会被用来刻蚀金属板的刻蚀液刻蚀的金属材料制的半导体元件连接用焊盘，和具有使该焊盘露出来的开口部分的绝缘层，
在上述绝缘层上形成是通过上述开口部分连接到上述焊盘上的布线层的，具有连接之后形成的别的布线层用的布线层，
实施需要次数的形成具有使用来连接到上述别的布线层上的焊盘露出来的开口部分的绝缘层，和是要通过该开口部分连接到位于该绝缘层的下边的上述别的布线层的焊盘上的布线层的、并具备连接到之后形成的再一个别的布线层上的焊盘或外部连接端子用的焊盘的布线层的工序，制作具有规定数的布线层和绝缘层的多层电路基板主体，
在多层电路基板主体的最外层的绝缘层上，形成具备使位于其上的外部连接端子用焊盘露出来的贯通孔的绝缘层，
使上述复合金属板分离，得到在上述金属板的单面上具备上述多层电路基板主体的中间体，
然后，在为了装载半导体元件而配置的区域上，通过对上述金属板进行刻蚀以除去该区域的金属板材料，形成把半导体元件的装载区域围起来的框体。
2.根据权利要求1所述的方法，其中作为上述金属板，使用在为制作上述复合金属板而相对的面上，设有难以被用于刻蚀该金属板的刻蚀液刻蚀的金属材料的膜的金属板，然后在为装载上述中间体的半导体元件而配置的区域中，借助于除去该金属板上的难以被用来刻蚀该金属板的刻蚀液刻蚀的金属材料的膜使金属板露出来，把剩下的金属材料膜用做掩模的刻蚀，除去上述区域的金属板材料。
3.根据权利要求2所述的方法，其中上述金属板的材料是铜，在其上形成的上述膜的金属材料是镍。
4.根据权利要求1所述的方法，其中在进行为了装载半导体元件而配置的区域中的上述金属板的刻蚀时，用光刻胶膜或掩模板保护该金属板的不应被刻蚀的部分。
5.根据权利要求1所述的方法，其中通过使包括贯通孔的内壁面在内对整个面进行了绝缘处理的金属板接合到上述多层电路基板主体的最外层的绝缘层上，形成具备使上述外部连接端子用焊盘露出来的上述贯通孔的绝缘层。
6.根据权利要求5所述的方法，其中作为上述金属板，使用已用阳极氧化对表面实施了绝缘处理的铝制的板。
7.根据权利要求5所述的方法，其中使用粘接剂进行上述接合。
8.根据权利要求7所述的方法，其中上述粘接剂，含有在接合后在上述多层电路基板主体的最外层的绝缘层和上述已进行了绝缘处理的金属板之间，可以形成能够防止该粘接剂溢出到上述贯通孔内的间隙的直径的绝缘性粒子。
9.根据权利要求1所述的方法，其中通过在上述复合金属板的两面上形成具有开口部分的绝缘层，除去在该开口部分的底面上露出来的金属板材料的一部分，形成在金属板内具有底部的凹部，然后，通过把该金属板当作馈电层的电解电镀法在该凹部的底部上形成焊料层，把上述半导体元件连接用焊盘形成为从最外侧的绝缘层的表面突出出来的焊盘。
10.根据权利要求1所述的方法，其中在上述复合金属板的两面上形成的绝缘层上形成与其绝缘层的表面的直径比底部的直径小的开口部分，对在该开口部分的底部上露出来的金属板进行刻蚀，在该金属板上形成在通到上述开口部分上之处的直径与该开口部分的底面直径相等或比之更大的空洞，然后由向该空洞和开口部分内填充焊料，把上述半导体元件连接用焊盘形成为从最外侧的绝缘层的表面突出出来的焊盘。
11.根据权利要求10所述的方法，其中借助于把上述金属板用做馈电层的电解电镀进行上述焊料的填充。
12.根据权利要求10所述的方法，其中使用焊料膏进行上述焊料的填充。
13.根据权利要求1所述的方法，其中上述多层电路基板主体的最外层的绝缘层，用玻璃布预浸料或含有芳族聚酰胺的预浸料形成。
14.根据权利要求13所述的方法，其中：用阻焊剂形成具备使上述外部连接端子用焊盘露出来的上述贯通孔的绝缘层。
15.一种半导体器件用多层电路基板的制造方法，是由多组的导体层和绝缘层形成的多层电路基板主体的、并具备具有用来装载半导体元件的面和外部连接端子用的另一方的面，在用来装载半导体元件的面上设有多层电路基板通过其连接到要装载的半导体元件上的焊盘，在外部连接端子用的面上，则设有多层电路基板通过其连接到外部的电路上的焊盘的多层电路基板主体的半导体器件用多层电路基板的制造方法，包括：
使2块金属板相对地一体化地制作复合金属板，
在该复合金属板的两面上，形成实质上不会被用来刻蚀金属板的刻蚀液刻蚀的金属材料制的半导体元件连接用焊盘，和具有使该焊盘露出来的开口部分的绝缘层，
在上述绝缘层上，形成是通过上述开口部分连接到上述焊盘上的布线层的，并具备用来连接到之后形成的别的布线层上的焊盘的布线层，
实施需要次数的形成具有使用来连接到上述别的布线层上的焊盘露出来的开口部分的绝缘层，和是要通过该开口部分连接到位于该绝缘层的下边的上述别的布线层的焊盘上的布线层的、并具备用来连接到之后形成的再一个别的布线层上的焊盘或外部连接端子用的焊盘的布线层的工序，制作具有规定数的布线层和绝缘层的多层电路基板主体，
在多层电路基板主体的最外层的绝缘层上，形成具备使位于其上的外部连接端子用焊盘露出来的贯通孔的绝缘层，
使上述复合金属板分离，得到在上述金属板的单面上具备上述多层电路基板主体的中间体，
然后，借助于刻蚀从该中间体上除去上述金属板以使含有半导体元件连接用焊盘的半导体元件装载面露出来。
16.根据权利要求15所述的方法，其中还包括把框体接合到上述露出来的半导体元件装载面上。
17.根据权利要求15所述的方法，其中上述金属板的材料是铜。
18.根据权利要求15所述的方法，其中通过把包括贯通孔的内壁面在内对整个面实施了绝缘处理的金属板接合到上述多层电路基板主体的最外层上，形成具备使上述外部连接端子用焊盘露出来的上述贯通孔的绝缘层。
19.根据权利要求18所述的方法，其中作为上述金属板，使用已用阳极氧化对表面进行了绝缘处理的铝制的板。
20.根据权利要求18所述的方法，其中使用粘接剂进行上述接合。
21.根据权利要求20所述的方法，其中上述粘接剂，含有在接合后在上述多层电路基板主体的最外层的绝缘层和已进行了上述绝缘处理的金属板之间，可以形成能够防止该粘接剂溢出到上述贯通孔内的间隙的直径的绝缘性粒子。
22.根据权利要求15所述的方法，其中在上述复合金属板的两面上形成具有开口部分的绝缘层，除去在该开口部分的底面上露出来的金属材料的一部分，形成在金属板内具有底部的凹部，然后，用把该金属板当作馈电层的电解电镀法在该凹部的底部上形成焊料层，借此把上述半导体元件连接用焊盘形成为从最外侧的绝缘层的表面突出出来的焊盘。
23.根据权利要求15所述的方法，其中在上述复合金属板的两面上形成的绝缘层上形成与其绝缘层的表面的直径比底部的直径小的开口部分，对在该开口部分的底部上露出来的金属板进行刻蚀，在该金属板上形成在通到上述开口部分上之处的直径与该开口部分的底面直径相等或比之更大的空洞，然后通过向该空洞和开口部分内填充焊料，把上述半导体元件连接用焊盘形成为从最外侧的绝缘层的表面突出出来的焊盘。
24.根据权利要求23所述的方法，其中上述焊料的填充，借助于把上述金属板用做馈电层的电解电镀进行。
25.根据权利要求23所述的方法，其中上述焊料的填充，使用焊料膏进行。
26.根据权利要求15所述的方法，其中上述多层电路基板主体的最外层的绝缘层，用玻璃布预浸料或含有芳族聚酰胺的预浸料形成。
27.根据权利要求26所述的方法，其中用阻焊剂形成具备使上述外部连接端子用焊盘露出来的上述贯通孔的绝缘层。
CNB028033477A 2001-10-31 2002-10-29 半导体器件用多层电路基板的制造方法 Expired - Lifetime CN1224305C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001334733 2001-10-31
JP334733/01 2001-10-31
JP334733/2001 2001-10-31

Publications (2)

Publication Number Publication Date
CN1481658A true CN1481658A (zh) 2004-03-10
CN1224305C CN1224305C (zh) 2005-10-19

Family

ID=19149822

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028033477A Expired - Lifetime CN1224305C (zh) 2001-10-31 2002-10-29 半导体器件用多层电路基板的制造方法

Country Status (6)

Country Link
US (1) US6988312B2 (zh)
JP (3) JP3664720B2 (zh)
KR (1) KR100516795B1 (zh)
CN (1) CN1224305C (zh)
TW (1) TWI222201B (zh)
WO (1) WO2003039219A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517730B2 (en) 2005-10-14 2009-04-14 Samsung Electro-Mechanics Co., Ltd. Coreless substrate and manufacturing method thereof
CN100511670C (zh) * 2006-02-08 2009-07-08 索尼株式会社 半导体装置
CN101142864B (zh) * 2005-12-21 2010-05-26 揖斐电株式会社 印刷线路板的制造方法
CN102164464A (zh) * 2010-02-16 2011-08-24 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板
CN116156772A (zh) * 2022-12-28 2023-05-23 南通威斯派尔半导体技术有限公司 一种amb覆铜陶瓷线路板及其制备方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7197853B1 (en) * 2000-08-31 2007-04-03 W. Frank Little, Jr. Demountable and reusable wall and ceiling system
JP4549695B2 (ja) * 2003-08-08 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4549694B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法及び多数個取り基板
JP4549692B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP3918828B2 (ja) * 2004-05-20 2007-05-23 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置
JP4170266B2 (ja) * 2004-07-02 2008-10-22 日本特殊陶業株式会社 配線基板の製造方法
JP5653144B2 (ja) * 2004-12-16 2015-01-14 新光電気工業株式会社 半導体パッケージの製造方法
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4072176B2 (ja) 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4452222B2 (ja) 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
TWI308385B (en) * 2006-08-09 2009-04-01 Unimicron Technology Corp Package substrate
JP5214139B2 (ja) 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
JP4800253B2 (ja) 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
JP2008258520A (ja) 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100940174B1 (ko) * 2007-04-27 2010-02-03 다이요 잉키 세이조 가부시키가이샤 인쇄 배선판의 제조 방법 및 인쇄 배선판
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP2009130054A (ja) 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5340622B2 (ja) * 2008-03-28 2013-11-13 日本特殊陶業株式会社 多層配線基板
JP5290017B2 (ja) * 2008-03-28 2013-09-18 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP5269563B2 (ja) * 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
KR200454041Y1 (ko) * 2009-04-07 2011-06-14 유빈스 주식회사 전후 개폐가 가능한 가로등 단자함
KR101015762B1 (ko) * 2009-07-23 2011-02-22 삼성전기주식회사 반도체 패키지의 제조 방법
KR101044177B1 (ko) * 2009-10-09 2011-06-24 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
US20110253439A1 (en) * 2010-04-20 2011-10-20 Subtron Technology Co. Ltd. Circuit substrate and manufacturing method thereof
KR101105318B1 (ko) * 2010-06-01 2012-01-18 이행종 가로등 점검용 커버 개폐장치
JP5578962B2 (ja) 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
TWI413468B (zh) * 2010-12-29 2013-10-21 Unimicron Technology Corp 製造內嵌式細線路之方法
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
US9258907B2 (en) * 2012-08-09 2016-02-09 Lockheed Martin Corporation Conformal 3D non-planar multi-layer circuitry
JP5545779B2 (ja) * 2012-11-06 2014-07-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US8772745B1 (en) 2013-03-14 2014-07-08 Lockheed Martin Corporation X-ray obscuration film and related techniques
US10123410B2 (en) 2014-10-10 2018-11-06 Lockheed Martin Corporation Fine line 3D non-planar conforming circuit
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
JP2017108070A (ja) * 2015-12-11 2017-06-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN109788665B (zh) * 2017-11-14 2020-07-31 何崇文 含电子元件的线路基板及其制作方法
TW201947722A (zh) * 2018-05-07 2019-12-16 恆勁科技股份有限公司 覆晶封裝基板
JP2020031090A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JPH09283925A (ja) 1996-04-16 1997-10-31 Toppan Printing Co Ltd 半導体装置及びその製造方法
JPH1126938A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 内層回路入り積層板の製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3976954B2 (ja) 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
JP2001185653A (ja) 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
JP3498732B2 (ja) * 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517730B2 (en) 2005-10-14 2009-04-14 Samsung Electro-Mechanics Co., Ltd. Coreless substrate and manufacturing method thereof
US7981728B2 (en) 2005-10-14 2011-07-19 Samsung Electro-Mechanics Co., Ltd. Coreless substrate
CN101142864B (zh) * 2005-12-21 2010-05-26 揖斐电株式会社 印刷线路板的制造方法
US7736457B2 (en) 2005-12-21 2010-06-15 Ibiden Co., Ltd. Printed wiring board manufacturing method
CN100511670C (zh) * 2006-02-08 2009-07-08 索尼株式会社 半导体装置
CN102164464A (zh) * 2010-02-16 2011-08-24 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板
CN102164464B (zh) * 2010-02-16 2014-03-12 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板
CN116156772A (zh) * 2022-12-28 2023-05-23 南通威斯派尔半导体技术有限公司 一种amb覆铜陶瓷线路板及其制备方法

Also Published As

Publication number Publication date
CN1224305C (zh) 2005-10-19
US20040074088A1 (en) 2004-04-22
TWI222201B (en) 2004-10-11
TW200301554A (en) 2003-07-01
WO2003039219A1 (fr) 2003-05-08
JP3637969B2 (ja) 2005-04-13
JP3664725B2 (ja) 2005-06-29
JP3664720B2 (ja) 2005-06-29
KR100516795B1 (ko) 2005-09-26
KR20040030478A (ko) 2004-04-09
JP2005005743A (ja) 2005-01-06
JP2005005742A (ja) 2005-01-06
US6988312B2 (en) 2006-01-24
JPWO2003039219A1 (ja) 2005-02-24

Similar Documents

Publication Publication Date Title
CN1224305C (zh) 半导体器件用多层电路基板的制造方法
CN1320620C (zh) 半导体器件及其制造方法
CN100343965C (zh) 具有上下导电层的导通部的半导体装置及其制造方法
CN1577813A (zh) 电路模块及其制造方法
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US7755183B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
JP4023076B2 (ja) 表裏導通基板及びその製造方法
TWI247373B (en) Semiconductor package having semiconductor constructing body and method of manufacturing the same
CN1949467A (zh) 无芯基板及其制造方法
CN1223250C (zh) 多层布线衬底及其制造方法
TW201448700A (zh) 在芯片和基板之間的新型端接和連接
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
CN1716587A (zh) 内插器及其制造方法以及使用该内插器的半导体器件
CN1458815A (zh) 金属芯基板及其制造工艺
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1649139A (zh) 半导体器件及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1260909A (zh) 顺序制作的集成电路封装
CN104134643A (zh) 具有超细间距倒装芯片凸点的基板
CN1383197A (zh) 半导体装置的制造方法及半导体装置
CN1191619C (zh) 电路装置及其制造方法
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20051019