JP2009130054A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2009130054A
JP2009130054A JP2007302007A JP2007302007A JP2009130054A JP 2009130054 A JP2009130054 A JP 2009130054A JP 2007302007 A JP2007302007 A JP 2007302007A JP 2007302007 A JP2007302007 A JP 2007302007A JP 2009130054 A JP2009130054 A JP 2009130054A
Authority
JP
Japan
Prior art keywords
wiring
layer
support
wiring board
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007302007A
Other languages
English (en)
Other versions
JP2009130054A5 (ja
Inventor
Takashi Kurihara
孝 栗原
Hiroshi Murayama
啓 村山
Mitsutoshi Higashi
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007302007A priority Critical patent/JP2009130054A/ja
Priority to US12/274,719 priority patent/US20090134530A1/en
Priority to KR1020080115571A priority patent/KR20090052814A/ko
Priority to TW097145075A priority patent/TW200924596A/zh
Priority to EP08169709A priority patent/EP2066156A3/en
Publication of JP2009130054A publication Critical patent/JP2009130054A/ja
Publication of JP2009130054A5 publication Critical patent/JP2009130054A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

【課題】本発明は支持体上に配線層と絶縁層を積層した後に、支持体の一部を除去することにより形成される補強層を設けた配線基板及びその製造方法に関し、軽量化を図りつつ機械的強度の向上を図ることを課題とする。
【解決手段】配線層を含む絶縁層が積層された配線部材３０と、配線部材３０上の接続パッド１８部周辺に設けられた補強層５０とを有した配線基板において、補強層５０に複数の凹凸条部５０ａを設ける。
【選択図】図２

Description

本発明は配線基板及びその製造方法に係り、特に補強部材が設けられてなる配線基板及びその製造方法に関する。
電子部品が実装される配線基板を製造する方法として、支持体の上で所要の配線層を形成した後、配線層を支持体から分離して配線基板を得る方法がある。この配線基板の製造方法では、ビルドアップ配線層の形成時には支持体が存在するため、ビルドアップ配線層を確実に精度よく形成することができる。
しかしながら、支持体が完全に除去された配線基板は、基板自体の機械的強度が弱い。よって、例えば、配線基板への半導体チップの搭載（１次実装）、半導体チップが搭載された配線基板のマザーボードへの搭載（２次実装）において熱が加わると容易に配線基板が変形してしまうという問題があった。
これに対応する配線基板として特許文献１に開示された配線基板が提案されている。図１は、特許文献１に開示された配線基板を示している。同図に示すように特許文献１には、配線層１０１を含む絶縁層１０２が積層された配線部材１０３の支持体である、銅板１０５の中央部分を除去して半導体素子搭載面とし、残った銅板１０５を多層回路基板１００の補強板とすることで配線基板の強度を向上させることが記載されている。
国際公開番号ＷＯ２００３／０３９２１９号公報
しかしながら、上記のように形成された補強板は、支持体としての銅板１０５から構成されたものであるため厚く、重量が重いという問題があった。またこの補強板は、半導体素子搭載面を囲む枠部分に一律に設けられており、配線基板の変形に効率よく対応できないという問題があった。
本発明は上記の点に鑑みてなされたものであり、軽量化を図りつつ機械的強度の向上を図りうる配線基板及びその製造方法を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、
配線層を含む絶縁層が積層された配線部材と、
該配線部材上の接続パッド部周辺に設けられた補強層とを有した配線基板であって、
前記補強層は、複数の凹凸条部を有する配線基板により解決することができる。
また上記課題は、本発明の他の観点からは、
支持体上に配線層を含む絶縁層を積層して配線部材を形成する工程と、
前記配線部材から前記支持体の一部を除去して、前記配線層の表面が露出する工程とを有する配線基板の製造方法であって、
前記支持体の一部を除去することによって複数の凹凸条部を有する補強層を形成する工程を有する配線基板の製造方法により解決することができる。
また上記課題は、本発明のさらに他の観点からは、
支持体上に配線層を含む絶縁層を積層して配線部材を形成する工程と、
前記配線部材から前記支持体を除去する工程とを有する配線基板の製造方法であって、
前記支持体が除去された配線部材上に、複数の凹凸条部を有する補強層を接着剤を介在させて配置する工程とを有する配線基板の製造方法により解決することができる。
本発明によれば、補強層に凹凸条の形状を設けることで、従来の構成に比べて、補強層を設けた配線基板の軽量化を図りつつ機械的強度を向上させることが可能となる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図２は、本発明の第１実施形態に係る配線基板１Ａに半導体素子を搭載した図である。図２（Ａ）は半導体素子を搭載した配線基板１Ａの断面図であり、図２（Ｂ）は配線基板１Ａの平面図である。
本実施形態に係る配線基板１Ａは、大略すると配線部材３０と補強層５０とにより構成されている。配線部材３０は、絶縁層２０，２０ａ，２０ｂ及び配線層１８，１８ａ，１８ｂ，１８ｃが積層された構成とされている。
この配線部材３０の表面３０ａには、第１の接続端子Ｃ１となる第１の配線層１８（説明において、接続パッド１８ということもある。）が露出した構成とされている。また、配線部材３０の裏面にはソルダーレジスト２２が形成されており、このソルダーレジスト２２には開口部２２Ｘが設けられている。この開口部２２Ｘからは、第２の接続端子Ｃ２となる第４配線層１８Ｃが露出した構成とされている。
補強層５０は、配線部材３０の補強材（スティフナー）として機能するものである。図２（Ｂ）に示すように、補強層５０の中央部には、開口部５０Ｘが形成されており、この開口部５０Ｘからは、配線部材３０の表面３０ａ上の第１の配線層１８の表面が露出した状態となっている。
補強層５０は、後述する第１の製造工程において詳述するように、支持体１０（図７Ｄ参照）をエッチングすることにより形成される。この際、上述の配線部材３０の第１配線層１８の表面を露出する開口部５０Ｘも同時に形成される。
補強層５０は、複数の凹凸条部５０ａを有した形状となっている。本実施形態に係る凹凸条部５０ａは、断面視で略台形形状を有した構成とされている。補強層５０にこのような複数の凹凸条部５０ａを形成することで、補強層５０は軽量化される。また、応力が集中し、変形しやすい配線部材３０の剛性形状を考慮しつつ、この凹凸条部５０ａを設けることにより、配線部材３０の剛性を効果的に保つ。
しかしながら、凹凸条部の断面視の形状はこれに限定されるものではなく、例えば図３（Ａ）に示すような断面視で矩形状の凹凸条部５０ｂとしても、図３（Ｂ）に示すような断面視で凹部が三角形状の凹凸条部５０ｃとしても、図３（Ｃ）に示すような断面視で凹部がＵ字状の凹凸条部５０ｄとしても、図３（Ｄ）に示すような断面視で凹凸部が三角形状の凹凸条部５０ｅとしても、更に図３（Ｅ）に示すような断面視で凹凸部が波状を形成する凹凸条部５０ｆとしてもよい。
また本実施形態では、補強層５０に平面視で図２（Ｂ）に示すように枠状でかつ四角形状を有する凹凸条部５０ａを複数形成した構成とした。
しかしながら、凹凸条部５０ａの平面視の形状はこれに限定されるものではなく、例えば図４（Ａ）のように、図中水平方向（第１の方向）に延在する凹凸条部５０ｇと、図中上下方向（第２の方向）に延在する凹凸条部５０ｈとにより構成してもよい。また、図４（Ｂ）に示すように、補強層５０のコーナー部分で図中右上方向（第３の方向）に延在する凹凸条部５０ｉと、図４（Ｃ）に示すように、同様にコーナー部分で図中右下方向（第４の方向）に延在する凹凸条部５０ｊを形成し、例えば図４（Ｂ）では、先の凹凸条部５０ｇと凹凸条部５０ｉをコーナー部分で屈曲させるように接続しても良く、図４（Ｃ）に示すように６本の凹凸条部５０ｈに対してコーナー部分で４本の凹凸条部５０ｊを組み合わせ、コーナー部の応力集中に抵抗するように接続させても良い。
さらに、図４（Ｄ）に示すように、四角形の枠状にスリットがはいった凹凸条部５０ｋを構成しても良いし、図４（Ｅ）に示すように、多角形の枠状の凹凸条部５０ｌや図４（Ｆ）に示す、四角形を１／４回転させた凹凸条部５０ｍを構成してもよい。またさらに、図４（Ｇ）に示すように、コーナー部分で丸みを帯びた凹凸条部５０ｎや、図４（Ｈ）に示すように、コーナー部分で放射線状に形成された凹凸条部５０ｏを構成しても良い。これらの形状は、配線部材３０の剛性を保つ必要のある部分に対して、上記複数の凹凸条部を組み合わせて構成するとよい。
このように、補強層５０に形成された凹凸条部５０ａは、配線部材３０の変形しやすい方向に対し高い剛性を発揮するよう設けられており、よって配線部材３０の変形を効果的に防止することができる。また接続パッド１８の数及びレイアウトも、図２に示した構成に限定されるものではなく、図４（Ａ）〜（Ｈ）に示すように自由度を持って設定することが可能である。
また、図５に示すように、上記した配線基板１Ａにおいて、配線部材３０のソルダーレジスト２２が形成された側に半導体チップ１１を実装し、半導体素子搭載面とされた側の接続パッド１８に外部接続端子を接続することもできる（配線基板１Ｂ）。
次に、上記した第１実施形態に係る配線基板１Ａの製造方法について説明する。図６〜図８は第１実施形態に係る配線基板１Ａの製造方法を説明するための図である。
配線基板１Ａを製造するには、まず図６（Ａ）に示すように、支持体１０を用意する。本実施例では支持体１０としてＣｕ等の金属板または金属箔を用いている。この支持体１０に、例えばドライフィルムを利用して、レジスト膜１６を形成する。
次に、図６（Ｂ）に示すように、このレジスト膜１６に対してパターニング処理を行い、所要部（後述する接続パッド１８の形成位置に対応する位置）に開口部１６Ｘを形成する。なお、ドライフィルム状のレジスト膜１６に対して予め開口部１６Ｘを形成しておき、この開口部１６Ｘが形成されたレジスト膜１６を支持体１０に配設することとしてもよい。
次に、図６（Ｃ）に示すように、支持体１０をめっき給電層として利用する電解めっきにより、支持体１０上に第１配線層となる接続パッド１８を形成する。この接続パッド１８は、レジスト膜１６に形成された開口部１６Ｘ内に形成されており、パッド表面めっき層２５とパッド本体２６とにより構成されている。
パッド表面めっき層２５は、Ａｕ膜、Ｐｄ膜、Ｎｉ膜を積層した構造を有している。よって、接続パッド１８を形成するには、先ずＡｕ膜、Ｐｄ膜、Ｎｉ膜を順にめっきすることによりパッド表面めっき層２５を形成し、続いてこのパッド表面めっき層２５上にＣｕからなるパッド本体２６をめっきにより形成する。
このように接続パッド１８が形成されると、その後に図６（Ｄ）に示すように、レジスト膜１６が除去される。なお、接続パッド１８は、第１の接続端子Ｃ１として機能する。
続いて、図７（Ａ）に示すように、支持体１０に接続パッド１８を被覆する第１絶縁層２０を形成する。第１絶縁層２０の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。第１絶縁層２０の形成方法の一例としては、支持体１０に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しながら１３０〜１５０℃の温度で熱処理して硬化させることにより第１絶縁層２０を得ることができる。
次に、図７（Ｂ）に示すように、支持体１０に形成された第１絶縁層２０に、接続パッド１８が露出するようにレーザ加工法等を用いて第１ビアホール２０Ｘを形成する。なお、第１絶縁層２０は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、またスクリーン印刷により開口部が設けられた樹脂膜をパターニングする方法を用いてもよい。
続いて、図７（Ｃ）に示すように、支持体１０上に形成された接続パッド１８（第１配線層を構成する）に第１ビアホール２０Ｘを介して接続される第２配線層１８ａを形成する。この第２配線層１８ａは銅（Ｃｕ）からなり、第１絶縁層２０上に形成される。この第２配線層１８ａは、例えばセミアディティブ法により形成される。
この第２配線層１８ａを形成する具体的な方法としては、無電解めっき又はスパッタ法により、第１ビアホール２０Ｘ内及び第１絶縁層２０の上にＣｕシード層（不図示）を形成した後、第２配線層１８ａに対応する開口部を備えたレジスト膜（不図示）を形成する。次に、Ｃｕシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にＣｕ層パターン（不図示）を形成する。
続いて、レジスト膜を除去した後に、Ｃｕ層パターンをマスクにしてＣｕシード層をエッチングすることにより、第２配線層１８ａを得る。なお、第２配線層１８ａの形成方法としては、上記したセミアディティブ法のほかにサブトラクティブ法などの各種の配線形成方法を採用できる。
次に、図７（Ｄ）に示すように、上記と同様な工程を繰り返すことにより、支持体１０に第２配線層１８ａを被覆する第２絶縁層２０ａを形成した後に、第２配線層１８ａ上の第２絶縁層２０ａの部分に第２ビアホール２０Ｙを形成する。さらに、第２ビアホールＹを介して第２配線層１８ａに接続される第３配線層１８ｂを支持体１０の第２絶縁層２０ａ上に形成する。
さらに、支持体１０に第３配線層１８ｂを被覆する第３絶縁層２０ｂを形成した後に、第３配線層１８ｂ上の第３絶縁層２０ｂの部分に第３ビアホール２０Ｚを形成する。さらに、第３ビアホール２０Ｚを介して第３絶縁層１８ｂに接続される第４配線層１８ｃを、支持体１０の第３絶縁層２０ｂ上に形成する。
続いて、支持体１０の第４配線層１８ｃ上には、開口部２２Ｘが設けられたソルダーレジスト膜２２が形成される。これにより、ソルダーレジスト膜２２の開口部２２Ｘ内に露出する第４配線層１８ｃが第２の接続端子Ｃ２となる。
このようにして、支持体１０上の接続パッド１８（第１の接続端子Ｃ１）の上に所要のビルドアップ配線層が形成される。上記した例では、４層のビルドアップ配線層（第１〜第４配線層１８〜１８Ｃ）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次に、図８（Ａ）に示すように、支持体として機能してきた支持体１０上に前述した凹凸条部５０ａに対応したパターンを有したレジスト１５を形成する。そして、このレジスト１５をマスクとして図８（Ｂ）に示すようにエッチングを行う。このエッチングにより、支持体１０に開口部５０Ｘを形成すると共に、枠状に残存する支持体（以下、補強層５０という）にはレジスト１５のパターンに対応した凹凸条部５０ａが形成される。本実施形態ではこのエッチング処理において開口部５０Ｘの形成と凹凸条部５０ａの形成を同時に行うことができる。
続いて、レジストを剥離することで、図８（Ｃ）に示すように、凹凸条部５０ａが形成された補強層５０が形成される。図８（Ｄ）に示すように、補強層５０の厚さをＬ１とした場合、１００μｍ≦Ｌ１≦１０００μｍ、加工幅をＬ２とした場合、３０μｍ≦Ｌ２≦５００μｍとすることができる。
このようにして形成された配線基板１Ａは、複数の凹凸条部５０ａを有する補強層５０により剛性（形状剛性）が高められ、配線基板の変形しやすい方向に対して抵抗する方向に形成することが可能となったため、より効果的に変形を防止することが可能となる。
次に、本発明の第２実施形態に係る配線基板について説明する。図９（Ａ）は、第２実施形態である配線基板１Ｃの断面図であり、図９（Ｂ）〜（Ｃ）は、その変形例を示している。
第２実施形態にかかる配線基板１Ｃは、図９（Ａ）に示すように、配線部材３０の第１配線層１８の周囲に、接着部材６０を塗布し、その上に複数の凹凸条部５０ｐを有する補強層５０を設けたことを特徴とする。
配線基板１Ｃの補強層５０は、配線部材の製造工程とは別工程により、例えば金属（銅あるいはアルミニウム等）、ガラス、セラミック、硬質樹脂、及び銅張り積層板（ＦＲグレードがＦＲ−４のもの）に複数の凹凸条部５０ｐを予め形成しておく。この凹凸条部５０ｐは、上記板状の部材を加工により山／谷状に折り曲げることにより形成されたものである。
この補強層５０の凹凸条部５０ｐの形状は、上述のような図３（Ａ）〜（Ｅ）の他、図４（Ａ）〜（Ｈ）として構成しても良く、さらに図９（Ｂ）に示す配線基板１Ｄに設けられた凹凸条部５０ｑのようにブロック状とされた本体上部に凹凸を形成した構成としても良く、またさらに、図９（Ｃ）に示す配線基板１Ｅに設けられた凹凸部５０ｒのように、断面視で山／谷形状を配線部材３０の面側に向けて形成しても良い。
次に、上記した第２実施形態に係る配線基板１Ｃの製造方法について説明する。図１０は、第２実施形態に係る配線基板１Ｃの製造方法を説明するための図である。なお、図６〜図７に示した構成と対応する構成については同一符号を付して、その説明は省略するものとする。
本実施形態に係る配線基板１Ｃは、本発明の第１実施形態に係る配線基板１Ａの製造方法、図６〜図７で説明した工程と同一の工程により、支持体１０に配線部材３０を形成する。
続いて、図１０（Ａ）に示すように、支持体として機能してきた支持体１０を除去する。この支持体１０の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングによって行うことができる。
上記のように支持体１０が除去された後、図１０（Ｂ）に示すように、配線部材３０と補強層５０とを接合する処理が行われる。接合には、熱硬化型接着剤６０を用いる。接着部材６０の種類としては熱硬化型に限定されるものではなく、紫外線硬化型等のほかの接着剤を用いることも可能である。
本実施形態に係る配線基板１Ｃの補強層５０は、上記の配線部材３０の製造工程とは別工程により実施する製造工程を経ることにより形成される。前記した凹凸条部５０ｐを有した補強層５０の形成は、例えば金属板を適用する場合には、金属板をプレス加工することにより得ることができる。
このように加工することにより形成された配線基板１Ｃの補強層５０は、従来よりも上記のような凹凸条部５０ｐにより軽量化されるとともに、補強層５０の剛性（形状剛性）を高めることになる。
次に、本発明の第３実施形態に係る配線基板１Ｆについて説明する。図１１（Ａ）は、配線基板１Ｆの断面図であり、図１１（Ｂ）は、半導体素子及びヒートスプレッダ（図中、破線で示す）を搭載した配線基板１Ｆの断面図である。
本実施形態に係る配線基板１Ｆは、第１実施形態の配線基板１Ａと同様に、大略すると配線部材３０と補強層５０とにより構成されている。配線部材３０は、配線層１８〜１８ｃを含んだ絶縁層２０〜２０ｂが積層され、配線部材３０の表面３０ａには、接続パッド１８が露出した構成となっている。配線部材３０の裏面には開口部２２Ｘが設けられたソルダーレジスト２２が形成され、開口部２２Ｘからは、第４配線層１８Ｃが露出した構成とされている。
補強層５０には、開口部５０Ｘが形成されており、この開口部５０Ｘからは、配線部材３０上の接続パッド１８が露出している状態である。また、補強層５０は、複数の凹凸条部５０ｓを有した形状となっている。さらに、本実施形態では、凹凸条部５０ｓの凸部端部５５にニッケル層１９が設けられている。銅を用いた補強層５０の凹凸条部５０ｓにこのようなニッケル層１９を設けた二重構造としたことにより、ニッケルは、銅に比較して剛性が高いため、補強層５０の剛性をさらに向上させることが可能となる。
また、図１１（Ｂ）は、補強層５０の上部に半導体素子１１と熱的に接続するヒートスプレッダ８０を設けた図である。半導体素子１１から出る熱の放熱性を高める場合には、このように半導体素子１１の背面にヒートスプレッダ８０を接着剤またははんだを用いて接着することが有効である。本実施形態では、補強層５０のヒートスプレッダ８０が搭載される位置にニッケル層１９を設けた構成により、補強層５０は、半導体素子１１にヒートスプレッダ８０が圧接されないよう支持する効果を奏する。また、ニッケルは、銅と比較すると接着剤やはんだとの密着性が高い。よって、凸部端部５５にニッケル層１９を設けることにより、凹凸条部５０ｓに対してより強固にヒートスプレッダ８０を接着することが可能となる。
なお、本実施形態に係る凹凸条部５０ｓは、断面視で略台形形状を有した構成とされているが、上述のような図３（Ａ）〜（Ｅ）の他、図４（Ａ）〜（Ｈ）として構成しても良い。
また、図１１（Ｃ）に示す配線基板１Ｇは、上記した配線基板１Ｆにおいて、配線部材３０のソルダーレジスト２２が形成された側に半導体チップ１１を実装し、半導体素子搭載面とされた側の接続パッド１８に外部接続端子を接続した構成としたものである。この構成とした場合も、上記した配線基板１Ｆと同様の効果を実現することができる。
次に、上記した第３実施形態に係る配線基板１Ｆの製造方法について説明する。図１２は、第３実施形態に係る配線基板１Ｆの製造方法を説明するための図である。なお、図６〜図７に示した構成と対応する構成については同一符号を付して、その説明は省略するものとする。
配線基板１Ｆを製造するには、まず図１２（Ａ）に示すように、第１実施形態で使用した同一の支持体１０を用いて、図１２（Ｂ）に示すように、前述した凹凸条部５０ｓに対応するパターンを有したレジストを支持体１０上に形成してパターニングを行う。
次に、図１２（Ｃ）に示すように、支持体１０を給電層にしてニッケルめっきを行い、図１２（Ｄ）に示すように、めっきレジストを除去することで、支持体１０に、後に開口部５０Ｘ及び凹凸条部５０ｓを形成するためのマスクとなるニッケル層１９を形成する。
この後、ニッケル層１９を形成した支持体１０の反対側に、図６〜図７に示す第１実施形態の製造工程と同様に配線部材３０を形成する（図１２（Ｅ））。
続いて、図８に示す工程にて、複数の凹凸条部５０ｓと補強層５０を形成する。第１実施形態の製造方法では、凹凸条部を有する補強層を形成するために、支持体１０をエッチングするレジスト１５を図８（Ａ）に示す支持体１０に形成したが、本実施形態の製造方法では、すでに図１２に示す最初の段階でニッケル層１９を形成している。よって、本実施形態では、図８（Ｂ）においてニッケル層１９をマスクとして支持体１０にエッチングを行い、補強層５０の開口部５０Ｘの形成と同時に、凹凸条部５０ｓを有した補強層５０を形成する。
以上、本発明の好ましい実施例について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲において、種々の変形、変更が可能なものである。
図１は、従来の一例である配線基板を説明するための図である。 図２（Ａ）は本発明の第１実施形態に係る配線基板１Ａに半導体素子を搭載したものの断面図、図２（Ｂ）は第１実施形態の平面図である。 図３（Ａ）〜（Ｅ）は、第１実施形態の凹凸条部５０ａの変形例を説明するための断面図である。 図４（Ａ）〜（Ｈ）は、第１実施形態の凹凸条部５０ａの変形例を説明するための平面図である。 図５は、第１実施形態の変形例であり、半導体素子が配線層１８Ｃ側に実装された図である。 図６（Ａ）〜（Ｄ）は、本発明の第１実施形態に係る配線基板１Ａの製造方法を説明するための断面図（その１）である。 図７（Ａ）〜（Ｄ）は、本発明の第１実施形態に係る配線基板１Ａの製造方法を説明するための断面図（その２）である。 図８（Ａ）〜（Ｃ）は、本発明の第１実施形態に係る配線基板１Ａの製造方法を説明するための断面図（その３）であり、図８（Ｄ）は本発明に係る第１実施形態の凹凸条部５０ａを説明するための断面図である。 図９（Ａ）本発明の第２実施形態に係る配線基板１Ｃを説明するため断面図である。図９（Ｂ）（Ｃ）は第２実施形態に係る配線基板の変形例を説明するための断面図である。 図１０（Ａ）（Ｂ）は、本発明に係る第２実施形態に係る配線基板１Ｃの製造方法を説明するための断面図である。 図１１（Ａ）は、本発明の第３実施形態に係る配線基板１Ｆを説明するための断面図である。図１１（Ｂ）は、第３実施形態に係る配線基板１Ｆに半導体素子及びヒートスプレッダが実装された状態を説明するための断面図である。図１１（Ｃ）は、第３実施形態の変形例であり、半導体素子が配線層１８Ｃ側に実装された図である。 第３実施形態に係る配線基板１Ｆの製造方法を説明するための図である。
符号の説明
１Ａ，１Ｂ，１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ 配線基板
１０ 支持体
１１ 半導体チップ
1５〜１７ レジスト膜
１８ 第１配線層（接続パッド）
１８ａ 第２配線層
１８ｂ 第３配線層
１８ｃ 第４配線層
１９ ニッケル層
２０ 第１絶縁層
２０ａ 第２絶縁層
２０ｂ 第３絶縁層
２２ ソルダーレジスト
３０ 配線部材
５０ 補強層
５０ａ〜５０ｓ 凹凸条部
６０ 接続部材
８０ ヒートスプレッダ

Claims (4)

  1. 配線層を含む絶縁層が積層された配線部材と、
    該配線部材上の接続パッド部周辺に設けられた補強層とを有した配線基板であって、
    前記補強層は、複数の凹凸条部を有する配線基板。
  2. 前記複数の凹凸条部は、複数の異なる方向に延出するように設けられる請求項１記載の配線基板。
  3. 支持体上に配線層を含む絶縁層を積層して配線部材を形成する工程と、
    前記配線部材から前記支持体の一部を除去して、前記配線層の表面が露出する工程とを有する配線基板の製造方法であって、
    前記支持体の一部を除去することによって複数の凹凸条部を有する補強層を形成する工程を有する配線基板の製造方法。
  4. 支持体上に配線層を含む絶縁層を積層して配線部材を形成する工程と、
    前記配線部材から前記支持体を除去する工程とを有する配線基板の製造方法であって、
    前記支持体が除去された配線部材上に、複数の凹凸条部を有する補強層を接着剤を介在させて配置する工程とを有する配線基板の製造方法。
JP2007302007A 2007-11-21 2007-11-21 配線基板及びその製造方法 Pending JP2009130054A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007302007A JP2009130054A (ja) 2007-11-21 2007-11-21 配線基板及びその製造方法
US12/274,719 US20090134530A1 (en) 2007-11-21 2008-11-20 Wiring substrate and method of manufacturing the same
KR1020080115571A KR20090052814A (ko) 2007-11-21 2008-11-20 배선기판 및 이의 제조방법
TW097145075A TW200924596A (en) 2007-11-21 2008-11-21 Wiring substrate and method of manufacturing the same
EP08169709A EP2066156A3 (en) 2007-11-21 2008-11-21 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302007A JP2009130054A (ja) 2007-11-21 2007-11-21 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009130054A true JP2009130054A (ja) 2009-06-11
JP2009130054A5 JP2009130054A5 (ja) 2010-10-21

Family

ID=40409951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302007A Pending JP2009130054A (ja) 2007-11-21 2007-11-21 配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US20090134530A1 (ja)
EP (1) EP2066156A3 (ja)
JP (1) JP2009130054A (ja)
KR (1) KR20090052814A (ja)
TW (1) TW200924596A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5120342B2 (ja) * 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
KR102079256B1 (ko) * 2013-09-13 2020-02-20 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
US20180190596A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Standoff members for semiconductor package
KR101938104B1 (ko) * 2018-01-25 2019-01-14 주식회사 기가레인 접합 평탄도가 개선된 연성회로기판
CN112038242A (zh) * 2020-09-10 2020-12-04 华进半导体封装先导技术研发中心有限公司 先重布线扇出型封装方法及结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050877A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージ
JP2001060648A (ja) * 1999-08-23 2001-03-06 Dainippon Printing Co Ltd リードフレーム及びその製造方法並びに半導体装置
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
JP2005302922A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552267B2 (en) * 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
KR100516795B1 (ko) 2001-10-31 2005-09-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 다층 회로 기판의 제조 방법
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP4094494B2 (ja) * 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
AU2003227213A1 (en) * 2003-03-26 2004-10-18 Fujitsu Limited Semiconductor device
JP2006186136A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 両面部品実装回路基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050877A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージ
JP2001060648A (ja) * 1999-08-23 2001-03-06 Dainippon Printing Co Ltd リードフレーム及びその製造方法並びに半導体装置
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
JP2005302922A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
TW200924596A (en) 2009-06-01
EP2066156A2 (en) 2009-06-03
KR20090052814A (ko) 2009-05-26
US20090134530A1 (en) 2009-05-28
EP2066156A3 (en) 2009-12-02

Similar Documents

Publication Publication Date Title
JP5144222B2 (ja) 配線基板及びその製造方法
US9060459B2 (en) Printed wiring board and method for manufacturing same
KR101156751B1 (ko) 리지드 플렉서블 프린트 배선판 및 리지드 플렉서블 프린트배선판의 제조방법
JP2009130054A (ja) 配線基板及びその製造方法
JP4835124B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
JP5547594B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP5080234B2 (ja) 配線基板およびその製造方法
JP5096855B2 (ja) 配線基板の製造方法及び配線基板
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
JP2010135418A (ja) 配線基板及び電子部品装置
JP2006278929A (ja) フレキシブル回路基板の製造方法
KR20100090806A (ko) 프린트 배선판 및 그 제조 방법
JP2007266443A (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP5280032B2 (ja) 配線基板
JP5025399B2 (ja) 配線基板及びその製造方法
JP6637847B2 (ja) 配線基板、配線基板の製造方法
JP2017157739A (ja) 電子部品付き配線板の製造方法
JP5854449B2 (ja) 電子回路基板
KR100693146B1 (ko) 다층 인쇄회로기판의 제조방법
TWI741891B (zh) 電路板結構及其製作方法
JP2007109884A (ja) 実装基板および半導体装置
JP2018182252A (ja) プリント配線板の製造方法
JP6387226B2 (ja) 複合基板
KR102021772B1 (ko) 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605