JP2005236244A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2005236244A
JP2005236244A JP2004162913A JP2004162913A JP2005236244A JP 2005236244 A JP2005236244 A JP 2005236244A JP 2004162913 A JP2004162913 A JP 2004162913A JP 2004162913 A JP2004162913 A JP 2004162913A JP 2005236244 A JP2005236244 A JP 2005236244A
Authority
JP
Japan
Prior art keywords
metal foil
metal
substrate
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004162913A
Other languages
English (en)
Other versions
JP2005236244A5 (ja
JP4541763B2 (ja
Inventor
Junichi Nakamura
順一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004162913A priority Critical patent/JP4541763B2/ja
Priority to KR1020050002837A priority patent/KR101093594B1/ko
Priority to US11/034,985 priority patent/US7222421B2/en
Priority to TW094101427A priority patent/TWI343774B/zh
Priority to CNB2005100027170A priority patent/CN100569051C/zh
Publication of JP2005236244A publication Critical patent/JP2005236244A/ja
Publication of JP2005236244A5 publication Critical patent/JP2005236244A5/ja
Priority to US11/700,002 priority patent/US7716826B2/en
Application granted granted Critical
Publication of JP4541763B2 publication Critical patent/JP4541763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

【課題】 製造工程で何ら不具合が発生することなく、回路基板を低コストで製造できる回路基板の製造方法を提供する。
【解決手段】 第1金属(銅)よりなる金属箔16が剥離可能な状態で形成された基板を用意し、金属箔16上に第2金属(はんだ)よりなる金属層24を含むビルドアップ配線を形成し、金属箔16を基板から剥離することにより、金属箔16上にビルドアップ配線が形成された構造の回路部材30を得た後に、回路部材30の金属箔16を金属層24に対して選択的に除去することにより、金属層24を露出させることを含む。
【選択図】 図5


Description

本発明は回路基板の製造方法に係り、さらに詳しくは、電子部品の実装基板に適用できる回路基板の製造方法に関する。
電子部品が実装される回路基板の製造方法として、特許文献1には、銅板の一方の面に所要のビルドアップ多層配線を形成した後に、銅板を選択的に除去することにより、回路基板を得る方法が記載されている。また、特許文献2には、2枚の銅板をその周辺部に接着剤をつけて貼着し、その両面に所要のビルドアップ多層配線をそれぞれ形成し、次いで銅板の周辺部を銅板本体から切り離して2枚の銅板を分離した後に、銅板をそれぞれ選択的に除去することにより、回路基板を得る方法が記載されている。
さらに、特許文献3には、メタルベースの両面に所要のビルドアップ多層配線をそれぞれ形成した後に、メタルベースをその表面に平行な面に沿って切断してメタルベースを2つに分離した後に、各メタルベースを部分的に除去して半導体素子が接続される配線が露出する回路基板を得る方法が記載されている。
特開2000−323613号公報 特開2003−142617号公報 特開2002−83893号公報
しかしながら、特許文献1〜3に関連する製造方法では、基板として比較的重い銅板を使用するので、製造工程において各種のトラブルが発生しやすい。例えば、特許文献2に関連する製造方法では、面積が50×50cm2、厚みが0.4mmの2枚の銅板が使用され、この2枚の銅板を貼着すると重さが1.8kg程度と重くなる。このため、銅板を扱う際に作業性が悪いと共に、製造工程において重い銅板を搬送する必要があるので搬送装置にトラブルが発生しやすい。
また、銅板は最終的に除去されるのでその厚みは薄い方がよいが、薄すぎると弾性及び剛性が弱くなり、搬送時に割れるなどのトラブルが発生する。逆に、銅板の厚みを厚くすると、銅板を除去する際のエッチング量が多くなり、コスト上昇を招くことになる。
さらに、特許文献2に関連する製造方法では、2枚の銅板の接着剤が設けられた周辺部(例えば3cm程度)はいわゆる糊しろとなって破棄されるので、銅板全体を有効利用することができず、生産性が不利になる場合が想定される。
本発明は以上の課題を鑑みて創作されたものであり、製造工程で何ら不具合が発生することなく、回路基板を低コストで製造できる回路基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は回路基板の製造方法に係り、少なくとも一方の面に第1金属よりなる金属箔が剥離可能な状態で形成された基板を用意する工程と、前記金属箔上に、第2金属よりなる金属層を含むビルドアップ配線を形成する工程と、前記金属箔を前記基板から剥離することにより、前記金属箔上に前記ビルドアップ配線が形成された構造の回路部材を得る工程と、前記回路部材の前記金属箔を前記金属層に対して選択的に除去することにより、前記金属層を露出させる工程とを有することを特徴とする。
本発明では、回路基板を製造するためのベース基板として、基板(樹脂など)上に金属箔(銅箔など)が剥離可能な状態で形成されたものが使用される。このため、従来技術のような重い銅板を使用する場合よりも格段に軽量化を図ることができるので、作業性を向上させることができると共に、ベース基板を搬送装置で搬送する際のトラブル発生が防止される。
そして、このベース基板の金属箔上に、第2金属よりなる金属層(はんだ層など)を含むビルドアップ配線が形成された後に、金属箔が基板から剥離されて、金属箔上に金属層を含むビルドアップ配線が形成された構造の回路部材が得られる。続いて、回路部材の金属箔が金属層に対して選択的に除去されて、金属層が露出して回路基板が得られる。回路基板の金属層は、例えば、バンプとして機能し、回路基板に搭載される電子部品(半導体チップなど)に接続される。
第2金属よりなる金属層を含むビルドアップ配線の形成方法は、好適には、まず、所要部に開口部が設けられた絶縁膜がベース基板の金属箔上に形成された後に、その開口部の金属箔の部分に凹部が形成される。続いて、金属箔をめっき給電層に利用した電解めっきにより、凹部及び開口部に金属層(はんだ層など)が形成される。さらに、金属層に接続される配線パターンが絶縁膜上に形成される。
本発明では、薄膜の金属箔(厚みが例えば30〜40μm)上にバンプとなる金属層やそれに接続される配線パターンを形成した後に金属箔を選択的に除去して回路基板を得るようにしたので、従来技術のような銅板(厚みが0.4mm程度)を使用する場合に比べてエッチング量を格段に少なくすることができ、大幅なコスト低減を図ることができる。
さらには、ベース基板の両面側に金属層やそれに接続される配線パターンを形成する場合においても、従来技術のような2枚の銅板の周辺部を貼着する方法と違って、廃棄される部分がないので、ベース基板上の全体領域を有効利用することができ、生産性を向上させることができる。
また、上記した課題を解決するため、本発明は回路基板の製造方法に係り、少なくとも一方の面に金属箔が剥離可能な状態で形成された基板を用意する工程と、開口部が設けられた絶縁膜を前記金属箔上に形成する工程と、前記開口部を介して前記金属箔に電気的に接続される第1配線パターンを前記絶縁膜上に形成する工程と、前記基板から前記金属箔を剥離することにより、前記金属箔、絶縁膜及び前記第1配線パターンにより構成される回路部材を得る工程と、前記回路部材の金属箔をパターニングすることにより、前記第1配線パターンに前記絶縁膜の開口部を介して電気的に接続される第2配線パターンを、前記絶縁膜の第1配線パターンが形成された面と反対面に形成する工程とを有することを特徴とする。
本発明では、基板(樹脂など)上に剥離できる状態で設けられた金属箔上に所要のビルドアップ配線を形成される。次いで、基板から金属箔が剥離され、一方の面にビルドアップ配線が形成され、他方の面に金属箔を設けられた回路部材を得る。その後に、回路部材の金属箔がパターニングされてビルドアップ配線に接続される配線パターンとなる。
このようにしても、上記した発明と同様に、基板の軽量化を図ることができるので、作業性を向上させることができると共に、ベース基板を搬送装置で搬送する際のトラブル発生が防止される。また、本発明では、金属箔は、最終的に除去されるのではなく、配線パターンとして有効利用するようにしたので、さらに低コスト化を図ることができる。
以上説明したように、本発明では、製造工程で何ら不具合が発生することなく、回路基板を低コストで製造することができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図1〜図5は本発明の第1実施形態の回路基板の製造方法を順に示す断面図である。
図1(a)に示すように、まず、ガラスエポキシ樹脂などよりなる樹脂基板10を用意する。その後に、図1(b)に示すように、厚さが3〜5μmの薄膜銅箔12上に厚みが30〜40μmのキャリア銅箔16が剥離層(接着層)14を介して貼着された構造のキャリア付き銅箔18を用意する。キャリア銅箔16は、薄膜銅箔12の取り扱いを容易にするための支持材として設けられている。
次いで、同じく図1(b)に示すように、このキャリア付き銅箔18の薄膜銅箔12の露出面を樹脂基板10の両面にそれぞれ貼着する。このとき、キャリア付き銅箔18の薄膜銅箔12の露出面にはこぶ状の凹凸が付与されているため、銅箔18の凹凸が樹脂基板10に食い込んでいわゆるアンカー効果により、キャリア付き銅箔18は樹脂基板10に密着性がよい状態で貼着される。一方、薄膜銅箔12とキャリア銅箔16とは剥離層14を介して貼着されており、キャリア銅箔16は剥離層14との界面から容易に剥離できるようになっている。
本実施形態では、図1(b)の構造体をベース基板20として使用する。本実施形態に係るベース基板20は、樹脂基板10上にキャリア付き銅箔18が貼着されたものであるので、従来技術で使用される銅板よりも格段に軽量化を図ることができる。これにより、ベース基板20の取り扱いが容易となって作業性が向上すると共に、ベース基板20を搬送装置で搬送する際のトラブル発生が防止される。
次いで、このようなベース基板20の両面にビルドアップ多層配線を形成する。すなわち、図1(c)に示すように、まず、所要部に開口部22xが設けられた第1絶縁膜22をベース基板20の両面側のキャリア銅箔16上にそれぞれ形成する。第1絶縁膜22の材料としては、エポキシ系樹脂、ポリイミド系樹脂、ノボラック系樹脂又はアクリル系樹脂などが使用される。第1絶縁膜22の形成方法としては、感光性樹脂膜をフォトリソグラフィによりパターニングする方法がある。又は、フィルム状の樹脂をラミネートして形成するか、又は樹脂膜をスピンコートもしくは印刷により形成し、その後に、この樹脂膜をレーザやRIEによりエッチングすることにより開口部を形成する方法を採用してもよい。あるいは、フィルム状の樹脂の所要部を金型により打ち抜いて開口部を形成し、この樹脂膜を貼着する方法を用いてもよい。さらには、スクリーン印刷により開口部が設けられた樹脂膜をパターニングしてもよい。
次いで、図2(a)に示すように、第1絶縁膜22の開口部22xに露出するキャリア銅箔16の部分をエッチングすることにより凹部16xを形成する。
続いて、図2(b)に示すように、キャリア銅箔16をめっき給電層に利用した電解めっきにより、ベース基板20の両面側のキャリア銅箔16の凹部16x及び第1絶縁膜22の開口部22xの一部にはんだ層24をそれぞれ形成する。なお、後述するように、キャリア銅箔16は最終的にエッチングされて除去されるので、キャリア銅箔16上に形成される金属層の材料としては、キャリア銅箔16のエッチングに対して耐性をもつ金属が選択される。そのような金属材料としては、はんだの他に金(Au)などがある。
続いて、図2(c)に示すように、はんだ層24に接続される第1配線パターン26を樹脂基板10の両面側の第1絶縁膜22上にそれぞれ形成する。第1配線パターン26は、例えばセミアディティブ法により形成される。詳しく説明すると、まず、無電解めっき又はスパッタ法により、Cuシード層(不図示)を形成した後に、第1配線パターン26に対応する開口部を備えたレジスト膜(不図示)を形成する。次いで、Cuシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にCu膜パターン(不図示)を形成する。続いて、レジスト膜を除去した後に、Cu膜パターンをマスクにしてCuシード層をエッチングすることにより、第1配線パターン26を得る。
次いで、図3(a)に示すように、第1配線パターン26上にビアホール22yが設けられた第2絶縁膜22aをベース基板20の両面側にそれぞれ形成する。第2絶縁膜22aは、前述した第1絶縁膜22と同様な方法により形成される。続いて、図3(b)に示すように、前述した第1配線パターン26の形成方法と同様な方法により、ビアホール22yを介して第1配線パターン26に接続される第2配線パターン26aをベース基板20の両面側の第2絶縁膜22a上にそれぞれ形成する。
以上により、キャリア銅箔16上に、はんだ層24を含むビルドアップ配線が形成される。図3(b)では、はんだ層24に接続される2層の第1、第2配線パターン26,26aが形成された形態が例示されているが、n層(nは1以上の整数)の配線パターンを形成した形態としてもよい。
さらに、図4(a)に示すように、ベース基板20の両面側の第2配線パターン26aの接続部26xをそれぞれ露出させる開口部28xが設けられたソルダレジスト膜28を図3(b)の構造体の両面にそれぞれ形成する。
続いて、図4(b)に示すように、樹脂基板10の両面側のキャリア銅箔16を剥離層14との界面からそれぞれ剥離することにより、樹脂基板10からキャリア銅箔16を分離する。これにより、図5(a)に示すようなキャリア銅箔16上にはんだ層24を含むビルドアップ配線が形成された構造の回路部材30が得られる。
その後に、図5(b)に示すように、この回路部材30のキャリア銅箔16をはんだ層24及び第1絶縁膜22に対して選択的に除去する。例えば、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、はんだ層24及び第1絶縁膜22に対してキャリア銅箔16を選択的にエッチングして除去することができる。
これにより、第1配線パターン26の下面に接続されたはんだ層24が露出してバンプ25となり、第1実施形態の回路基板1が得られる。
図6は本発明の実施形態の回路基板を電子部品のパッケージに使用した一例を示す断面図である。本実施形態の回路基板1では、図6に示すように、電子部品のパッケージに使用される場合は、回路基板1のバンプ25に半導体チップなどの電子部品40が接続され、第2配線パターン26aの接続部26xに外部接続端子27が設けられる。図6には、回路基板1をBGA(Ball Grid Array)型として使用する形態が例示されており、この場合、外部接続端子27ははんだボールより構成される。また、回路基板1をPGA(Pin Grid Array)型として使用する場合は、第2配線パターン26aの接続部26xにリードピンが接続される。また、回路基板1をLGA(Land Grid Array)型として使用する場合は、接続部26xがランドとして使用される。
そして、回路基板1の外部接続端子27(はんだボールやリードピン)、又は第2配線パターン26aの接続部26x(ランド)が配線基板(マザーボード)に実装される。
キャリア銅箔16上に形成されるバンプ25は位置精度が高くかつ高密度で形成され、しかもバンプ25に接続される配線パターンもキャリア銅箔16側の方が高精度で形成される。これは、配線パターンを積層するにつれて絶縁膜の平坦性が悪くなる傾向があるので、上側の配線パターンの方が下側の配線パターンよりも精度が低下しやすいからである。
従って、本実施形態の回路基板1では、図6に示すように、バンプ25を高密度な接続部を備えた電子部品に接続される接続端子として利用すると都合がよい。
あるいは、図6の形態とは逆に、第2配線パターン26aの接続部26xに半導体チップなどの電子部品のバンプが接続され、回路基板1のバンプ25が配線基板(マザーボード)に接続されるようにしても差し支えない。
なお、本実施形態では、第1金属よりなる金属箔としてキャリア銅箔16を例示し、第2金属よりなる金属層としてはんだ層24を例示したが、この組み合わせに限定されるものではなく、第1金属が第2金属に対して選択的に除去できる金属材料の組み合わせを採用することができる。
また、樹脂基板10の両面にキャリア付き銅箔18が貼着されたベース基板20使用し、その両面側にビルドアップ配線をそれぞれ形成する形態を例示したが、樹脂基板10の片面にキャリア付き銅箔18が貼着されたベース基板を使用し、その片面にビルドアップ配線を形成するようにしてもよい。さらには、ベース基板20の一方の面から複数の回路基板が得られるようにしてもよい。
本実施形態では、回路基板1を製造するためのベース基板20として、樹脂基板10上にキャリア付き銅箔18が貼着されたものを使用するので、軽量化を図ることができ、製造工程での搬送時にトラブルが発生しにくい。
また、キャリア銅箔16はその厚みが例えば30〜40μmであって、従来技術で使用される銅板(厚みが0.4mm)よりも厚みが格段に薄いためエッチング量を大幅に削減することができ、コスト低減を図ることができる。
さらには、2枚の銅板の周辺部を貼着してベース基板として使用する従来技術と違って、廃棄される領域がなくベース基板20上の全体領域を有効利用することができるので、生産性を向上させることができる。
(第2の実施の形態)
図7〜図10は本発明の第2実施形態の回路基板の製造方法を順に示す断面図である。第2実施形態が第1実施形態と異なる点は、ベース基板として、樹脂基板上に剥離できる状態で1層の銅箔が形成されたものを使用し、銅箔を最終的に除去するのではなく、銅箔を配線パターンとして利用することにある。
第2実施形態の回路基板の製造方法は、図7(a)に示すように、まず、第1実施形態と同様な樹脂基板10を用意し、厚みが例えば10〜40μmの銅箔12を樹脂基板10の両面に接着層13でそれぞれ貼着する。図7(b)の平面図を加えて参照すると、接着層13は樹脂基板10の全体にわたって設けられるのではなく、樹脂基板10のうちの周縁側のリング状領域(図7(b)の斜線部)に選択的に設けられる。つまり、樹脂基板10と銅箔12は、接着層13が設けられた部分以外の領域では単に接触した状態となっている。
第2実施形態では、図7(a)の構造体をベース基板20aとして使用する。ベース基板20aは、樹脂基板10上に銅箔12が設けられたものであるので、第1実施形態と同様に、従来技術よりも軽量化を図ることができ、ベース基板20aの取り扱いが容易となって搬送トラブルの発生が防止される。
続いて、図8(a)に示すように、開口部32xが設けられた絶縁膜32をベース基板20aの両面側の銅箔12上にそれぞれ形成する。これにより、絶縁膜32の開口部32xの底部に銅箔12が露出した状態となる。そのような絶縁膜32は、第1実施形態の第1絶縁膜22と同様な材料及び方法によって形成される。
次いで、図8(b)に示すように、第1実施形態で説明したセミアディティブ法などにより、絶縁膜32の開口部32xを介して銅箔12に電気的に接続される第1配線パターン36をベース基板20aの両面側の絶縁膜32上にそれぞれ形成する。なお、ベース基板20aの両面側の絶縁膜32上にn層(nは1以上の整数)の配線パターンがそれぞれ積層されるようにしてもよい。
その後に、図8(c)に示すように、第1配線パターン36上に開口部28xが設けられたソルダレジスト膜28をベース基板20aの両面側にそれぞれ形成する。さらに、ソルダレジスト膜28の開口部28x内の第1配線パターン36上にNi/Auめっきを施すことにより接続部29を形成する。
次いで、図8(c)のAで示される部分(図7(b)の接着層13から内側のリング状部分に相当)を切断する。これにより、図9(a)に示すように、図8(c)の構造体からベース基板20aの接着層13を含む周縁部分が除去される。
この段階では、図9(a)の構造体では接着層13が形成された領域が除去されていることから、樹脂基板10と銅箔12とは全体にわたって単に接触しているだけであり、樹脂基板10と銅箔12とを容易に分離できる状態となっている。
次いで、図9(b)に示すように、樹脂基板10と銅箔12との界面から剥離し、樹脂基板10と銅箔12とを分離することにより、2つの回路部材50が得られる。回路部材50は、銅箔12、絶縁膜32、その開口部32xを介して銅箔12に接続された第1配線パターン36及びソルダレジスト膜28により構成される。そして、樹脂基板10は廃棄される。
続いて、図10(a)に示すように、回路部材50の一方の面の銅箔12をフォトリソグラフィ及びエッチングによりパターニングして第2配線パターン36aを形成する。第2配線パターン36aは絶縁膜32の開口部32xを介して第1配線パターン36に電気的に接続される。その後に、図10(b)に示すように、第2配線パターン36a上に開口部28xが設けられたソルダレジスト膜28を図10(a)の回路部材50の下面側に形成する。さらに、ソルダレジスト膜28の開口部28xの第2配線パターン36a上にNi/Auめっきを施して接続部29を形成する。
以上により、第2実施形態の回路基板1aが得られる。
なお、樹脂基板10の片面に銅箔12が設けられたべース基板を使用し、その片面にビルドアップ配線を形成するようにしてもよい。また、ベース基板20の片面側から複数の回路基板が得られるようにしてもよい。
本実施形態に係る回路基板1aでは、好適には、回路基板1aの第1配線パターン36の接続部29が配線基板(マザーボード)に接続される外部接続部となり、第2配線パターン36aの接続部29に半導体チップなどの電子部品(不図示)が接続される。あるいは、逆に、回路基板1aの第1配線パターン36の接続部29に半導体チップなどの電子部品が接続され、第2配線パターン36aの接続部29が外部接続部になるようにしても差し支えない。
以上説明したように、第2実施形態では、まず、樹脂基板10の周縁部に設けられた接着層13によって樹脂基板10上に貼着された銅箔12の上に所要のビルドアップ配線が形成される。その後に、樹脂基板10の接着層13を含む周縁部分が切断されて除去される。次いで、樹脂基板10と銅箔12との界面から剥離し、一方の面にビルドアップ配線を備え、他方の面に銅箔12を備えた回路部材50を得る。その後に、回路部材50の銅箔12をパターニングする。
第2実施形態では、第1実施形態と同様な技術思想に基づいて、ベース基板20aとして樹脂基板10上に銅箔12が設けられたものを使用するので、第1実施形態と同様に、ベース基板20aの軽量化を図ることができ、製造工程での搬送トラブルの発生が防止される。
さらには、第2実施形態では、第1実施形態と違って、銅箔12は最終的に除去されるのではなく、第2配線パターン36aとして利用されるようにしたので、第1実施形態よりも銅箔12を有効利用できるという観点から低コスト化を図ることができる。しかも、樹脂基板(支持板)10は銅箔12から分離された後に廃棄されるので、従来技術のような支持金属板をエッチングにより除去する必要もないので、製造工程が簡易になり、製造コストを低減することができる。
さらに、第2実施形態では、1層の銅箔12が貼着された樹脂基板10をベース基板20aとして使用するので、第1実施形態よりもベース基板の構造を簡易とすることができる。
(第3の実施の形態)
図11及び図12は本発明の第3実施形態の回路基板の製造方法を順に示す断面図である。第3実施形態が第2実施形態と異なる点は、ベース基板として、樹脂基板上に剥離層を介して銅箔が貼着されたものを使用することにある。
第3実施形態の回路基板の製造方法は、図11(a)に示すように、まず、樹脂基板10の両面側に剥離層14を介して銅箔12が貼着された構造のベース基板20bを用意する。剥離層14はシリコーンなどよりなり、後の工程で、剥離層14と銅箔12との界面から容易に剥離できるようになっている。
次いで、図11(b)に示すように、第1実施形態と同様な方法により、ベース基板20bの両面側の銅箔12上に、開口部32xが設けられた絶縁膜32をそれぞれ形成した後に、開口部32xを介して銅箔12に電気的に接続される第1配線パターン36をそれぞれ形成する。
続いて、図11(c)に示すように、第2実施形態と同様に、ベース基板20bの両面側の第1配線パターン36上に開口部28xが設けられたソルダレジスト膜28をそれぞれ形成した後に、その開口部28x内の第1配線パターン36上にNi/Auめっきを施すことにより接続部29をそれぞれ形成する。
次いで、図12(a)に示すように、剥離層14と銅箔12との界面から剥離し、2つの回路部材50を得る。そして、剥離層14が残された樹脂基板10は廃棄される。
さらに、図12(b)に示すように、回路部材50の銅箔12をパターニングすることにより、絶縁膜32の開口部32xを介して第1配線パターン36に接続される第2配線パターン36aを形成する。
さらに、図12(c)に示すように、第2配線パターン36a上に開口部28xが設けられたソルダレジスト膜28を図12(b)の回路部材50の下面側に形成した後に、その開口部28xの第2配線パターン36a上に接続部29を形成する。
以上により、第2実施形態と同一構造の回路基板1bが得られる。
第3実施形態は、第1及び2実施形態と同様な効果を奏する。さらに、第3実施形態では、ベース基板20bとして樹脂基板10上に剥離層14を介して銅箔12が貼着されたものを使用し、剥離層14と銅箔12の界面から容易に剥離することができる。このため、第2実施形態と違って、樹脂基板10と銅箔12とを剥離するためにベース基板20bの周縁部分を切断する必要がないので、第2実施形態よりも製造工程を簡易とすることができ、製造コストをさらに低減することができる。
なお、前述した第2及び第3実施形態において、銅箔12を配線パターンとして利用する代わりに、第1実施形態のキャリア銅箔16と同様に、銅箔12に凹部を設け、バンプ形成に利用するようにしてもよい。
図1(a)〜(c)は本発明の第1実施形態の回路基板の製造方法を示す断面図(その1)である。 図2(a)〜(c)は本発明の第1実施形態の回路基板の製造方法を示す断面図(その2)である。 図3(a)及び(b)は本発明の第1実施形態の回路基板の製造方法を示す断面図(その3)である。 図4(a)及び(b)は本発明の第1実施形態の回路基板の製造方法を示す断面図(その4)である。 図5(a)及び(b)は本発明の第1実施形態の回路基板の製造方法を示す断面図(その5)である。 図6は本発明の第1実施形態の回路基板を電子部品のパッケージに使用した一例を示す断面図である。 図7(a)及び(b)は本発明の第2実施形態の回路基板の製造方法を示す断面図(その1)である。 図8(a)〜(c)は本発明の第2実施形態の回路基板の製造方法を示す断面図(その2)である。 図9(a)及び(b)は本発明の第2実施形態の回路基板の製造方法を示す断面図(その3)である。 図10(a)及び(b)は本発明の第2実施形態の回路基板の製造方法を示す断面図(その4)である。 図11(a)〜(c)は本発明の第3実施形態の回路基板の製造方法を示す断面図(その1)である。 図12(a)〜(c)は本発明の第3実施形態の回路基板の製造方法を示す断面図(その2)である。
符号の説明
1…回路基板、10…樹脂基板、12…薄膜銅箔(又は銅箔)、13…接着層、14…剥離層、16…キャリア銅箔(金属箔)、16x…凹部、18…キャリア付き銅箔、20,20a,20b…ベース基板、22…第1絶縁膜、22x,28x,32x…開口部、22a…第2絶縁膜、22y…ビアホール、24…はんだ層(金属層)、25…バンプ、26,36…第1配線パターン、26a,36a…第2配線パターン、26x,29…接続部、27…外部接続端子、28…ソルダレジスト膜、30,50…回路部材、32…絶縁膜、40…電子部品。

Claims (12)

  1. 少なくとも一方の面に第1金属よりなる金属箔が剥離可能な状態で形成された基板を用意する工程と、
    前記金属箔上に、第2金属よりなる金属層を含むビルドアップ配線を形成する工程と、
    前記金属箔を前記基板から剥離することにより、前記金属箔上に前記ビルドアップ配線が形成された構造の回路部材を得る工程と、
    前記回路部材の前記金属箔を前記金属層に対して選択的に除去することにより、前記金属層を露出させる工程とを有することを特徴とする回路基板の製造方法。
  2. 前記金属箔上にビルドアップ配線を形成する工程は、
    所要部に開口部が設けられた絶縁膜を前記金属箔上に形成する工程と、
    前記絶縁膜の開口部の前記金属箔の部分に凹部を形成する工程と、
    前記金属箔をめっき給電層に利用した電解めっきにより、前記凹部及び前記開口部の少なくとも一部に前記金属層を形成する工程と、
    前記金属層に前記開口部を介して接続される配線パターンを前記絶縁膜上に形成する工程とを含むことを特徴とする請求項1に記載の回路基板の製造方法。
  3. 少なくとも一方の面に金属箔が剥離可能な状態で形成された基板を用意する工程と、
    開口部が設けられた絶縁膜を前記金属箔上に形成する工程と、
    前記開口部を介して前記金属箔に電気的に接続される第1配線パターンを前記絶縁膜上に形成する工程と、
    前記基板から前記金属箔を剥離することにより、前記金属箔、絶縁膜及び前記第1配線パターンにより構成される回路部材を得る工程と、
    前記回路部材の金属箔をパターニングすることにより、前記第1配線パターンに前記絶縁膜の開口部を介して電気的に接続される第2配線パターンを、前記絶縁膜の第1配線パターンが形成された面と反対面に形成する工程とを有することを特徴とする回路基板の製造方法。
  4. 前記金属箔が剥離可能な状態で形成された基板は、該基板の周縁部に選択的に設けられた接着層によって前記基板上に前記金属箔が貼着されたものであり、
    前記回路部材を得る工程は、前記基板の前記接着層を含む周縁部分を切断して除去した後に、前記基板から前記金属箔を分離することを含むことを特徴とする請求項3に記載の回路基板の製造方法。
  5. 前記金属箔が剥離可能な状態で形成された基板は、前記基板と前記金属箔の間に剥離層が介在したものであり、
    前記回路部材を得る工程は、前記剥離層と前記金属箔の界面から剥離することを含むことを特徴とする請求項3に記載の回路基板の製造方法。
  6. 前記第1の金属よりなる金属箔は、銅箔であり、前記第2の金属よりなる前記金属層は、はんだ層であることを特徴とすることを特徴とする請求項1又は2に記載の回路基板の製造方法。
  7. 前記基板は、樹脂よりなることを特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。
  8. 前記金属箔が剥離可能な状態で形成された基板は、
    銅箔、剥離層及びキャリア銅箔が順に積層された構造のキャリア付き銅箔が貼着された基板であって、前記金属箔は前記キャリア銅箔であり、
    前記回路部材を得る工程において、前記キャリア銅箔を前記剥離層との界面から剥離することを特徴とする請求項1又は2に記載の回路基板の製造方法。
  9. 前記基板の両面に前記キャリア付き銅箔が貼着されており、前記基板の両面側から前記回路部材がそれぞれ得られることを特徴とする請求項8に記載の回路基板の製造方法。
  10. 前記金属箔が剥離可能な状態で形成された基板を用意する工程において、前記金属箔は前記基板の両面に設けられており、
    前記回路部材を得る工程において、前記基板の両面側から前記回路部材がそれぞれ得られることを特徴とする請求項3乃至5のいずれか一項に記載の回路基板の製造方法。
  11. 前記金属層を露出させる工程において、前記金属層は前記配線パターンに接続されるバンプとなることを特徴とする請求項1、2又は8に記載の回路基板の製造方法。
  12. 前記配線パターンを前記絶縁膜上に形成する工程において、前記配線パターンはn層(nは1以上の整数)で積層されて形成されることを特徴とする請求項2又は3に記載の回路基板の製造方法。
JP2004162913A 2004-01-19 2004-06-01 回路基板の製造方法 Expired - Fee Related JP4541763B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004162913A JP4541763B2 (ja) 2004-01-19 2004-06-01 回路基板の製造方法
KR1020050002837A KR101093594B1 (ko) 2004-01-19 2005-01-12 회로 기판의 제조 방법
US11/034,985 US7222421B2 (en) 2004-01-19 2005-01-14 Circuit substrate manufacturing method
TW094101427A TWI343774B (en) 2004-01-19 2005-01-18 Circuit substrate manufacturing method
CNB2005100027170A CN100569051C (zh) 2004-01-19 2005-01-19 电路基板制造方法
US11/700,002 US7716826B2 (en) 2004-01-19 2007-01-31 Circuit substrate manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004010467 2004-01-19
JP2004162913A JP4541763B2 (ja) 2004-01-19 2004-06-01 回路基板の製造方法

Publications (3)

Publication Number Publication Date
JP2005236244A true JP2005236244A (ja) 2005-09-02
JP2005236244A5 JP2005236244A5 (ja) 2005-12-22
JP4541763B2 JP4541763B2 (ja) 2010-09-08

Family

ID=34889289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162913A Expired - Fee Related JP4541763B2 (ja) 2004-01-19 2004-06-01 回路基板の製造方法

Country Status (5)

Country Link
US (2) US7222421B2 (ja)
JP (1) JP4541763B2 (ja)
KR (1) KR101093594B1 (ja)
CN (1) CN100569051C (ja)
TW (1) TWI343774B (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149731A (ja) * 2005-11-24 2007-06-14 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法
JP2007158150A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
WO2009008307A1 (ja) * 2007-07-12 2009-01-15 Sony Chemical & Information Device Corporation 配線基板の製造方法
JP2009054969A (ja) * 2007-08-29 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US7517730B2 (en) 2005-10-14 2009-04-14 Samsung Electro-Mechanics Co., Ltd. Coreless substrate and manufacturing method thereof
US7594317B2 (en) 2005-12-07 2009-09-29 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
JPWO2008029813A1 (ja) * 2006-09-04 2010-01-21 日本電気株式会社 配線基板複合体、半導体装置、及びそれらの製造方法
JP2010147452A (ja) * 2008-12-17 2010-07-01 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いる基板製造方法
JP2010251690A (ja) * 2009-04-14 2010-11-04 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いた基板製造方法
JP2011035358A (ja) * 2009-07-31 2011-02-17 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
JP2011035359A (ja) * 2009-07-31 2011-02-17 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
KR101055586B1 (ko) 2009-07-03 2011-08-08 삼성전기주식회사 금속범프를 갖는 인쇄회로기판의 제조방법
US8051557B2 (en) 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
US8176627B2 (en) 2007-02-28 2012-05-15 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component device
JP2012099808A (ja) * 2010-11-04 2012-05-24 Samsung Electro-Mechanics Co Ltd 回路基板の製造方法
JP2012146990A (ja) * 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置
JP2013021294A (ja) * 2011-07-12 2013-01-31 Samsung Electro-Mechanics Co Ltd キャリア部材とその製造方法及びこれを用いたプリント回路基板の製造方法
JP2013251563A (ja) * 2013-07-23 2013-12-12 Mitsui Mining & Smelting Co Ltd コアレスビルドアップ用支持基板
JP2014027250A (ja) * 2012-07-26 2014-02-06 Samsung Electro-Mechanics Co Ltd 積層型コアレス基板及びその製造方法
WO2014034112A1 (ja) * 2012-08-31 2014-03-06 パナソニック株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
WO2014050662A1 (ja) * 2012-09-28 2014-04-03 日東電工株式会社 半導体装置の製造方法、及び、接着シート
WO2014119178A1 (ja) * 2013-01-30 2014-08-07 京セラ株式会社 実装構造体の製造方法
CN105228360A (zh) * 2015-08-28 2016-01-06 上海美维科技有限公司 一种带载超薄印制电路板的制造方法
CN112566391A (zh) * 2020-11-24 2021-03-26 深圳和美精艺半导体科技股份有限公司 一种三层板msap工艺制造方法及三层板

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
TWI285424B (en) * 2005-12-22 2007-08-11 Princo Corp Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
JP5258045B2 (ja) 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100897668B1 (ko) 2007-09-18 2009-05-14 삼성전기주식회사 캐리어를 이용한 인쇄회로기판의 제조 방법
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
KR100925669B1 (ko) * 2007-12-27 2009-11-10 대덕전자 주식회사 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
CN101528009B (zh) * 2008-03-06 2012-05-23 欣兴电子股份有限公司 线路结构的制造方法
FI121909B (fi) * 2008-04-18 2011-05-31 Imbera Electronics Oy Piirilevy ja menetelmä sen valmistamiseksi
US9049807B2 (en) * 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
JP5281346B2 (ja) * 2008-09-18 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP4533449B2 (ja) 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
TWI404481B (zh) * 2009-05-06 2013-08-01 Nan Ya Printed Circuit Board 電路板結構及其製造方法
CN101924037B (zh) * 2009-06-16 2012-08-22 日月光半导体制造股份有限公司 无核心封装基板的制造方法
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
JP2011108969A (ja) * 2009-11-20 2011-06-02 Hitachi Cable Ltd 太陽電池モジュールの製造方法、及び太陽電池用配線基板
KR101089649B1 (ko) * 2009-12-01 2011-12-06 삼성전기주식회사 금속적층판 및 이를 이용한 코어기판 제조방법
JP2011138869A (ja) * 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TWI455216B (zh) * 2010-05-20 2014-10-01 Adl Engineering Inc 四邊扁平無接腳封裝方法及其製成之結構
JP5395745B2 (ja) * 2010-05-28 2014-01-22 新光電気工業株式会社 仮基板の製造装置及び製造方法
TWI393494B (zh) * 2010-06-11 2013-04-11 Unimicron Technology Corp 具有線路的基板條及其製造方法
CN102315202B (zh) * 2010-07-02 2016-03-09 欣兴电子股份有限公司 具有线路的基板条及其制造方法
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
US20120174394A1 (en) * 2011-01-11 2012-07-12 Samsung Electro Mechanics Co., Ltd. Method for manufacturing multilayer circuit board
TWI413475B (zh) * 2011-03-09 2013-10-21 Subtron Technology Co Ltd 電氣結構製程及電氣結構
TWI445626B (zh) * 2011-03-18 2014-07-21 Eternal Chemical Co Ltd 製造軟性元件的方法
TWI533380B (zh) * 2011-05-03 2016-05-11 旭德科技股份有限公司 封裝結構及其製作方法
TWI417002B (zh) * 2011-09-19 2013-11-21 Unimicron Technology Corp 線路板及其製作方法
US9230899B2 (en) 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
TWI419627B (zh) * 2011-10-12 2013-12-11 Subtron Technology Co Ltd 線路板結構及其製作方法
CN103066048B (zh) * 2011-10-21 2015-11-25 欣兴电子股份有限公司 具有支撑体的封装基板、封装结构及其制法
CN103066049B (zh) * 2011-10-24 2015-09-02 联致科技股份有限公司 封装基板及其制法
KR101877307B1 (ko) * 2012-07-09 2018-07-11 삼성전자주식회사 반도체 패키지 기판 및 이를 이용한 반도체 패키지 제조 방법
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
TWI463620B (zh) * 2012-08-22 2014-12-01 矽品精密工業股份有限公司 封裝基板之製法
CN103681518A (zh) * 2012-09-12 2014-03-26 景硕科技股份有限公司 芯片及载板的封装结构
CN103681373A (zh) * 2012-09-12 2014-03-26 景硕科技股份有限公司 芯片及载板的封装方法
KR101978371B1 (ko) * 2012-10-29 2019-05-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
CN102970827B (zh) * 2012-11-19 2015-04-22 胜宏科技(惠州)股份有限公司 一种混合材料印刷线路板制作方法
TWI482548B (zh) * 2013-02-04 2015-04-21 Unidisplay Inc 線路結構的製造方法
CN104219876A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
JP6161437B2 (ja) 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
CN104703399A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 电路板及其制作方法
US9210816B1 (en) * 2013-12-18 2015-12-08 Stats Chippac Ltd. Method of manufacture of support system with fine pitch
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9171739B1 (en) * 2014-06-24 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
TWI545997B (zh) * 2014-07-31 2016-08-11 恆勁科技股份有限公司 中介基板及其製法
CN104183567B (zh) * 2014-08-19 2017-03-01 华进半导体封装先导技术研发中心有限公司 薄型封装基板及其制作工艺
US20160073505A1 (en) * 2014-09-05 2016-03-10 Unimicron Technology Corp. Manufacturing method of multilayer flexible circuit structure
US9408301B2 (en) * 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
CN105632938B (zh) * 2014-11-28 2019-02-05 深南电路有限公司 一种金属载体的加工方法及封装基板
CN106063393B (zh) * 2015-02-16 2019-03-22 日本梅克特隆株式会社 柔性印刷布线板的制造方法
KR20170023310A (ko) * 2015-08-20 2017-03-03 에스케이하이닉스 주식회사 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
EP3496138B1 (en) * 2016-08-05 2024-01-17 Mitsubishi Gas Chemical Company, Inc. Support substrate and method for manufacturing package substrate for mounting semiconductor element
CN106531642A (zh) * 2016-12-07 2017-03-22 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
KR101932326B1 (ko) * 2016-12-20 2018-12-24 주식회사 두산 인쇄회로기판 및 이의 제조방법
CN109788665B (zh) * 2017-11-14 2020-07-31 何崇文 含电子元件的线路基板及其制作方法
KR101955685B1 (ko) * 2018-07-20 2019-03-08 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 제조 방법 및 연성 인쇄 회로 기판
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
KR20200097977A (ko) * 2019-02-11 2020-08-20 삼성전기주식회사 인쇄회로기판
US11335712B2 (en) 2019-05-13 2022-05-17 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
US11178774B1 (en) * 2021-03-23 2021-11-16 Chung W. Ho Method for manufacturing circuit board
CN113257688A (zh) * 2021-05-12 2021-08-13 华宇华源电子科技(深圳)有限公司 一种芯片封装方法和芯片封装结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002094236A (ja) * 2000-09-11 2002-03-29 Ibiden Co Ltd 多層回路基板の製造方法
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2002359471A (ja) * 2001-03-28 2002-12-13 North:Kk 多層配線基板の製造方法及び配線基板形成用金属板
JP2003142617A (ja) * 2001-10-31 2003-05-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US5376226A (en) * 1993-01-28 1994-12-27 Trw Inc. Method of making connector for integrated circuit chips
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
KR100302652B1 (ko) * 1998-09-11 2001-11-30 구자홍 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3498732B2 (ja) 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
US6772515B2 (en) * 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
US6582036B2 (en) * 2001-07-23 2003-06-24 The Vendo Company Door retaining device
US6724834B2 (en) * 2002-02-22 2004-04-20 Albert L. Garrett Threshold detector for detecting synchronization signals at correlator output during packet acquisition

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002094236A (ja) * 2000-09-11 2002-03-29 Ibiden Co Ltd 多層回路基板の製造方法
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2002359471A (ja) * 2001-03-28 2002-12-13 North:Kk 多層配線基板の製造方法及び配線基板形成用金属板
JP2003142617A (ja) * 2001-10-31 2003-05-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7981728B2 (en) 2005-10-14 2011-07-19 Samsung Electro-Mechanics Co., Ltd. Coreless substrate
US7517730B2 (en) 2005-10-14 2009-04-14 Samsung Electro-Mechanics Co., Ltd. Coreless substrate and manufacturing method thereof
JP2007149731A (ja) * 2005-11-24 2007-06-14 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法
JP2007158150A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI399153B (zh) * 2005-12-07 2013-06-11 Shinko Electric Ind Co 配線基板的製造方法及電子組件安裝結構的製造方法(一)
US7543374B2 (en) 2005-12-07 2009-06-09 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate
US7594317B2 (en) 2005-12-07 2009-09-29 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component mounting structure
US8051557B2 (en) 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
JPWO2008029813A1 (ja) * 2006-09-04 2010-01-21 日本電気株式会社 配線基板複合体、半導体装置、及びそれらの製造方法
US8176627B2 (en) 2007-02-28 2012-05-15 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate and method of manufacturing electronic component device
WO2009008307A1 (ja) * 2007-07-12 2009-01-15 Sony Chemical & Information Device Corporation 配線基板の製造方法
JP2009054969A (ja) * 2007-08-29 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010147452A (ja) * 2008-12-17 2010-07-01 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いる基板製造方法
JP2010251690A (ja) * 2009-04-14 2010-11-04 Samsung Electro-Mechanics Co Ltd 基板製造用キャリア部材及びこれを用いた基板製造方法
KR101055586B1 (ko) 2009-07-03 2011-08-08 삼성전기주식회사 금속범프를 갖는 인쇄회로기판의 제조방법
JP2011035358A (ja) * 2009-07-31 2011-02-17 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
JP2011035359A (ja) * 2009-07-31 2011-02-17 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
US8729406B2 (en) 2009-07-31 2014-05-20 Samsung Electro-Mechanics Co., Ltd Method of fabricating a printed circuit board
US8234781B2 (en) 2009-07-31 2012-08-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of fabricating the same
JP2012099808A (ja) * 2010-11-04 2012-05-24 Samsung Electro-Mechanics Co Ltd 回路基板の製造方法
JP2013021294A (ja) * 2011-07-12 2013-01-31 Samsung Electro-Mechanics Co Ltd キャリア部材とその製造方法及びこれを用いたプリント回路基板の製造方法
JP2012146990A (ja) * 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置
JP2014027250A (ja) * 2012-07-26 2014-02-06 Samsung Electro-Mechanics Co Ltd 積層型コアレス基板及びその製造方法
WO2014034112A1 (ja) * 2012-08-31 2014-03-06 パナソニック株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
JP2014049645A (ja) * 2012-08-31 2014-03-17 Panasonic Corp 剥離可能銅箔付き基板及び回路基板の製造方法
WO2014050662A1 (ja) * 2012-09-28 2014-04-03 日東電工株式会社 半導体装置の製造方法、及び、接着シート
WO2014119178A1 (ja) * 2013-01-30 2014-08-07 京セラ株式会社 実装構造体の製造方法
JPWO2014119178A1 (ja) * 2013-01-30 2017-01-26 京セラ株式会社 実装構造体の製造方法
JP2013251563A (ja) * 2013-07-23 2013-12-12 Mitsui Mining & Smelting Co Ltd コアレスビルドアップ用支持基板
CN105228360A (zh) * 2015-08-28 2016-01-06 上海美维科技有限公司 一种带载超薄印制电路板的制造方法
CN112566391A (zh) * 2020-11-24 2021-03-26 深圳和美精艺半导体科技股份有限公司 一种三层板msap工艺制造方法及三层板

Also Published As

Publication number Publication date
TWI343774B (en) 2011-06-11
TW200528003A (en) 2005-08-16
US20050155222A1 (en) 2005-07-21
KR20050076612A (ko) 2005-07-26
KR101093594B1 (ko) 2011-12-15
US7222421B2 (en) 2007-05-29
US20070130762A1 (en) 2007-06-14
US7716826B2 (en) 2010-05-18
CN100569051C (zh) 2009-12-09
CN1645990A (zh) 2005-07-27
JP4541763B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
JP4541763B2 (ja) 回路基板の製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
US8238114B2 (en) Printed wiring board and method for manufacturing same
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US9018538B2 (en) Wiring substrate having columnar protruding part
TWI475940B (zh) 多層配線基板之製造方法及多層配線基板
JP3908157B2 (ja) フリップチップ型半導体装置の製造方法
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
JP6489660B2 (ja) 印刷回路基板製造方法
US20100096177A1 (en) Coreless substrate having filled via pad and method of manufacturing the same
JP2008218450A (ja) 配線基板の製造方法及び電子部品装置の製造方法
KR101281410B1 (ko) 다층 배선기판
JP2007173371A (ja) フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
TWI530238B (zh) 晶片封裝基板及其製作方法
JP2008258646A (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
US20100147559A1 (en) Carrier used in the manufacture of substrate and method of manufacturing substrate using the carrier
JP2009021547A (ja) 多層印刷回路基板の製造方法
JP2015159197A (ja) 配線基板及びその製造方法
JP2007173727A (ja) 配線基板の製造方法
JP2004087701A (ja) 多層配線構造の製造方法および半導体装置の搭載方法
JP5006252B2 (ja) 配線基板の製造方法及び配線基板
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2018195600A (ja) 配線基板、配線基板の製造方法
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100624

R150 Certificate of patent or registration of utility model

Ref document number: 4541763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees