KR20050076612A

KR20050076612A - 회로 기판의 제조 방법

Info

Publication number: KR20050076612A
Application number: KR1020050002837A
Authority: KR
Inventors: 나카무라준이치
Original assignee: 신꼬오덴기 고교 가부시키가이샤
Priority date: 2004-01-19
Filing date: 2005-01-12
Publication date: 2005-07-26
Also published as: JP2005236244A; CN1645990A; US20050155222A1; CN100569051C; US20070130762A1; KR101093594B1; TW200528003A; US7716826B2; US7222421B2; JP4541763B2; TWI343774B

Abstract

본 발명은 제조 공정에서 불량이 전혀 발생하지 않아, 회로 기판을 저렴한 비용으로 제조할 수 있는 회로 기판의 제조 방법을 제공하는 것을 과제로 한다.

또한, 본 발명은 제 1 금속(구리)으로 이루어지는 금속 포일(16)이 박리 가능한 상태로 형성된 기판을 준비하고, 금속 포일(16) 위에 제 2 금속(솔더)으로 이루어지는 금속층(24)을 포함하는 빌드업 배선을 형성하며, 금속 포일(16)을 기판으로부터 박리함으로써, 금속 포일(16) 위에 빌드업 배선이 형성된 구조의 회로 부재(30)를 얻은 후에, 회로 부재(30)의 금속 포일(16)을 금속층(24)에 대하여 선택적으로 제거함으로써, 금속층(24)을 노출시키는 것을 포함한다.

Description

회로 기판의 제조 방법{CIRCUIT SUBSTRATE MANUFACTURING METHOD}

본 발명은 회로 기판의 제조 방법에 관한 것이며, 보다 상세하게는, 전자부품의 실장 기판에 적용할 수 있는 회로 기판의 제조 방법에 관한 것이다.

전자부품이 실장되는 회로 기판의 제조 방법으로서, 일본특허공개공보 2000-323613호(이하, 특허문헌 1이라 함)에는 구리판의 한쪽 면에 소정의 빌드업(build-up) 다층 배선을 형성한 후에, 구리판을 선택적으로 제거함으로써, 회로 기판을 얻는 방법이 기재되어 있다. 또한, 일본특허공개공보 2003-142617호(이하, 특허문헌 2라 함)에는 2개의 구리판을 그 주변부에 접착제를 붙여 점착하고, 그 양면에 소정의 빌드업 다층 배선을 각각 형성하며, 이어서 구리판의 주변부를 구리판 본체로부터 떼어내어 2개의 구리판을 분리한 후에, 구리판을 각각 선택적으로 제거함으로써, 회로 기판을 얻는 방법이 기재되어 있다.

또한, 일본특허공개공보 2003-83893호(이하, 특허문헌 3이라 함)에는 금속 베이스의 양면에 소요의 빌드업 다층 배선을 각각 형성한 후에, 금속 베이스를 그 표면에 평행한 면을 따라 절단하여 금속 베이스를 2개로 분리한 후에, 각 금속 베이스를 부분적으로 제거하여 반도체 소자가 접속되는 배선이 노출되는 회로 기판을 얻는 방법이 기재되어 있다.

그러나, 특허문헌 1 내지 3에 관련되는 제조 방법에서는, 기판으로서 비교적 무거운 구리판을 사용하기 때문에, 제조 공정에서 각종 트러블이 발생하기 쉽다. 예를 들면, 특허문헌 2에 관련되는 제조 방법에서는, 면적이 50×50㎠, 두께가 0.4㎜인 2개의 구리판이 사용되고, 이 2개의 구리판을 점착하면 무게가 1.8㎏ 정도로 무거워진다. 이 때문에, 구리판을 취급할 때에 작업성이 나쁜 동시에, 제조 공정에서 무거운 구리판을 반송할 필요가 있기 때문에 반송 장치에 트러블이 발생하기 쉽다.

또한, 구리판은 최종적으로 제거되기 때문에 그 두께는 얇은 것이 좋지만, 지나치게 얇으면 탄성(彈性) 및 강성(剛性)이 약해져, 반송 시에 분열되는 등의 트러블이 발생한다. 반대로, 구리판의 두께를 두껍게 하면, 구리판을 제거할 때의 에칭량이 많아져, 비용 상승을 초래하게 된다.

또한, 특허문헌 2에 관련되는 제조 방법에서는, 2개의 구리판의 접착제가 마련된 주변부(예를 들어, 3㎝ 정도)는 소위 점착 마진(margin for pasting)으로 되어 파기(破棄)되기 때문에, 구리판 전체를 효과적으로 이용할 수 없어, 생산성이 불리해지는 경우가 상정(想定)된다.

본 발명은 이상의 과제를 감안하여 창작된 것이며, 제조 공정에서 불량이 전혀 발생하지 않아, 회로 기판을 저렴한 비용으로 제조할 수 있는 회로 기판의 제조 방법을 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해, 본 발명은 회로 기판의 제조 방법에 관한 것으로서, 적어도 한쪽 면에 제 1 금속으로 이루어지는 금속 포일이 박리(剝離) 가능한 상태로 형성된 기판을 준비하는 공정과, 상기 금속 포일 위에 제 2 금속으로 이루어지는 금속층을 포함하는 빌드업 배선을 형성하는 공정과, 상기 금속 포일을 상기 기판으로부터 박리함으로써, 상기 금속 포일 위에 상기 빌드업 배선이 형성된 구조의 회로 부재를 얻는 공정과, 상기 회로 부재의 상기 금속 포일을 상기 금속층에 대하여 선택적으로 제거함으로써, 상기 금속층을 노출시키는 공정을 갖는 것을 특징으로 한다.

본 발명에서는, 회로 기판을 제조하기 위한 베이스 기판으로서, 기판(수지 등) 위에 금속 포일(구리 포일 등)이 박리 가능한 상태로 형성된 것이 사용된다. 이 때문에, 종래 기술과 같은 무거운 구리판을 사용하는 경우보다도 특별히 경량화를 도모할 수 있기 때문에, 작업성을 향상시킬 수 있는 동시에, 베이스 기판을 반송 장치에 의해 반송할 때의 트러블 발생이 방지된다.

그리고, 이 베이스 기판의 금속 포일 위에 제 2 금속으로 이루어지는 금속층(솔더층 등)을 포함하는 빌드업 배선이 형성된 후에, 금속 포일이 기판으로부터 박리되어, 금속 포일 위에 금속층을 포함하는 빌드업 배선이 형성된 구조의 회로 부재가 얻어진다. 이어서, 회로 부재의 금속 포일이 금속층에 대하여 선택적으로 제거되어, 금속층이 노출되어 회로 기판이 얻어진다. 회로 기판의 금속층은, 예를 들어, 범프로서 기능하고, 회로 기판에 탑재되는 전자부품(반도체 칩 등)에 접속된다.

제 2 금속으로 이루어지는 금속층을 포함하는 빌드업 배선의 형성 방법은, 바람직하게는, 우선, 소요부(所要部)에 개구부가 설치된 절연막이 베이스 기판의 금속 포일 위에 형성된 후에, 그 개구부의 금속 포일 부분에 오목부가 형성된다. 이어서, 금속 포일을 도금 급전층으로서 이용한 전해 도금에 의해, 오목부 및 개구부에 금속층(솔더층 등)이 형성된다. 또한, 금속층에 접속되는 배선 패턴이 절연막 위에 형성된다.

본 발명에서는, 박막의 금속 포일(두께가, 예를 들어, 30∼40㎛) 위에 범프로 되는 금속층이나 그것에 접속되는 배선 패턴을 형성한 후에 금속 포일을 선택적으로 제거하여 회로 기판을 얻도록 했기 때문에, 종래 기술과 같은 구리판(두께가 0.4㎜ 정도)을 사용하는 경우에 비하여 에칭량을 특별히 적게 할 수 있어, 대폭적인 비용 저감을 도모할 수 있다.

또한, 베이스 기판의 양면 측에 금속층이나 그것에 접속되는 배선 패턴을 형성할 경우에도, 종래 기술과 같은 2개의 구리판 주변부를 점착하는 방법과 달리, 폐기(廢棄)되는 부분이 없기 때문에, 베이스 기판 위의 전체 영역을 효과적으로 이용할 수 있어, 생산성을 향상시킬 수 있다.

또한, 상기한 과제를 해결하기 위해, 본 발명은 회로 기판의 제조 방법에 관한 것으로서, 적어도 한쪽 면에 금속 포일이 박리 가능한 상태로 형성된 기판을 준비하는 공정과, 개구부가 설치된 절연막을 상기 금속 포일 위에 형성하는 공정과, 상기 개구부를 통하여 상기 금속 포일에 전기적으로 접속되는 제 1 배선 패턴을 상기 절연막 위에 형성하는 공정과, 상기 기판으로부터 상기 금속 포일을 박리함으로써, 상기 금속 포일, 절연막 및 상기 제 1 배선 패턴에 의해 구성되는 회로 부재를 얻는 공정과, 상기 회로 부재의 금속 포일을 패터닝함으로써, 상기 제 1 배선 패턴에 상기 절연막의 개구부를 통하여 전기적으로 접속되는 제 2 배선 패턴을 상기 절연막의 제 1 배선 패턴이 형성된 면과 반대면에 형성하는 공정을 갖는 것을 특징으로 한다.

본 발명에서는, 기판(수지 등) 위에 박리할 수 있는 상태로 설치된 금속 포일 위에 소정의 빌드업 배선이 형성된다. 이어서, 기판으로부터 금속 포일이 박리되어, 한쪽 면에 빌드업 배선이 형성되고, 다른쪽 면에 금속 포일이 설치된 회로 부재를 얻는다. 그 후에, 회로 부재의 금속 포일이 패터닝되어 빌드업 배선에 접속되는 배선 패턴으로 된다.

이렇게 하여도, 상기한 발명과 동일하게, 기판의 경량화를 도모할 수 있기 때문에, 작업성을 향상시킬 수 있는 동시에, 베이스 기판을 반송 장치에 의해 반송할 때의 트러블 발생이 방지된다. 또한, 본 발명에서는 금속 포일이 최종적으로 제거되는 것이 아니라, 배선 패턴으로서 효과적으로 이용하도록 했기 때문에, 비용 저감화를 더 도모할 수 있다.

이하, 본 발명의 실시예에 대해서 첨부 도면을 참조하여 설명한다.

(제 1 실시예)

도 1 내지 도 5는 본 발명의 제 1 실시예의 회로 기판의 제조 방법을 차례로 나타내는 단면도이다.

도 1의 (a)에 나타낸 바와 같이, 우선, 유리 에폭시 수지 등으로 이루어지는 수지 기판(10)을 준비한다. 그 후에, 도 1의 (b)에 나타낸 바와 같이, 두께가 3∼5㎛인 박막 구리 포일(12) 위에 두께가 30∼40㎛인 캐리어 구리 포일(16)이 박리층(접착층)(14)을 통하여 점착된 구조의 캐리어 부착 구리 포일(18)을 준비한다. 캐리어 구리 포일(16)은 박막 구리 포일(12)의 취급을 용이하게 하기 위한 지지재로서 설치되어 있다.

이어서, 마찬가지로 도 1의 (b)에 나타낸 바와 같이, 이 캐리어 부착 구리 포일(18)의 박막 구리 포일(12)의 노출면을 수지 기판(10)의 양면에 각각 점착한다. 이 때, 캐리어 부착 구리 포일(18)의 박막 구리 포일(12)의 노출면에는 혹 형상의 요철(凹凸)이 부여되어 있기 때문에, 구리 포일(18)의 요철이 수지 기판(10)에 맞물려 소위 앵커(anchor) 효과에 의해, 캐리어 부착 구리 포일(18)은 수지 기판(10)에 밀착성이 양호한 상태로 점착된다. 한편, 박막 구리 포일(12)과 캐리어 구리 포일(16)은 박리층(14)을 통하여 점착되어 있고, 캐리어 구리 포일(16)은 박리층(14)과의 계면(界面)으로부터 용이하게 박리할 수 있게 되어 있다.

본 실시예에서는 도 1의 (b)의 구조체를 베이스 기판(20)으로서 사용한다. 본 실시예에 따른 베이스 기판(20)은 수지 기판(10) 위에 캐리어 부착 구리 포일(18)이 점착된 것이기 때문에, 종래 기술에서 사용되는 구리판보다도 특별히 경량화를 도모할 수 있다. 이것에 의해, 베이스 기판(20)의 취급이 용이해져 작업성이 향상되는 동시에, 베이스 기판(20)을 반송 장치에 의해 반송할 때의 트러블 발생이 방지된다.

이어서, 이러한 베이스 기판(20)의 양면에 빌드업 다층 배선을 형성한다. 즉, 도 1의 (c)에 나타낸 바와 같이, 우선, 소요부에 개구부(22x)가 설치된 제 1 절연막(22)을 베이스 기판(20) 양면 측의 캐리어 구리 포일(16) 위에 각각 형성한다. 제 1 절연막(22)의 재료로서는, 에폭시계 수지, 폴리이미드계 수지, 노볼락계 수지 또는 아크릴계 수지 등이 사용된다. 제 1 절연막(22)의 형성 방법으로서는, 감광성 수지막을 포토리소그래피에 의해 패터닝하는 방법이 있다. 또는, 필름 형상 수지를 적층(laminating)하여 형성하거나, 또는 수지막을 스핀 코팅 또는 인쇄에 의해 형성하고, 그 후에, 이 수지막을 레이저나 RIE에 의해 에칭함으로써 개구부를 형성하는 방법을 채용할 수도 있다. 또는, 필름 형상 수지의 소요부를 금형(金型)에 의해 펀칭(punching)하여 개구부를 형성하고, 이 수지막을 점착하는 방법을 이용할 수도 있다. 또한, 스크린 인쇄에 의해 개구부가 설치된 수지막을 패터닝할 수도 있다.

이어서, 도 2의 (a)에 나타낸 바와 같이, 제 1 절연막(22)의 개구부(22x)에 노출되는 캐리어 구리 포일(16) 부분을 에칭함으로써 오목부(16x)를 형성한다.

이어서, 도 2의 (b)에 나타낸 바와 같이, 캐리어 구리 포일(16)을 도금 급전층으로서 이용한 전해 도금에 의해, 베이스 기판(20) 양면 측의 캐리어 구리 포일(16)의 오목부(16x) 및 제 1 절연막(22)의 개구부(22x) 일부에 솔더층(24)을 각각 형성한다. 또한, 후술하는 바와 같이, 캐리어 구리 포일(16)은 최종적으로 에칭되어 제거되기 때문에, 캐리어 구리 포일(16) 위에 형성되는 금속층의 재료로서는, 캐리어 구리 포일(16)의 에칭에 대하여 내성(耐性)을 갖는 금속이 선택된다. 그러한 금속 재료로서는, 솔더 이외에 금(Au) 등이 있다.

이어서, 도 2의 (c)에 나타낸 바와 같이, 솔더층(24)에 접속되는 제 1 배선 패턴(26)을 수지 기판(10) 양면 측의 제 1 절연막(22) 위에 각각 형성한다. 제 1 배선 패턴(26)은, 예를 들어, 세미애디티브법(semi-additive process)에 의해 형성된다. 상세하게 설명하면, 우선, 무전해 도금 또는 스퍼터링법에 의해, Cu 시드층(seed layer)(도시 생략)을 형성한 후에, 제 1 배선 패턴(26)에 대응하는 개구부를 구비한 레지스트막(도시 생략)을 형성한다. 이어서, Cu 시드층을 도금 급전층으로서 이용한 전해 도금에 의해, 레지스트막의 개구부에 Cu막 패턴(도시 생략)을 형성한다. 이어서, 레지스트막을 제거한 후에, Cu막 패턴을 마스크로 하여 Cu 시드층을 에칭함으로써, 제 1 배선 패턴(26)을 얻는다.

이어서, 도 3의 (a)에 나타낸 바와 같이, 제 1 배선 패턴(26) 위에 비어 홀(22y)이 설치된 제 2 절연막(22a)을 베이스 기판(20)의 양면 측에 각각 형성한다. 제 2 절연막(22a)은 상술한 제 1 절연막(22)과 동일한 방법에 의해 형성된다. 이어서, 도 3의 (b)에 나타낸 바와 같이, 상술한 제 1 배선 패턴(26)의 형성 방법과 동일한 방법에 의해, 비어 홀(22y)을 통하여 제 1 배선 패턴(26)에 접속되는 제 2 배선 패턴(26a)을 베이스 기판(20) 양면 측의 제 2 절연막(22a) 위에 각각 형성한다.

이상에 의해, 캐리어 구리 포일(16) 위에 솔더층(24)을 포함하는 빌드업 배선이 형성된다. 도 3의 (b)에서는, 솔더층(24)에 접속되는 2층의 제 1 및 제 2 배선 패턴(26, 26a)이 형성된 형태가 예시되어 있지만, n층(n은 1이상의 정수)의 배선 패턴을 형성한 형태로 할 수도 있다.

또한, 도 4의 (a)에 나타낸 바와 같이, 베이스 기판(20) 양면 측의 제 2 배선 패턴(26a)의 접속부(26x)를 각각 노출시키는 개구부(28x)가 설치된 솔더 레지스트막(28)을 도 3의 (b)의 구조체 양면에 각각 형성한다.

이어서, 도 4의 (b)에 나타낸 바와 같이, 수지 기판(10) 양면 측의 캐리어 구리 포일(16)을 박리층(14)과의 계면으로부터 각각 박리함으로써, 수지 기판(10)으로부터 캐리어 구리 포일(16)을 분리한다. 이것에 의해, 도 5의 (a)에 나타낸 바와 같은 캐리어 구리 포일(16) 위에 솔더층(24)을 포함하는 빌드업 배선이 형성된 구조의 회로 부재(30)가 얻어진다.

그 후에, 도 5의 (b)에 나타낸 바와 같이, 이 회로 부재(30)의 캐리어 구리 포일(16)을 솔더층(24) 및 제 1 절연막(22)에 대하여 선택적으로 제거한다. 예를 들면, 염화제이철 수용액, 염화제이구리 수용액 또는 과황산암모늄 수용액 등을 사용한 습식 에칭에 의해, 솔더층(24) 및 제 1 절연막(22)에 대하여 캐리어 구리 포일(16)을 선택적으로 에칭하여 제거할 수 있다.

이것에 의해, 제 1 배선 패턴(26)의 하면(下面)에 접속된 솔더층(24)이 노출되어 범프(25)로 되고, 제 1 실시예의 회로 기판(1)이 얻어진다.

도 6은 본 발명의 실시예의 회로 기판을 전자부품 패키지에 사용한 일례를 나타내는 단면도이다. 본 실시예의 회로 기판(1)에서는, 도 6에 나타낸 바와 같이, 전자부품 패키지에 사용될 경우는, 회로 기판(1)의 범프(25)에 반도체 칩 등의 전자부품(40)이 접속되고, 제 2 배선 패턴(26a)의 접속부(26x)에 외부 접속 단자(27)가 설치된다. 도 6에는 회로 기판(1)을 BGA(Ball Grid Array)형으로서 사용하는 형태가 예시되어 있으며, 이 경우, 외부 접속 단자(27)는 솔더 볼로 구성된다. 또한, 회로 기판(1)을 PGA(Pin Grid Array)형으로서 사용할 경우는, 제 2 배선 패턴(26a)의 접속부(26x)에 리드 핀(lead pin)이 접속된다. 또한, 회로 기판(1)을 LGA(랜드 Grid Array)형으로서 사용할 경우는, 접속부(26x)가 랜드(land)로서 사용된다.

그리고, 회로 기판(1)의 외부 접속 단자(27)(솔더 볼이나 리드 핀), 또는 제 2 배선 패턴(26a)의 접속부(26x)(랜드)가 배선 기판(마더보드(mother board))에 접속된다.

캐리어 구리 포일(16) 위에 형성되는 범프(25)는 위치 정밀도가 높으며 고밀도로 형성되고, 또한 범프(25)에 접속되는 배선 패턴도 캐리어 구리 포일(16) 측이 보다 높은 정밀도로 형성된다. 이것은 배선 패턴을 적층함에 따라 절연막의 평탄성이 나빠지는 경향이 있어, 상측의 배선 패턴이 하측의 배선 패턴보다도 더 정밀도가 저하되기 쉽기 때문이다.

따라서, 본 실시예의 회로 기판(1)에서는, 도 6에 나타낸 바와 같이, 범프(25)를 고밀도의 접속부를 구비한 전자부품에 접속되는 접속 단자로서 이용하는 것이 좋다.

또는, 도 6의 형태와는 반대로, 제 2 배선 패턴(26a)의 접속부(26x)에 반도체 칩 등의 전자부품의 범프가 접속되고, 회로 기판(1)의 범프(25)가 배선 기판(마더보드)에 접속되도록 하여도 지장이 없다.

또한, 본 실시예에서는 제 1 금속으로 이루어지는 금속 포일로서 캐리어 구리 포일(16)을 예시하고, 제 2 금속으로 이루어지는 금속층으로서 솔더층(24)을 예시했지만, 이 조합에 한정되지 않아, 제 1 금속이 제 2 금속에 대하여 선택적으로 제거할 수 있는 금속 재료의 조합을 채용할 수 있다.

또한, 수지 기판(10)의 양면에 캐리어 부착 구리 포일(18)이 점착된 베이스 기판(20)을 사용하고, 그 양면 측에 빌드업 배선을 각각 형성하는 형태를 예시했지만, 수지 기판(10)의 한쪽 면에 캐리어 부착 구리 포일(18)이 점착된 베이스 기판을 사용하고, 그 한쪽 면에 빌드업 배선을 형성하도록 할 수도 있다. 또한, 베이스 기판(20)의 한쪽 면으로부터 복수의 회로 기판이 얻어지도록 할 수도 있다.

본 실시예에서는, 회로 기판(1)을 제조하기 위한 베이스 기판(20)으로서, 수지 기판(10) 위에 캐리어 부착 구리 포일(18)이 점착된 것을 사용하기 때문에, 경량화를 도모할 수 있어, 제조 공정에서의 반송 시에 트러블이 발생하기 어렵다.

또한, 캐리어 구리 포일(16)은 그 두께가, 예를 들어, 30∼40㎛로서, 종래 기술에서 사용되는 구리판(두께가 0.4㎜)보다도 두께가 특별히 얇기 때문에 에칭량을 대폭으로 삭감할 수 있어, 비용 저감을 도모할 수 있다.

또한, 2개의 구리판 주변부를 점착하여 베이스 기판으로서 사용하는 종래 기술과 달리, 폐기되는 영역이 없고 베이스 기판(20) 위의 전체 영역을 효과적으로 이용할 수 있기 때문에, 생산성을 향상시킬 수 있다.

(제 2 실시예)

도 7 내지 도 10은 본 발명의 제 2 실시예의 회로 기판의 제조 방법을 차례로 나타내는 단면도이다. 제 2 실시예가 제 1 실시예와 다른 점은, 베이스 기판으로서, 수지 기판 위에 박리할 수 있는 상태로 1층의 구리 포일이 형성된 것을 사용하고, 구리 포일을 최종적으로 제거하는 것이 아니라, 구리 포일을 배선 패턴으로서 이용하는 것에 있다.

제 2 실시예의 회로 기판의 제조 방법은, 도 7의 (a)에 나타낸 바와 같이, 우선, 제 1 실시예와 동일한 수지 기판(10)을 준비하고, 두께가, 예를 들어, 10∼40㎛인 구리 포일(12)을 수지 기판(10)의 양면에 접착층(13)에 의해 각각 점착한다. 도 7의 (b)의 평면도를 더 참조하면, 접착층(13)은 수지 기판(10)의 전체에 걸쳐 설치되는 것이 아니라, 수지 기판(10) 중 가장자리 측의 링 형상 영역(도 7의 (b)의 사선부)에 선택적으로 설치된다. 즉, 수지 기판(10)과 구리 포일(12)은 접착층(13)이 설치된 부분 이외의 영역에서는 단순히 접촉한 상태로 되어 있다.

제 2 실시예에서는, 도 7의 (a)의 구조체를 베이스 기판(20a)으로서 사용한다. 베이스 기판(20a)은 수지 기판(10) 위에 구리 포일(12)이 설치된 것이기 때문에, 제 1 실시예와 동일하게, 종래 기술보다도 경량화를 도모할 수 있고, 베이스 기판(20a)의 취급이 용이해져 반송 트러블의 발생이 방지된다.

이어서, 도 8의 (a)에 나타낸 바와 같이, 개구부(32x)가 설치된 절연막(32)을 베이스 기판(20a) 양면 측의 구리 포일(12) 위에 각각 형성한다. 이것에 의해, 절연막(32)의 개구부(32x) 저부(底部)에 구리 포일(12)이 노출된 상태로 된다. 그러한 절연막(32)은 제 1 실시예의 제 1 절연막(22)과 동일한 재료 및 방법에 의해 형성된다.

이어서, 도 8의 (b)에 나타낸 바와 같이, 제 1 실시예에서 설명한 세미애디티브법 등에 의해, 절연막(32)의 개구부(32x)를 통하여 구리 포일(12)에 전기적으로 접속되는 제 1 배선 패턴(36)을 베이스 기판(20a) 양면 측의 절연막(32) 위에 각각 형성한다. 또한, 베이스 기판(20a) 양면 측의 절연막(32) 위에 n층(n은 1이상의 정수)의 배선 패턴이 각각 적층되도록 할 수도 있다.

그 후에, 도 8의 (c)에 나타낸 바와 같이, 제 1 배선 패턴(36) 위에 개구부(28x)가 설치된 솔더 레지스트막(28)을 베이스 기판(20a)의 양면 측에 각각 형성한다. 또한, 솔더 레지스트막(28)의 개구부(28x) 내의 제 1 배선 패턴(36) 위에 Ni/Au 도금을 실시함으로써 접속부(29)를 형성한다.

이어서, 도 8의 (c)의 A로 도시되는 부분(도 7의 (b)의 접착층(13)으로부터 내측의 링 형상 부분에 상당)을 절단한다. 이것에 의해, 도 9의 (a)에 나타낸 바와 같이, 도 8의 (c)의 구조체로부터 베이스 기판(20a)의 접착층(13)을 포함하는 가장자리 부분이 제거된다.

이 단계에서는, 도 9의 (a)의 구조체에서는 접착층(13)이 형성된 영역이 제거되어 있기 때문에, 수지 기판(10)과 구리 포일(12)은 전체에 걸쳐 단순히 접촉하고 있을 뿐이며, 수지 기판(10)과 구리 포일(12)을 용이하게 분리할 수 있는 상태로 되어 있다.

이어서, 도 9의 (b)에 나타낸 바와 같이, 수지 기판(10)과 구리 포일(12)의 계면으로부터 박리하여, 수지 기판(10)과 구리 포일(12)을 분리함으로써, 2개의 회로 부재(50)가 얻어진다. 회로 부재(50)는 구리 포일(12), 절연막(32), 그 개구부(32x)를 통하여 구리 포일(12)에 접속된 제 1 배선 패턴(36) 및 솔더 레지스트막(28)에 의해 구성된다. 그리고, 수지 기판(10)은 폐기된다.

이어서, 도 10의 (a)에 나타낸 바와 같이, 회로 부재(50)의 한쪽 면의 구리 포일(12)을 포토리소그래피 및 에칭에 의해 패터닝하여 제 2 배선 패턴(36a)을 형성한다. 제 2 배선 패턴(36a)은 절연막(32)의 개구부(32x)를 통하여 제 1 배선 패턴(36)에 전기적으로 접속된다. 그 후에, 도 10의 (b)에 나타낸 바와 같이, 제 2 배선 패턴(36a) 위에 개구부(28x)가 설치된 솔더 레지스트막(28)을 도 10의 (a)의 회로 부재(50) 하면 측에 형성한다. 또한, 솔더 레지스트막(28)의 개구부(28x)의 제 2 배선 패턴(36a) 위에 Ni/Au 도금을 실시하여 접속부(29)를 형성한다.

이상에 의해, 제 2 실시예의 회로 기판(1a)이 얻어진다.

또한, 수지 기판(10)의 한쪽 면에 구리 포일(12)이 설치된 베이스 기판을 사용하고, 그 한쪽 면에 빌드업 배선을 형성하도록 할 수도 있다. 또한, 베이스 기판(20a)의 한쪽 면 측으로부터 복수의 회로 기판이 얻어지도록 할 수도 있다.

본 실시예에 따른 회로 기판(1a)에서는, 바람직하게는, 회로 기판(1a)의 제 1 배선 패턴(36)의 접속부(29)가 배선 기판(마더보드)에 접속되는 외부 접속부로 되고, 제 2 배선 패턴(36a)의 접속부(29)에 반도체 칩 등의 전자부품(도시 생략)이 접속된다. 또는, 반대로, 회로 기판(1a)의 제 1 배선 패턴(36)의 접속부(29)에 반도체 칩 등의 전자부품이 접속되고, 제 2 배선 패턴(36a)의 접속부(29)가 외부 접속부로 되도록 하여도 지장이 없다.

상술한 바와 같이, 제 2 실시예에서는, 우선, 수지 기판(10)의 가장자리부에 설치된 접착층(13)에 의해 수지 기판(10) 위에 점착된 구리 포일(12) 위에 소정의 빌드업 배선이 형성된다. 그 후에, 수지 기판(10)의 접착층(13)을 포함하는 가장자리 부분이 절단되어 제거된다. 이어서, 수지 기판(10)과 구리 포일(12)의 계면으로부터 박리하여, 한쪽 면에 빌드업 배선을 구비하고, 다른쪽 면에 구리 포일(12)을 구비한 회로 부재(50)를 얻는다. 그 후에, 회로 부재(50)의 구리 포일(12)을 패터닝한다.

제 2 실시예에서는, 제 1 실시예와 동일한 기술 사상에 의거하여, 베이스 기판(20a)으로서 수지 기판(10) 위에 구리 포일(12)이 설치된 것을 사용하기 때문에, 제 1 실시예와 동일하게, 베이스 기판(20a)의 경량화를 도모할 수 있어, 제조 공정에서의 반송 트러블 발생이 방지된다.

또한, 제 2 실시예에서는, 제 1 실시예와 달리, 구리 포일(12)은 최종적으로 제거되는 것이 아니라, 제 2 배선 패턴(36a)으로서 이용되도록 했기 때문에, 제 1 실시예보다도 구리 포일(12)을 효과적으로 이용할 수 있다는 관점에서 비용 저감화를 도모할 수 있다. 또한, 수지 기판(지지판)(10)은 구리 포일(12)로부터 분리된 후에 폐기되어, 종래 기술과 같은 지지 금속판을 에칭에 의해 제거할 필요도 없기 때문에, 제조 공정이 간단해져, 제조 비용을 저감시킬 수 있다.

또한, 제 2 실시예에서는 1층의 구리 포일(12)이 점착된 수지 기판(10)을 베이스 기판(20a)으로서 사용하기 때문에, 제 1 실시예보다도 베이스 기판의 구조를 간단하게 할 수 있다.

(제 3 실시예)

도 11 및 도 12는 본 발명의 제 3 실시예의 회로 기판의 제조 방법을 차례로 나타내는 단면도이다. 제 3 실시예가 제 2 실시예와 다른 점은, 베이스 기판으로서, 수지 기판 위에 박리층을 통하여 구리 포일이 점착된 것을 사용하는 것에 있다.

제 3 실시예의 회로 기판의 제조 방법은, 도 11의 (a)에 나타낸 바와 같이, 우선, 수지 기판(10)의 양면 측에 박리층(14)을 통하여 구리 포일(12)이 점착된 구조의 베이스 기판(20b)을 준비한다. 박리층(14)은 실리콘 등으로 이루어지며, 나중의 공정에서 박리층(14)과 구리 포일(12)의 계면으로부터 용이하게 박리할 수 있게 되어 있다.

이어서, 도 11의 (b)에 나타낸 바와 같이, 제 1 실시예와 동일한 방법에 의해, 베이스 기판(20b) 양면 측의 구리 포일(12) 위에 개구부(32x)가 설치된 절연막(32)을 각각 형성한 후에, 개구부(32x)를 통하여 구리 포일(12)에 전기적으로 접속되는 제 1 배선 패턴(36)을 각각 형성한다.

이어서, 도 11의 (c)에 나타낸 바와 같이, 제 2 실시예와 동일하게, 베이스 기판(20b) 양면 측의 제 1 배선 패턴(36) 위에 개구부(28x)가 설치된 솔더 레지스트막(28)을 각각 형성한 후에, 그 개구부(28x) 내의 제 1 배선 패턴(36) 위에 Ni/Au 도금을 실시함으로써 접속부(29)를 각각 형성한다.

이어서, 도 12의 (a)에 나타낸 바와 같이, 박리층(14)과 구리 포일(12)의 계면으로부터 박리하여, 2개의 회로 부재(50)를 얻는다. 그리고, 박리층(14)이 남겨진 수지 기판(10)은 폐기된다.

또한, 도 12의 (b)에 나타낸 바와 같이, 회로 부재(50)의 구리 포일(12)을 패터닝함으로써, 절연막(32)의 개구부(32x)를 통하여 제 1 배선 패턴(36)에 접속되는 제 2 배선 패턴(36a)을 형성한다.

또한, 도 12의 (c)에 나타낸 바와 같이, 제 2 배선 패턴(36a) 위에 개구부(28x)가 설치된 솔더 레지스트막(28)을 도 12의 (b)의 회로 부재(50) 하면 측에 형성한 후에, 그 개구부(28x)의 제 2 배선 패턴(36a) 위에 접속부(29)를 형성한다.

이상에 의해, 제 2 실시예와 동일한 구조의 회로 기판(1b)이 얻어진다.

제 3 실시예는 제 1 및 제 2 실시예와 동일한 효과를 나타낸다. 또한, 제 3 실시예에서는, 베이스 기판(20b)으로서 수지 기판(10) 위에 박리층(14)을 통하여 구리 포일(12)이 점착된 것을 사용하고, 박리층(14)과 구리 포일(12)의 계면으로부터 용이하게 박리할 수 있다. 이 때문에, 제 2 실시예와 달리, 수지 기판(10)과 구리 포일(12)을 박리하기 위해 베이스 기판(20b)의 가장자리 부분을 절단할 필요가 없기 때문에, 제 2 실시예보다도 제조 공정을 간단하게 할 수 있어, 제조 비용을 더 저감시킬 수 있다.

또한, 상술한 제 2 및 제 3 실시예에 있어서, 구리 포일(12)을 배선 패턴으로서 이용하는 대신에, 제 1 실시예의 캐리어 구리 포일(16)과 동일하게, 구리 포일(12)에 오목부를 설치하여, 범프 형성에 이용하도록 할 수도 있다.

상술한 바와 같이, 본 발명에서는 제조 공정에서 불량이 전혀 발생하지 않아, 회로 기판을 저렴한 비용으로 제조할 수 있다.

도 1의 (a)∼(c)는 본 발명의 제 1 실시예의 회로 기판의 제조 방법을 나타내는 제 1 단면도.

도 2의 (a)∼(c)는 본 발명의 제 1 실시예의 회로 기판의 제조 방법을 나타내는 제 2 단면도.

도 3의 (a) 및 (b)는 본 발명의 제 1 실시예의 회로 기판의 제조 방법을 나타내는 제 3 단면도.

도 4의 (a) 및 (b)는 본 발명의 제 1 실시예의 회로 기판의 제조 방법을 나타내는 제 4 단면도.

도 5의 (a) 및 (b)는 본 발명의 제 1 실시예의 회로 기판의 제조 방법을 나타내는 제 5 단면도.

도 6은 본 발명의 제 1 실시예의 회로 기판을 전자부품의 패키지에 사용한 일례를 나타내는 단면도.

도 7의 (a) 및 (b)는 본 발명의 제 2 실시예의 회로 기판의 제조 방법을 나타내는 제 1 단면도.

도 8의 (a)∼(c)는 본 발명의 제 2 실시예의 회로 기판의 제조 방법을 나타내는 제 2 단면도.

도 9의 (a) 및 (b)는 본 발명의 제 2 실시예의 회로 기판의 제조 방법을 나타내는 제 3 단면도.

도 10의 (a) 및 (b)는 본 발명의 제 2 실시예의 회로 기판의 제조 방법을 나타내는 제 4 단면도.

도 11의 (a)∼(c)는 본 발명의 제 3 실시예의 회로 기판의 제조 방법을 나타내는 제 1 단면도.

도 12의 (a)∼(c)는 본 발명의 제 3 실시예의 회로 기판의 제조 방법을 나타내는 제 2 단면도.

*도면의 주요 부분에 대한 부호의 설명*

1 : 회로 기판

10 : 수지 기판

12 : 박막 구리 포일(또는 구리 포일)

13 : 접착층

14 : 박리층

16 : 캐리어 구리 포일(금속 포일)(carrier copper foil)

16x : 오목부

18 : 캐리어 부착 구리 포일(carrier-backed copper foil)

20, 20a, 20b : 베이스 기판

22 : 제 1 절연막

22x, 28x, 32x : 개구부

22a : 제 2 절연막

22y : 비어 홀(via hall)

24 : 솔더층(금속층)

25 : 범프

26, 36 : 제 1 배선 패턴

26a, 36a : 제 2 배선 패턴

26x, 29 : 접속부

27 : 외부 접속 단자

28 : 솔더 레지스트막

30, 50 : 회로 부재

32 : 절연막

40 : 전자부품

Claims

적어도 한쪽 면에 제 1 금속으로 이루어지는 금속 포일(foil)이 박리(剝離) 가능한 상태로 형성된 기판을 준비하는 공정과,

상기 금속 포일 위에 제 2 금속으로 이루어지는 금속층을 포함하는 빌드업(build-up) 배선을 형성하는 공정과,

상기 금속 포일을 상기 기판으로부터 박리함으로써, 상기 금속 포일 위에 상기 빌드업 배선이 형성된 구조의 회로 부재를 얻는 공정과,

상기 회로 부재의 상기 금속 포일을 상기 금속층에 대하여 선택적으로 제거함으로써, 상기 금속층을 노출시키는 공정을 갖는 것을 특징으로 하는 회로 기판의 제조 방법.
제 1 항에 있어서,

상기 금속 포일 위에 빌드업 배선을 형성하는 공정은,

소요부(所要部)에 개구부가 설치된 절연막을 상기 금속 포일 위에 형성하는 공정과,

상기 절연막의 개구부의 상기 금속 포일 부분에 오목부를 형성하는 공정과,

상기 금속 포일을 도금 급전층으로 이용한 전해 도금에 의해, 상기 오목부 및 상기 개구부의 적어도 일부에 상기 금속층을 형성하는 공정과,

상기 금속층에 상기 개구부를 통하여 접속되는 배선 패턴을 상기 절연막 위에 형성하는 공정을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
적어도 한쪽 면에 금속 포일이 박리 가능한 상태로 형성된 기판을 준비하는 공정과,

개구부가 설치된 절연막을 상기 금속 포일 위에 형성하는 공정과,

상기 개구부를 통하여 상기 금속 포일에 전기적으로 접속되는 제 1 배선 패턴을 상기 절연막 위에 형성하는 공정과,

상기 기판으로부터 상기 금속 포일을 박리함으로써, 상기 금속 포일, 절연막 및 상기 제 1 배선 패턴에 의해 구성되는 회로 부재를 얻는 공정과,

상기 회로 부재의 금속 포일을 패터닝함으로써, 상기 제 1 배선 패턴에 상기 절연막의 개구부를 통하여 전기적으로 접속되는 제 2 배선 패턴을 상기 절연막의 제 1 배선 패턴이 형성된 면과 반대면에 형성하는 공정을 갖는 것을 특징으로 하는 회로 기판의 제조 방법.
제 3 항에 있어서,

상기 금속 포일이 박리 가능한 상태로 형성된 기판은, 상기 기판의 가장자리부에 선택적으로 설치된 접착층에 의해 상기 기판 위에 상기 금속 포일이 점착된 것이며,

상기 회로 부재를 얻는 공정은, 상기 기판의 상기 접착층을 포함하는 가장자리 부분을 절단하여 제거한 후에, 상기 기판으로부터 상기 금속 포일을 분리하는 것을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
제 3 항에 있어서,

상기 금속 포일이 박리 가능한 상태로 형성된 기판은, 상기 기판과 상기 금속 포일 사이에 박리층이 개재된 것이며,

상기 회로 부재를 얻는 공정은 상기 박리층과 상기 금속 포일의 계면(界面)으로부터 박리하는 것을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
제 1 항에 있어서,

상기 제 1 금속으로 이루어지는 금속 포일은 구리 포일이고, 상기 제 2 금속으로 이루어지는 상기 금속층은 솔더층인 것을 특징으로 하는 회로 기판의 제조 방법.
제 1 항에 있어서,

상기 기판은 수지로 이루어지는 것을 특징으로 하는 회로 기판의 제조 방법.
제 3 항에 있어서,

상기 기판은 수지로 이루어지는 것을 특징으로 하는 회로 기판의 제조 방법.
제 1 항에 있어서,

상기 금속 포일이 박리 가능한 상태로 형성된 기판은, 구리 포일, 박리층 및 캐리어 구리 포일(carrier copper foil)이 차례로 적층된 구조의 캐리어 부착 구리 포일(carrier-backed copper foil)이 점착된 기판으로서, 상기 금속 포일은 상기 캐리어 구리 포일이고,

상기 회로 부재를 얻는 공정에서, 상기 캐리어 구리 포일을 상기 박리층과의 계면으로부터 박리하는 것을 특징으로 하는 회로 기판의 제조 방법.
제 9 항에 있어서,

상기 기판의 양면에 상기 캐리어 부착 구리 포일이 점착되어 있고, 상기 기판의 양면 측으로부터 상기 회로 부재가 각각 얻어지는 것을 특징으로 하는 회로 기판의 제조 방법.
제 3 항에 있어서,

상기 금속 포일이 박리 가능한 상태로 형성된 기판을 준비하는 공정에서, 상기 금속 포일은 상기 기판의 양면에 설치되어 있고,

상기 회로 부재를 얻는 공정에서, 상기 기판의 양면 측으로부터 상기 회로 부재가 각각 얻어지는 것을 특징으로 하는 회로 기판의 제조 방법.
제 1 항에 있어서,

상기 금속층을 노출시키는 공정에서, 상기 금속층은 상기 배선 패턴에 접속되는 범프로 되는 것을 특징으로 하는 회로 기판의 제조 방법.
제 2 항에 있어서,

상기 배선 패턴을 상기 절연막 위에 형성하는 공정에서, 상기 배선 패턴은 n층(n은 1이상의 정수)으로 적층되어 형성되는 것을 특징으로 하는 회로 기판의 제조 방법.