KR100333627B1 - 다층 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것이다. 본 발명에서는 인쇄회로기판의 제조공정에서 코어역할을 하는 프리프레그(P)의 양면에 각각 이형필름(F)을 위치시키고 수지층(R)과 금속박판층(C)을 차례로 적층하면서 인쇄회로기판(20)을 제조한다. 여기서 상기 프리프레그(P)는 경질화되어 그 상하면의 수지층(R)과 금속박판층(C)을 지지하는 역할을 하므로 상기 수지층(R)의 두께를 최소화할 수 있게 된다. 그리고 상기 프리프레그(P)의 양측에 각각 적층되어 형성된 인쇄회로기판(20)은 별개로 분리되어 별도의 제품이 되므로 생산성이 두배가 된다. 또한 상기 프리프레그(P)로부터 분리된 인쇄회로기판(20)은 그 상면을 별도의 도금층이 형성되지 않고 블라인드비어홀(20)이 개구되지 않은 부분으로 하여 상대적으로 미세한 회로패턴(40)을 형성하고 부품의 실장시에 공기주머니가 형성되지 않도록 하였다.

Description

다층 인쇄회로기판 및 그 제조방법{Multi layer PCB and making method the same}

본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 그 두께를 최소화할 수 있고 미세패턴 형성이 가능하며 공기주머니 문제를 해결한 블라인드비어홀을 구비한 다층 인쇄회로기판 및 그 제조방법에 관한 것이다.

도 1에는 일반적인 다층 인쇄회로기판의 단면 구성이 도시되어 있다. 이에 도시된 바에 따르면, 수지층(3)과 금속박판층으로 만들어진 회로패턴(5)이 차례로 적층되어 있다. 그리고 서로 다른 층에 있는 상기 회로패턴(5)들을 서로 전기적으로 연결하기 위한 블라인드비어홀(7)이 형성되고, 상기 블라인드비어홀(7)의 내면에는 도금층(7')이 형성된다. 여기서 서로 다른 층에 있는 회로패턴(5)을 연결하기 위해 관통홀을 천공하는 경우도 있다.

상기와 같은 다층 인쇄회로기판을 형성함에 있어서는 먼저 내부에 형성되는 회로패턴(5)을 먼저 형성하고, 상기 회로패턴(5) 상에 다시 수지층(3)과 회로패턴(5)을 형성하는 공정을 반복한다. 그리고 상기와 같은 방식으로 적층을 끝낸 후에는 상기 층과 층사이를 전기적으로 연결하기 위한 블라인드비어홀(7)이나 관통홀을 천공하고 다시 그 내부와 인쇄회로기판(1)의 표면에 도금층을 형성한다.

다음으로 상기 도금층에 솔더리지스트(9)(도2참고)를 도포하여 인쇄회로기판(1)의 표면층에 회로패턴을 형성하고, 그 후의 다른 공정을 수행하여 제품을 완성하게 된다.

그러나 상기한 바와 같은 종래의 인쇄회로기판 및 그 제조방법에는 다음과 같은 문제점이 있다.

먼저, 종래의 공정에 따르면, 인쇄회로기판(1)의 코어가 되는 코어층의 상하면에 대칭이 되도록 수지층(3)과 회로패턴(5)이 차례로 적층 형성되어 있다. 그리고 서로 다른 층을 전기적으로 연결하기 위한 블라인드비어홀(7)은 각각 인쇄회로기판의 표면(상면 또는 하면)에서부터 천공되므로 항상 그 입구가 인쇄회로기판(1)의 표면으로 개구되어 있다.

따라서, 인쇄회로기판(1)의 표면에 부품을 실장함에 있어서, 범프(bump)(b)가 상기 블라인드비어홀(7)상에 위치하게 되면, 상기 블라인드비어홀(7)의 내부에 공기가 차서 공기주머니가 형성되는 문제점이 있다. 상기 공기주머니의 공기는 칩부품의 실장시 발생하는 열이나, 제품의 사용중에 발생하는 고열에 의해 팽창되면서, 블라인드비어홀(7)로부터 빠져나오면서 패키징상태를 훼손시키거나 크랙을 발생시키게 된다.

이와 같은 문제점을 해결하기 위해 상기 범프(b)가 실장되는 위치를 블라인드비어홀(7)을 피하여 설계하는 경우도 있으나, 이와 같이 하면 인쇄회로기판(1)의 크기가 커지게 되는 문제점이 있다.

그리고 위와 같은 경우 통상의 플립칩(Flip Chip)제조공정에서 인쇄회로기판상에 실장되는 칩과 인쇄회로기판간의 열팽창율의 차이를 보정하기 위한 언더필러(Under Filler)를 칩과 인쇄회로기판 사이에 충진시키는 과정에서 언더필러가 상기 블라인드비어홀(7)에 완전히 충진되지 않아 열충격에 의해 인쇄회로기판에 변형이 발생되는 문제점이 있었다.

또한 다층 인쇄회로기판의 형성공정에서, 인쇄회로기판(1)의 상면과 하면을 형성하는 부분에는 도금층이 2중 내지 3중으로 형성되어 상대적으로 미세한 회로패턴(5)을 형성하는 것이 어렵게 되는 문제점도 있다.

그리고 연질의 인쇄회로기판을 형성하는 경우에 그 두께, 예를 들면 수지층(3)의 두께가 어느 정도 이하가 되면 제조공정중에 그 취급이 불편하여 수율이 떨어지는 문제점이 있다.

따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 초박판의 연질 인쇄회로기판을 제공하는 것이다.

본 발명의 다른 목적은 인쇄회로기판의 외층에 형성되는 회로패턴을 상대적으로 미세화시키는 것이다.

본 발명의 또 다른 목적은 블라인드비어홀이 개구되지 않는 면을 구비하는 인쇄회로기판을 제공하는 것이다.

도 1은 종래 기술에 의한 인쇄회로기판의 구성을 보인 단면도.

도 2는 종래 기술에 의한 인쇄회로기판에서 부품이 실장되는 형태를 보인 단면도.

도 3은 본 발명에 의한 인쇄회로기판의 바람직한 실시예의 구성을 보인 단면도.

도 4a에서 도 4l은 본 발명 실시예의 인쇄회로기판 제조방법을 순차적으로 보인 공정순서도.

도 5는 본 발명에 의한 인쇄회로기판에 칩을 실장하여 패키지를 형성한 것을 보인 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

20: 인쇄회로기판 30,31: 수지층

40,41,42: 회로패턴 50: 블라인드비어홀

52: 내측도금층 60: 솔더리지스트

C: 구리박판 R: 수지층

P: 프리프레그 m: 도금층

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연성물질로 형성되는 수지층과, 상기 수지층상에 형성되는 회로패턴을 포함하여 다층개의 층으로 구성된 인쇄회로기판에서, 부품이 장착되어 연결되는 상면의 회로패턴의 두께를 메인 PCB측에 연결되는 하면의 회로패턴의 두께보다 얇게 형성한 것을 특징으로 한다.

본 발명의 다른 특징에 따르면, 본 발명은 절연성물질로 형성되는 수지층과, 상기 수지층상에 형성되는 회로패턴을 포함하여 다수개의 층으로 구성된 인쇄회로기판에서, 상기 다수개의 층 내부에 블라인드비어홀이 형성되고, 상기 블라인드비어홀의 외측에 상기 다수개의 층을 전기적으로 연결하는 도금층이 형성되며, 상기 블라인드비어홀 중심과 대략 일치되는 위치의 상면에 부품을 실장하기 위한 범프를 형성한 것을 특징으로 한다.

범프의 직경은 상기 블라인드비어홀의 직경보다 크게 형성하는 것이 바람직하다.

본 발명의 또 다른 특징에 따르면, 본 발명은 절연성물질로 형성되는 수지층과, 상기 수지층상에 형성되는 회로패턴을 포함하여 다수개의 층으로 구성된 인쇄회로기판에서, 상기 다수개의 층 내부에 블라인드비어홀이 형성되고, 상기 블라인드비어홀은 부품이 실장되는 인쇄회로기판의 상면을 향하여 형성되어 상측이 막힌 상태로 되고, 블라인드비어홀의 상면에 부품실장용 범프가 형성된 것을 특징으로 한다.

본 발명의 또 다른 특징에 따르면, 본 발명은 코어형성용 수지층의 일측면에 이형제를 위치시키고, 상기 이형제를 포함하는 수지층의 일측면에 금속박판층과 적층수지층을 형성하는 제1단계와, 상기 적층수지층을 관통하여 상하의 금속박판층을 전기적으로 연결하는 블라인드비어홀을 형성하는 제2단계와, 상기 블라인드비어홀이 개구된 표면에 회로패턴을 형성하는 제3단계와, 상기 회로패턴상에 적층수지층과 금속박판층을 형성하는 제4단계와, 상기 적층수지층을 관통하여 상하의 금속박판층을 전기적으로 연결하는 블라인드비어홀을 형성하는 제5단계와, 위에서 형성된 패널을 이형제를 이용하여 분리하는 제6단계와, 상기 분리된 각각의 패널의 상면과 하면에 회로패턴을 형성하는 제7단계를 포함하여 구성된다.

상기 제4단계와 제5단계를 반복하여 적층되는 층수를 결정하게 된다.

상기 제2단계와 제5단계는 레이저를 이용하여 블라인드비어홀을 천공하는 단계와, 상기 블라인드비어홀을 포함하는 외층에 도금층을 형성하는 단계를 포함하여 구성된다.

상기 이형제 측면에 위치한 금속박판의 회로패턴에 부품 실장용 범프와 그 반대면의 회로패턴에 메인 PCB연결용 범프를 형성하는 8단계를 더 포함하여 구성된다.

본 발명의 또 다른 특징에 따르면, 본 발명은 일측면에 제1금속박판과 반대면에 제2금속박판을 가지는 제1수지층을 제2금속박판 측에서 제1금속박판측으로 관통하여 상기 제1,2금속박판층을 전기적으로 연결하는 블라인드비어홀을 형성하는 제1단계와, 상기 제2금속박판측 표면에 회로패턴을 형성하며 제1수지층을 노출시키는 제2단계와, 제3금속박판을 한면에만 가지는 제2수지층을 상기 노출된 제1수지층과 마주하도록 상기 제1수지층에 제2금속박판측면에 적층하여 상기 제1수지층과 제2수지층을 일체화하는 제3단계와, 상기 제3금속박판측에서 제2수지층을 관통하여 상기 제2금속박판과 제3금속박판을 전기적으로 연결하는 블라인드비어홀을 형성하는 제4단계와, 상기 제1금속박판과 제3금속박판에 회로패턴을 형성하는 제5단계와, 상기 제1금속박판의 회로패턴과 연결된 블라인드비어홀의 중심과 대략 일치하는 위치에 부품실장용 범프를 형성하는 제6단계를 포함하여 구성된다.

상기 제1단계 및 제4단계에서 형성되는 블라인드비어홀에는 도금층을 형성하여 상하 금속박판을 연결하는 것을 특징으로 한다.

이와 같은 본 발명에 의하면 초박형의 인쇄회로기판을 보다 용이하게 생산할 수 있게 되고, 층사이의 회로패턴을 전기적으로 연결하는 블라인드비어홀이 일방향으로만 형성되어 부품의 실장시에 블라인드비어홀에 에어포켓이 형성되는 것을 방지할 수 있으며, 부품이 실장되는 외층에 미세패턴을 형성할 수 있게 되는 이점이 있다.

이하 상기한 바와 같은 본 발명에 의한 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.

도 3에 도시된 바에 따르면, 본 발명 실시예의 인쇄회로기판(20)에는 제 1 및 제2 수지층(30,31)이 적층되고, 상기 수지층(30,31)의 상하면에는 각각 제1,2,3 회로패턴(40,41,42)이 형성되어 있다.

그리고 상기 각각의 수지층(30,31)을 관통하여 그 상하의 회로패턴(40,41,42)을 전기적으로 연결하는 블라인드비어홀(50)이 형성되어 있다. 이때, 상기 블라인드비어홀(50)은 그 개구방향이 모두 인쇄회로기판(20)의 하면을 향하도록 되어 있다. 상기 블라인드비어홀(50)의 내면에는 각각 내측도금층(52)이 형성되어 수지층(30,31) 상하면의 회로패턴(40,41,42)을 연결한다.

이와 같은 인쇄회로기판(20)의 외층, 즉 상면과 하면에는 각각 솔더리지스트(60)가 선택적으로 위치되어 회로패턴(40,43) 사이의 절연을 수행한다.

도면중 미설명 부호 70은 칩이 안착되어 연결되는 범프(bump)가 형성되는 인너리드 형성부이고, 72는 메인 PCB에 연결되는 범프가 형성되는 아웃리드 형성부이다. 한편, 본 실시예에서는 수지층(30,31)이 두개가 적층된 것을 설명하고 있으나 상기 수지층(30,31)은 아래의 공정에서 알 수 있듯이 다수개의 층으로 할 수 있다.

상기와 같은 구성을 가지는 인쇄회로기판을 제조하는 과정을 도 4를 참고하여 설명하기로 한다.

도 4a에 도시된 바와 같이, 코어형성용 프리프레그(P)의 상하면에 이형필름(F)을 위치시킨다. 여기서 상기 프리프레그(P)는 판상으로 제공되고, 상기 이형필름(F)은 상기 판상으로 제공된 프리프레그(P)보다 작은 면적을 가진다.

그리고 상기 이형필름(F)상에 각각 내부에 수지층(R)이 구비되고 양면에 구리박판(C1,C2)이 입혀진 동장적층판(CCL, Copper Coated Laminate)을 위치시킨다.

상기와 같이 제공된 것에 각각을 밀착시킨 후 열을 가하면, 도 4b에 도시된 바와 같이, 상기 코어형성용 프리프레그(P)가 녹아 그 상하면에 상기 동장적층판이 접착된 하나의 패널을 형성한다. 이때, 상기 동장적층판은 상기 프리프레그(P)에 상기 이형필름(F)부분을 제외한 그 가장자리가 접착된다. 그리고 상기 프리프레그(P)는 경질화되어 이후의 공정에서 상기 패널을 보다 용이하게 취급할 수 있도록 한다. 여기서 상기 수지층(R)은 나중에 제1수지층(30)으로 되고 상기 프리프레그(P)측에 위치되는 구리박판(C1)은 제1회로패턴(40)으로 된다.

다음으로 상기 도 4c에 도시된 바와 같이, 상기 구리박판(C1)과 수지층(R)을관통하여 상기 패널의 상하면에 각각 블라인드비어홀(50)을 천공한다. 상기 블라인드비어홀(50)은 레이저로 천공하며, 구리를 가공하지 못하는 레이저를 사용하는 경우에는 표면의 구리박판(C1)을 에칭공정을 사용하여 제거한 후 레이저로 수지층(R)을 제거한다. 따라서 표면의 구리박판(C1)과 수지층(R)은 제거되고 내측의 구리박판(C2)은 원래상태로 유지된다. 그리고 상기 블라인드비어홀(50)의 측면을 경사지게 가공하는 것은 이후의 도금공정에서 도금이 원활하게 되도록 하기 위함이다.

도 4d에는 도금층(m)이 형성된 것을 보이고 있다. 상기와 같이 블라인드비어홀(50)을 천공한 후에는 상기 각각의 수지층(R)의 상하면에 있는 구리박판(C)을 전기적으로 연결하기 위한 도금을 하게 된다. 상기 도금은 블라인드비어홀(50) 뿐만아니라 상기 패널의 외층에도 하게 된다.

다음으로는 도 4e에 도시된 바와 같이, 상기 도금층(m)에 제2회로패턴(41)을 형성하는 공정을 수행한다. 즉, 상기 패널의 외층에 솔더리지스트를 도포한 후 통상의 노광, 현상을 거쳐 에칭을 실시하여 제2회로패턴(41)을 형성한다. 이와 같이 하면 도금층(m)과 구리박판(C2)이 제거된 부분에 수지층(30)이 노출된 상태가 된다.

그리고는 새로운 층을 적층하는 과정을 수행하게 된다. 도 4f에 도시된 바와 같이, 이전의 공정에서 완성된 상태의 패널의 외층에 각각 수지(R)와 구리박판(C3)을 적층한다. 물론 수지층(R)의 일면에 구리박판(C3)이 미리 부착된 단면 동장적층판을 사용할 수도 있다. 여기서의 수지층(R)은 후에 제2수지층(31)이 되고 상기 구리박판(C3)은 제3회로패턴(42)을 형성하게 된다.

즉 열을 가해 상기 수지층(R)과 구리박판(C3)을 도 4g에 도시된 바와 같이 접착하고, 다시 레이저를 사용하여 블라인드비어홀(50)을 천공한다. 이때의 공정은 앞에서 블라인드비어홀(50)을 천공하는 과정과 동일하다. 이와 같은 상태는 도 4h에 도시되어 있다. 다음으로 블라인드비어홀(50)이 천공된 외층에, 도 4i에 도시된 바와 같이, 도금층(m)을 형성한다.

그리고는 도 4j에 도시된 바와 같이, 패널의 가장자리를 잘라낸다. 이때, 상기 이형필름(F)의 가장자리를 따라서 패널을 잘라내면, 상기 프리프레그(P)를 중심으로 이형필름(F) 양측에 있는 각각의 패널이, 도 4k에 도시된 바와 같이, 분리되므로 동시에 2장의 인쇄회로기판이 형성된다.

다음으로는 각각 분리된 패널의 외측에 제1 및 제3 회로패턴(40,42)을 형성한다. 이때, 도 4l에 도시된 바와 같이, 상기 이형필름(F)과 인접하였던 구리박판(C1)을 상면으로 하여 통상의 노광, 현상, 에칭공정을 통해 제1회로패턴(40)을 형성하게 된다. 이때, 상기 상면에 해당되는 층에는 이형필름(F)과 인접하였던 구리박판(C1)만이 있어, 하면에 구리박판(C2,C3)과 도금층(m)을 합한 것보다 두께가 얇으므로 에칭등의 공정시 제거할 구리박막의 두께가 얇게 되어 상면의 회로패턴(40)은 보다 미세하게 형성할 수 있게 된다.

상기와 같이 외층에 회로패턴(40,42)을 형성하고 나면 패널의 외층에 솔더리지스트(60)를 도포하고 금도금 또는 플럭스(Flux)처리 등의 과정을 거쳐 도 3에 도시된 바와 같은 인쇄회로기판(20)을 완성한다.

다음으로 칩(80)이 부착되는 면의 인너리드 형성부(70)에 칩(80)이 안착되어연결되는 범프(Bump:70')를 형성한다. 상기 범프(70')는 블라인드비어홀(50)의 상측에 대략 그 중심이 일치하는 위치에 형성된다.

그리고 아웃리드형성부(72)는 메인 PCB에 연결되는 범프(72')가 형성되는 부분이다. 상기 범프(72')는 칩보다는 상대적으로 사이즈가 큰 메인 PCB측에 연결되므로 그 위치나 크기가 상기 칩(80)과 연결되는 범프(70')의 크기보다는 크고, 블라인드비어홀(50)의 연장된 회로패턴부에 형성하여도 문제가 없다.

이하 상기한 바와 같은 구성을 가지는 본 발명의 작용을 설명하기로 한다.

본 발명의 제조방법은 그 공정중에 프리프레그(P)가 인쇄회로기판으로 만들어지는 패널을 지지하는 역할을 하여, 상대적으로 상기 수지층(30)이 100㎛이하가 되더라도 그 취급이 용이하게 될 수 있다. 따라서 상기 수지층(30)의 두께를 최소화할 수 있으므로 완제품 인쇄회로기판(20)의 전체 두께가 얇아지게 된다.

그리고, 본 발명의 제조방법에서는 상기 프리프레그(P)의 양면에서 각각 다층 인쇄회로기판(20)이 형성된다. 즉 동시에 2장의 인쇄회로기판(20)을 제조할 수 있게 되므로 상대적으로 그 생산성이 높아지게 된다.

한편, 인쇄회로기판(20)의 상면을 형성하는 제1회로패턴(40) 부분에는 별도의 도금을 수행하지 않으므로 그 두께가 상대적으로 얇아 미세한 회로패턴(40)을 형성할 수 있게 된다.

또한 본 발명에서는 각각의 수지층(30,31)을 관통하여 회로패턴(40,41,42) 사이를 전기적으로 연결하는 블라인드비어홀(50)이 모두 인쇄회로기판(20)의 하면을 향하도록 형성되고, 부품이 실장되는 상면으로는 형성되지 않는다. 따라서 부품의 실장시에 상기 블라인드비어홀(50)에 공기주머니가 형성되는 현상이 발생하지 않게 된다. 이와 같이 부품이 안착되는 상면에 블라인드비어홀(50)이 형성되지 않게 되므로 별도의 범프 형성용 패턴이 필요없게 되어 인쇄회로기판(20)의 면적이 최소화되고, 미세한 회로패턴(40)의 형성이 가능하므로 범프의 형성이 보다 용이하게 된다.

위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판 및 그 제조방법에 따르면, 인쇄회로기판의 두께 및 크기를 최소화할 수 있고, 연질의 인쇄회로기판을 용이하게 생산할 수 있게 된다.

그리고 코어를 형성하는 프리플레그와 이형필름을 사용하여 한번의 공정으로 2배수의 제품을 제조할 수 있어 생산성이 두배로 커지게 되는 효과도 얻을 수 있다.

또한 블라인드비어홀을 인쇄회로기판의 하면을 향하도록 하고, 상면에는 블라인드비어홀이 개구되지 않도록 하였으므로, 부품의 실장시에 그 내부에 공기주머니가 형성되지 않게 되고, 상면의 회로패턴을 상대적으로 미세화시킬 수 있게 되는 효과를 얻을 수 있다.

Claims (10)

1. 절연성물질로 형성되는 수지층과,

   상기 수지층상에 형성되는 회로패턴을 포함하여 다층개의 층으로 구성된 인쇄회로기판에서,

   부품이 장착되어 연결되는 상면의 회로패턴의 두께를 메인 PCB측에 연결되는 하면의 회로패턴의 두께보다 얇게 형성한 것을 특징으로 하는 다층 인쇄회로기판.
2. 절연성물질로 형성되는 수지층과,

   상기 수지층상에 형성되는 회로패턴을 포함하여 다수개의 층으로 구성된 인쇄회로기판에서,

   상기 다수개의 층 내부에 블라인드비어홀이 형성되고, 상기 블라인드비어홀의 외측에 상기 다수개의 층을 전기적으로 연결하는 도금층이 형성되며, 상기 블라인드비어홀 중심과 대략 일치되는 위치의 상면에 부품을 실장하기 위한 범프를 형성한 것을 특징으로 하는 다층 인쇄회로기판.
3. 제 2 항에 있어서, 상기 범프의 직경은 상기 블라인드비어홀의 직경보다 크게 형성하는 것을 특징으로 하는 다층 인쇄회로기판.
4. 절연성물질로 형성되는 수지층과,

   상기 수지층상에 형성되는 회로패턴을 포함하여 다수개의 층으로 구성된 인쇄회로기판에서,

   상기 다수개의 층 내부에 블라인드비어홀이 형성되고, 상기 블라인드비어홀은 부품이 실장되는 인쇄회로기판의 상면을 향하여 형성되어 상측이 막힌 상태로 되고, 블라인드비어홀의 상면에 부품실장용 범프가 형성된 것을 특징으로 하는 다층 인쇄회로기판.
5. 코어형성용 수지층의 일측면에 이형제를 위치시키고, 상기 이형제를 포함하는 수지층의 일측면에 금속박판층과 적층수지층을 형성하는 제1단계와,

   상기 적층수지층을 관통하여 상하의 금속박판층을 전기적으로 연결하는 블라인드비어홀을 형성하는 제2단계와,

   상기 블라인드비어홀이 개구된 표면에 회로패턴을 형성하는 제3단계와,

   상기 회로패턴상에 적층수지층과 금속박판층을 형성하는 제4단계와,

   상기 적층수지층을 관통하여 상하의 금속박판층을 전기적으로 연결하는 블라인드비어홀을 형성하는 제5단계와,

   위에서 형성된 패널을 이형제를 이용하여 분리하는 제6단계와,

   상기 분리된 각각의 패널의 상면과 하면에 회로패턴을 형성하는 제7단계를 포함하여 구성됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
6. 제 5 항에 있어서, 상기 제4단계와 제5단계를 반복하여 적층되는 층수를 결정함을 특징으로 하는 다층 인쇄회로기판의 제조방법.
7. 제 5 항에 있어서, 상기 제2단계와 제5단계는 레이저를 이용하여 블라인드비어홀을 천공하는 단계와,

   상기 블라인드비어홀을 포함하는 외층에 도금층을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
8. 제 5 항에 있어서, 상기 이형제 측면에 위치한 금속박판의 회로패턴에 부품 실장용 범프와 그 반대면의 회로패턴에 메인 PCB연결용 범프를 형성하는 8단계를 더 포함하여 구성됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
9. 일측면에 제1금속박판과 반대면에 제2금속박판을 가지는 제1수지층을 제2금속박판 측에서 제1금속박판측으로 관통하여 상기 제1,2금속박판층을 전기적으로 연결하는 블라인드비어홀을 형성하는 제1단계와,

   상기 제2금속박판측 표면에 회로패턴을 형성하며 제1수지층을 노출시키는 제2단계와,

   제3금속박판을 한면에만 가지는 제2수지층을 상기 노출된 제1수지층과 마주하도록 상기 제1수지층에 제2금속박판측면에 적층하여 상기 제1수지층과 제2수지층을 일체화하는 제3단계와,

   상기 제3금속박판측에서 제2수지층을 관통하여 상기 제2금속박판과 제3금속박판을 전기적으로 연결하는 블라인드비어홀을 형성하는 제4단계와,

   상기 제1금속박판과 제3금속박판에 회로패턴을 형성하는 제5단계와,

   상기 제1금속박판의 회로패턴과 연결된 블라인드비어홀의 중심과 대략 일치하는 위치에 부품실장용 범프를 형성하는 제6단계를 포함하여 구성됨을 특징으로 하는 다층 인쇄회로기판의 제조방법.
10. 제 9 항에 있어서, 상기 제1단계 및 제4단계에서 형성되는 블라인드비어홀에는 도금층을 형성하여 상하 금속박판을 연결하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.