JPH10163631A - 多層印刷回路基盤及びその製造方法 - Google Patents

多層印刷回路基盤及びその製造方法

Info

Publication number
JPH10163631A
JPH10163631A JP26750097A JP26750097A JPH10163631A JP H10163631 A JPH10163631 A JP H10163631A JP 26750097 A JP26750097 A JP 26750097A JP 26750097 A JP26750097 A JP 26750097A JP H10163631 A JPH10163631 A JP H10163631A
Authority
JP
Japan
Prior art keywords
layer
printed circuit
mismatch
circuit board
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26750097A
Other languages
English (en)
Inventor
Deok Gin Yang
徳 ギン 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970020010A external-priority patent/KR19980041742A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JPH10163631A publication Critical patent/JPH10163631A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】本発明はコンピューターのマザーボード、カメ
ラ一体型VTR、MCM(Multi Chip Module),CSP(Chi
p Size Package)または携帯電話等の電子製品に用いる
多層印刷回路基盤およびその製造方法に関することであ
り、その目的は基盤の層入り替わりあるいは不整合確認
が可能な多層印刷回路基盤およびそのような基盤の製造
方法を提供することにある。 【解決手段】上記目的達成のための本発明は各印刷回路
層のラウター(router)切断面上に肉眼で識別可能な不整
合識別帯あるいは層入り替わり識別帯が形成される多層
印刷回路基盤およびその基盤の製造方法に関することを
その技術的要旨とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はコンピューターのマ
ザーボード(mother board)、 カメラ一体型VTR、M
CM(Multi Chip Module)、CSP(Chip Size Packa
ge)又は携帯電話等の電子製品に用いる多層印刷回路基
盤及びその製造方法に関するものであって、より詳しく
は、基盤の各層の順番が入れ替わっているか否か、又は
各層の間で重ね合わせの位置に関し不整合を生じている
か否かを確認することが可能な多層印刷回路基盤及びそ
の製造方法に関する。
【0002】
【従来の技術】電子部品と部品内装技術の発達と共に回
路層を多数積層する多層印刷回路基盤(Multi-Layer Bo
ard)が開発されて以来、多層印刷回路基盤の高密度化
についての研究が活発にすすめられている。特に最近、
電子機器の高速化及び高密度化により既存の印刷回路基
盤(Printed Circuit Board)の多層化が要求され、印
刷回路基盤がいっそう多層化される趨勢にある。
【0003】はじめに、6層からなる多層印刷回路基盤
を例に、一般的な多層印刷回路基盤の製造過程を説明す
る。通常、多層印刷回路基盤は、絶縁層(insulating l
ayer)の両面に銅箔(copper foil)を付着した銅箔積
層版(copper clad laminate、以下、「CCL」という)
に回路パターン(circuit pattern)が印刷された内層回
路層(inner circuited layer) と外層回路層(outer cir
cuited layer)とを積層した構成を有する。
【0004】図14は、内層回路基盤の一例を示す分解
斜視図とその断面図である。また、図15は、CCL原
板を示す図である。さらに、図16は、6層からなる多
層印刷回路基盤の斜視図、図17は、その断面図であ
る。6層からなる回路基盤の場合は、まず、図14に示
される内層回路基盤10を形成するために、CCL11
及びCCL13の両面に一般的なフォトエッチングによ
り、設計した通りの回路パターン14を形成する。
【0005】前記内層回路基盤10は、その大きさによ
り、図15のようにCCL原板(CCLart work film)1に
複数個配置され、1つの原板から複数個が得られること
がある。CCL11及び13は、積層されることにより
図14(B)のような内層回路層10を構成する。具体
的には、内層回路層10は、CCL11及び13の間
に、例えばプレプレグ(prepreg)12のような接着性絶
縁シートを積層し、加熱、加圧することにより形成され
る。なお、二枚以上のCCLを利用して内層回路層を4
層以上にすれば、図面に例示のものと異なり、最上層及
び最下層の外層回路を含めて6層以上の回路層を有する
基盤が製造可能となる。
【0006】次に、内層回路層10には、ドリル加工を
行った後、鍍金をして内層回路パターン間の導通をとる
ためのビアホール(via hole)15が設けられる。このよ
うに内層回路を形成した後は、図16に示すように、内
層回路層10の上下面にプレプレグ22、24を積層
し、さらにその外側に外層回路層を形成するためのCC
L又は銅箔(copper thin film)21、23を積層した
後、それらの基盤層の全体を加熱、加圧する。その後、
図17のように、加圧積層された基盤には、内層回路形
成過程のようにドリル工程及び鍍金工程を通じて内層回
路と外層回路間との導通をとるための貫通孔(through h
ole)25が形成される。このような一連の過程を通じて
形成された多層印刷回路基盤には、次に、レジスト(res
ist paste)を塗布し、最終的に実製品となる基盤の部位
に沿ってラウター(router)を利用して切断、即ちラウテ
ィング(routing)処理を行う。
【0007】ところで、上記のような一般的な製造工程
では、内層回路同士又は内層回路と外層回路とを積層す
る時に使用する積層ピンの公差や、作業者の熟練度の差
異に起因して、回路基盤の各層に形成されている回路の
重ね合わせ位置の不整合(以下「積層位置の不整合」と
いう)を生じ易い。図18は、多層回路積層過程におい
て積層位置の不整合が生じた例を示している。すなわ
ち、図18(A)では、内層回路層10の積層過程にお
いて生じた積層位置の不整合により、第2層と第5層と
を導通させるビアホール15aとパターン14aとが甚
だしい不整合を見せている。さらに、図18(B)で
は、外層回路層20と内層回路層10との間で積層位置
の不整合が生じ、外層回路間を導通させる貫通ホール2
5とパターン26aとが甚だしい不整合を見せている。
【0008】
【発明が解決しようとする課題】上記のような積層位置
の不整合は、頻繁に、多層印刷回路基盤の完成品の性能
低下を招く。また、積層位置の不整合の程度が甚だしく
ない場合は、最終検査を行っても電気的信号が生ずるた
めに、既に完成した製品からは、精密検査を行わない限
りそのような不良を発見することが困難である。
【0009】一方、多層印刷回路基盤の一般的な問題と
しては、上記の積層位置の不整合の他に、基盤の積層過
程で、作業者の未熟や誤謬等を原因として、回路層の順
番が入れ替わって積層されてしまう(以下、「回路層の
入れ替わり」という)というものがある。回路層の入れ
替わりは、完成された多層印刷回路基盤において電気的
特性値等の性能を低下させる原因となることはもちろ
ん、製品廃棄の原因となることも頻繁にあるという点
で、積層位置の不整合よりも深刻な問題である。
【0010】回路層の入れ替わりを防止するために、従
来は、製品の各層(基盤)にその層の積層されるべき順
番を示す標示部を設けていた。図19は、従来の方法に
より、回路層の入れ替わり防止用の標示部が設けられた
従来の多層印刷回路基盤を示す平面図である。図19
(A)に示されるように、製品の各層(基盤)30の一
方の側には、アラビア数字が刻印された標示部40が設
けられている。この標示部40は、回路層を積層すると
きに、積層順序を表示する役割を果たす。なお、図19
(B)は、図19(A)をより詳細に示した図であり、
多層印刷回路基盤の第2層を示している。
【0011】図20は、回路層の入れ替わり防止用の指
標部を備えた従来の多層印刷回路基盤を示す分解斜視図
である。例えば、図20に示されるような6層基盤で
は、各回路層を積層する前に、最下層の外層回路層37
に第1層を、CCL33の両面にそれぞれ第2層及び第
3層を、CCL31の両面に第4層及び第5層を、そし
て、最上層の外層回路層35に第6層を示すアラビア数
字を刻印した標示部(41〜46)を設ける。前記標示
部40のアラビア数字は、普通、銅箔にフォトエッチン
グにより形成するが、アラビア数字を付ける方式を採用
することも可能である。前記標示部40に形成した数字
は、各回路層間に積層したプレプレグ32、36、38
のみならずCCL間の絶縁層が透明な物質であることか
ら、積層される基盤の数が多くなければ、ある程度識別
が可能である。
【0012】しかし、基盤上面にアラビア数字で層を表
示する従来技術は、多層印刷回路基盤がさらに多層化さ
れると、層を標示する数字が見えなくなり、回路層の入
り替わりを確認することが困難になるという問題を有す
るのみならず、この技術によっては、積層位置の不整合
は、確認できないという問題点があった。
【0013】さらに、層の入れ替わりが生じても、電気
試験(checker) で異常が検出されず、積層位置の不整合
又は異常はないと判断された場合には、それが原因とな
って製作された完成品の電気的特性値が低下し、製品に
多大な悪影響を与えるようになる。特に、層入れ替わり
は、部品実装後に、その特性値が異なれば部品の故障原
因及び不良の原因となる。このために、層の入れ替わり
や積層位置の不整合を判断し得る固定ファクター(facto
r)が要求されている。
【0014】本発明は、上記の問題に鑑みてなされたも
のであり、その目的は、各回路層の積層位置の不整合が
肉眼でも正確に確認できる多層印刷回路基盤を提供する
ことにある。
【0015】また、本発明の他の目的は、各回路層の積
層位置の不整合を正確かつ迅速に識別することのできる
多層印刷回路基盤を簡単に製造しうる方法を提供するこ
とにある。
【0016】本発明のさらに別の目的は、各回路層の入
れ替わりが肉眼でも正確に確認できる多層印刷回路基盤
を提供することにある。
【0017】本発明のさらに別の目的は、各回路層の入
れ替わりを防ぐことのできる前記多層印刷回路基盤の製
造方法を提供することにある。
【0018】本発明のさらに別の目的は、各回路層の積
層位置の不整合のみならず回路層の入れ替わりが肉眼で
も同時に、そして正確に確認できる多層印刷回路基盤を
提供することにある。
【0019】本発明のさらに別の目的は、各回路層の積
層位置の不整合のみならず回路層の入れ替わりを防ぐこ
とのできる前記多層印刷回路基盤の製造方法を提供する
ことにある。
【0020】
【課題を解決するための手段】上記目的達成のための本
発明は、最上層及び最下層に配置される外層回路層11
5、117)、及び前記外層回路層の間に配置される内
層回路層(111、113)を含む複数の回路層と、前
記回路層の各々の間に配置された絶縁層(116、11
2、118)とを備える多層印刷回路基盤において、前
記回路層の各々は、前記回路層の積層された位置の整
合、不整合を肉眼で識別可能にする不整合識別帯(21
0)をラウター切断面に有し、前記不整合識別帯は、前
記回路層が整合した状態に積層された場合に、その中心
が前記回路層の厚み方向へ一列に配列するように、前記
回路層の各々に同一の長さで形成されている多層印刷回
路基盤であることをその要旨とする。
【0021】さらに、本発明は、最上層及び最下層に配
置される外層回路層、及び前記外層回路層の間に配置さ
れる内層回路層を含む複数の回路層と、前記回路層の各
々の間に配置された絶縁層とを備える多層印刷回路基盤
において、前記回路層の各々は、前記回路層の積層順の
適否を肉眼で識別可能にする層入れ替わり識別帯(31
0)をラウター切断面に有し、前記層入れ替わり識別帯
は、最下層の前記回路層に設けられた前記層入れ替わり
識別帯の中心と、他の回路層に設けられた前記層入れ替
わり識別帯の中心との間の距離が、前記他の回路層の積
層順に応じて、一方の方向へ次第に大きくなるように前
記回路層に形成されている多層印刷回路基盤であること
をその要旨とする。
【0022】さらに、本発明は、最上層及び最下層に配
置される外層回路層、及び前記外層回路層の間に配置さ
れる内層回路層を含む複数の回路層と、前記回路層の各
々の間に配置された絶縁層とを備える多層印刷回路基盤
において、前記回路層の各々は、肉眼で識別可能な上記
の不整合識別帯と上記の層入れ替わり識別帯とを同時に
ラウター切断面に形成されている多層印刷回路基盤であ
ることをその要旨とする。
【0023】さらに、本発明は、複数の銅箔積層盤(C
CL)に回路パターンを印刷した内層回路層を形成する
段階と、前記内層回路層を絶縁層を介して積層する段階
と、積層された前記内層回路層の間で導通をとる段階
と、鍍金された前記内層回路層に絶縁層を介して外層回
路層を積層し、前記外層回路層に印刷回路パターンを形
成する段階と、積層された前記内層回路層と前記外層回
路層とにラウティング処理を施す段階とを含む多層印刷
回路基盤の製造方法において、前記ラウティング処理を
施す前の前記内層回路層と前記外層回路層とに印刷回路
パターンを形成する段階で、前記外層回路層及び内層回
路層の積層された位置の整合、不整合を肉眼で識別可能
にする不整合識別帯を、前記外層回路層及び内層回路層
が整合した状態に積層されたときに、その中心が前記回
路層の厚み方向へ一列に配列するように、前記外層回路
層及び前記内層回路層の各々のラウティング切断線上
に、同一の長さで形成する多層印刷回路基盤の製造方法
であることをその要旨とする。
【0024】さらに、本発明は、複数の銅箔積層盤に回
路パターンを印刷した内層回路層を形成する段階と、前
記内層回路層を絶縁層を介して積層する段階と、積層さ
れた前記内層回路層の間で導通をとる段階と、鍍金され
た前記内層回路層に絶縁層を介して外層回路層を積層
し、前記外層回路層に印刷回路パターンを形成する段階
と、積層された前記内層回路層と前記外層回路層とにラ
ウティング処理を施す段階とを含む多層印刷回路基盤の
製造方法において、前記ラウティング処理を施す前の前
記内層回路層と前記外層回路層とに印刷回路パターンを
形成する段階で、前記内層回路層及び前記外層回路層の
積層順の適否を肉眼で識別可能とする層入れ替わり識別
帯を、最下層に位置する前記外層回路層に設けられた前
記層入れ替わり識別帯の中心と、他の前記内層回路層及
び前記外層回路層に設けられた前記層入れ替わり識別帯
の中心との間の距離が、前記他の内層回路層及び外層回
路層の積層順に応じて、一方の方向へ次第に大きくなる
ように、前記内層回路層及び前記外層回路層の各々のラ
ウティング切断線上に形成する多層印刷回路基盤の製造
方法であることをその要旨とする。
【0025】さらに、本発明は、複数の銅箔積層盤に回
路パターンを印刷した内層回路層を形成する段階と、前
記内層回路層を絶縁層を介して積層する段階と、積層さ
れた前記内層回路層の間で導通をとる段階と、鍍金され
た前記内層回路層に絶縁層を介して外層回路層を積層
し、前記外層回路層に印刷回路パターンを形成する段階
と、積層された前記内層回路層と前記外層回路層とにラ
ウティング処理を施す段階とを含む多層印刷回路基盤の
製造方法において、前記ラウティング処理を施す前の前
記内層回路層と前記外層回路層とに印刷回路パターンを
形成する段階で、上記の不整合識別帯と上記の層入れ替
わり識別帯を前記内層回路層及び前記外層回路層の各々
のラウティング切断線上に形成する多層印刷回路基盤の
製造方法であることをその要旨とする。
【0026】
【発明の実施の形態】以下、図面を参照して本発明を詳
しく説明する。
【0027】図1は、本発明による多層印刷回路基盤の
分解斜視図である。一般の多層印刷回路基盤は、前述の
ように、複数の回路層を積層した後に、基盤をラウター
経路(router path、ラウター切断線)に沿って切断す
るラウター処理を行って製造される。すなわち、図1の
6層基盤を利用して説明すれば、その製造工程は以下の
ようになる。まず、複数のCCL111、113に回路
パターンが印刷された内層回路層を形成した後に、その
内層回路層と絶縁層112とを積層する。次に、内層回
路層に鍍金を施し、その後、鍍金した内層回路層に他の
絶縁層116、118を設ける。絶縁層116、118
の外側には、さらに外層が積層され、積層された外層に
は、外層印刷回路パターンを食刻、形成する。最後に、
積層された内層と外層とは、図中の点線部分、即ち、ラ
ウター経路110に沿ってラウティング(切断)され、
実製品の大きさに整えられる。
【0028】本発明による多層印刷回路基盤では、図1
に示したように、前記ラウター処理を行う前に、基盤1
00に積層される各CCL111、113、115及び
117に不整合識別帯211〜216を形成する。具体
的には、内層回路層であるCCL111の両面に不整合
識別帯214と215が、CCL113の両面に不整合
識別帯212と213がそれぞれ形成される。また、外
層回路層であるCCL115と117には、不整合識別
帯216と211とがそれぞれ形成される。ここで重要
なことは、いずれの不整合識別帯(211〜216)も
ラウター経路110上に形成されるべき点である。これ
は、ラウターが行われた後に、その切断面(ラウター切
断面)において、不整合識別帯(211〜216)が肉
眼で識別できるようにするためである。
【0029】また、不整合識別帯(211〜216)
は、各々の中心が、多層印刷回路基盤100の厚み方向
へ一列に配列する位置において、それぞれの内層回路層
又は外層回路層に形成される。これは、各層間で不整合
があるか否かを正確に確認できるようにするためであ
る。
【0030】さらに、不整合識別帯(211〜216)
は、ラウティング処理後に肉眼で確認可能であり、ま
た、基盤の厚み方向へ同一の大きさで一列に配列するよ
うに、四角形状であることが望ましい。
【0031】図2は、本発明による多層印刷回路基盤の
一部分であって、ラウティング処理が施された後の不整
合識別帯を含む一部分を示す図である。また、図3は、
本発明による多層印刷回路基盤の不整合識別帯を含む一
部分であって、図2に示したのと異なる例を示す図であ
る。なお、図2及び図3において、符号210又は22
0を付した部位は、不整合識別帯であり、図1の不整合
識別帯211〜216と同等のものである。
【0032】不整合識別帯は、図2に例示するように、
各回路層の一部分にだけ形成することであってもよい
が、図3に例示するように、2つ以上の不整合識別帯を
それぞれ異なる部位に形成することがより望ましい。ま
た、二つ以上の部位に不整合識別帯を形成する場合は、
不整合識別帯の長さが互いに異なるように形成すること
が望ましい。二つ以上の不整合識別帯を各回路層に形成
させる場合にも、各不整合識別帯は、前述した、一つの
不整合識別帯が満たすべき条件(例えば四角形状である
こと)を満たすべきである。各不整合識別帯がそれらの
条件を満たせば、積層位置の不整合をより正確に確認す
ることができるからである。
【0033】二つ以上の不整合識別帯を基盤に設ける場
合には、各々の不整合識別帯を基盤の同一の辺に設ける
必要はなく、図3(B)に示すように、不整合識別帯2
10と220とをそれぞれ基盤100の異なる辺に位置
させることであってもよい。基盤の同一の辺に2つの不
整合識別帯を位置させた場合に比べると、この場合に
は、4方向に関する積層位置の不整合をより正確に確認
することができるという利点がある。
【0034】図4は、本発明による多層印刷回路基盤で
あって、回路層の入れ替わりを識別するための識別帯を
備えた多層印刷回路基盤を示す分解斜視図である。
【0035】図4に示されるように、多層印刷回路基盤
100の各回路層には、ラウター処理による切断面に回
路層の入れ替わりを識別するための層入れ替わり識別帯
311〜316が、肉眼で識別可能に形成されている。
各層の切断部に形成された識別帯は、最下層に形成され
た識別帯311の中心から、その中心が順に遠ざかるよ
うに、すなわち、中心間の一方方向への水平距離(ラウ
ター切断面に沿った方向の距離)が積層順に徐々に大き
くなるように配置されている。なお、上記の層入れ替わ
り識別帯(311〜316)の長さは、必ずしも同一に
する必要はないが、同一の長さを有するように形成する
ことが望ましい。
【0036】図5は、本発明による多層印刷回路基盤の
一部分であって、ラウティング処理が施された後の層入
れ替わり識別帯を含む一部分を示す図である。なお、図
5において、符号310を付した部位は、層入れ替わり
識別帯であり、図4の層入れ替わり識別帯311〜31
6と同等のものである。
【0037】層入れ替わり識別帯310は、図5に示す
ように、各回路層の一部分にだけ形成することであって
もよいが、2つ以上の層入れ替わり識別帯をそれぞれ異
なる部位に形成することの方が望ましい。二つ以上の層
入れ替わり識別帯を有する基盤では、各々の層入れ替わ
り識別帯を基盤の同一の辺に位置させる必要はなく、そ
れぞれを基盤の互いに異なる辺に位置させることもでき
る。
【0038】図6は、本発明による多層印刷回路基盤で
あって、不整合識別帯と層入れ替わり識別帯とを備えた
多層印刷回路の一部分を示す図である。
【0039】本発明による多層印刷回路基盤では、不整
合識別帯210と層入れ替わり識別帯310とを上記し
たそれぞれの条件で各層に形成し、図6に示すように、
ラウター処理により不整合識別帯210及び層入れ替わ
り識別帯310を共に形成することもできる。この場合
には、積層位置の不整合及び回路層の入れ替わりを同時
に確認することができる。
【0040】図7は、不整合識別帯及び層入れ替わり識
別帯が同時に形成された本発明による多層印刷回路基盤
を示す分解斜視図である。また、図8及び図9は、図7
に示される多層印刷回路基盤の有するCCL(115、
111、113、117)の平面図である。さらに図1
0は、図7に示される多層印刷回路基盤の部分側面図で
ある。図7から図10までには、二つの不整合識別帯と
層入れ替わり識別帯を基盤に形成する製造過程が示され
ている。不整合識別帯及び層入れ替わり識別帯が同時に
形成された多層印刷回路基盤は、前述した、不整合識別
帯と層入れ替わり識別帯のそれぞれの形成過程と同一の
条件で製造される。
【0041】図8及び図9には、二つの不整合識別帯2
10(211〜216)、220(221〜226)と
一つの層入れ替わり識別帯310(311〜316)が
それぞれラウター経路110上に位置するところが示さ
れている。各層間の積層位置の不整合を正確に確認する
ためには、図10に示すように、不整合識別帯210、
220を、それぞれの不整合識別帯の中心が多層印刷回
路基盤100の厚み方向へ一列に配列するように位置さ
せなければならない。
【0042】本実施例では、不整合識別帯210と22
0とが互いに異なる長さを有することであってもよく、
また、互いに同一の長さを有することであってもよい。
層入れ替わり識別帯310は、各層のラウター切断面に
形成されるとともに、図8、図9及び図10に示すよう
に、各層の切断部に形成された識別帯312〜316
は、その中心と最下層に形成された識別帯311の中心
との水平距離が、一方方向へ積層順に次第に大きくなる
位置に形成される。このような条件で各層に不整合識別
帯210、220及び層入れ替わり識別帯310が同時
に基盤に形成された場合は、その後のラウター処理によ
り、各識別帯が表に現れ、各回路層の積層位置の不整合
のみならず、積層順の適否も確認できるようになる。
【0043】不整合識別帯及び層入れ替わり識別帯を形
成する方法としては、アートワークフィルム(art work
film)製造のときに、識別帯が形成されるべき部位に銅
盤を残留させる方法を挙げることができる。
【0044】前記不整合識別帯及び層入れ替わり識別帯
は、肉眼で観察することのできる程度の大きさを有すれ
ば足りるが、望ましくは、2cm以下、さらに望ましく
は0.1cm以上1cm以下程度の長さに形成する。
【0045】不整合識別帯及び層入れ替わり識別帯を形
成する位置については、特別な制限はないが、不整合識
別帯の積層数が少ない場合は、多層印刷回路基盤の長手
方向の中央部に形成することが望ましく、積層数が多い
場合は、長手方向の外郭に形成することが望ましい。ま
た、層入れ替わり識別帯は、長手方向の外郭に形成する
ことが望ましい。なお、多層印刷回路基盤に不整合識別
帯及び層入れ替わり識別帯の一方又は双方を備える本発
明の技術思想は、積層数が10層以上と多い多層印刷回
路基盤に特に適合する。
【0046】次に、上記のように不整合識別帯及び層入
れ替わり識別帯の一方又は双方が形成された回路層を積
層し、さらにラウター処理を行った後の不整合識別帯及
び層入れ替わり識別帯を確認する様子について図11、
図12及び図13を用いて説明する。
【0047】図11は、不整合識別帯だけが形成された
多層印刷回路基盤を示す側面図である。図11(A)で
は、第2層212と第3層213において、積層位置の
不整合が生じた状態を、そして、図11(B)では、一
つのCCL層が無い状態をそれぞれ確認できる。
【0048】図12は、層入れ替わり識別帯だけが形成
された多層印刷回路基盤を示す側面図である。図12
(A)では、第2層312と第3層313が入れ替わっ
た状態を、図12(B)では、一つの層が無い状態を、
そして、図12(C)では、第2層312と第3層31
3が重複している状態、つまり、同一の層が重複して積
層された状態を確認できる。
【0049】図13は、不整合識別帯と層入れ替わり識
別帯が同時に形成された多層印刷回路基盤を示す側面図
である。図13(A)では、第2層312と第3層31
3が入れ替わった状態が、図13(B)では、第4層2
14、224と第5層215、225において積層位置
の不整合が生じた状態が、そして図13(C)では、第
1層が削除された状態が示されている。
【0050】
【発明の効果】上述のように、本発明による多層印刷回
路基盤では、製品の積層位置の不整合及び回路層の入れ
替わり等を容易かつ確実に確認することが可能である。
このために、本発明による多層印刷回路基盤では、回路
基盤の特性に対する信頼性を確保することができるのみ
ならず、不良製品の市場流出を防ぐことができ、製品の
信用度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明による多層印刷回路基盤の分解斜視図で
ある。
【図2】本発明による多層印刷回路基盤の一部分であっ
て、ラウティング処理が施された後の不整合識別帯を含
む一部分を示す図である。
【図3】本発明による多層印刷回路基盤の不整合識別帯
を含む一部分であって、図2に示したのと異なる例を示
す図である。
【図4】本発明による多層印刷回路基盤であって、回路
層の入れ替わりを識別するための識別帯を備えた多層印
刷回路基盤を示す分解斜視図である。
【図5】本発明による多層印刷回路基盤の一部分であっ
て、ラウティング処理が施された後の層入れ替わり識別
帯を含む一部分を示す図である。
【図6】本発明による多層印刷回路基盤であって、不整
合識別帯と層入れ替わり識別帯とを備えた多層印刷回路
の一部分を示す図である。
【図7】不整合識別帯及び層入れ替わり識別帯が同時に
形成された本発明による多層印刷回路基盤を示す分解斜
視図である。
【図8】図7に示される多層印刷回路基盤の有するCC
Lの平面図である。
【図9】図7に示される多層印刷回路基盤の有するCC
Lであって、図8に示されるのと異なるものの平面図で
ある。
【図10】図7に示される多層印刷回路基盤の部分側面
図である。
【図11】不整合識別帯だけが形成された多層印刷回路
基盤を示す側面図である。
【図12】層入れ替わり識別帯だけが形成された多層印
刷回路基盤を示す側面図である。
【図13】不整合識別帯と層入れ替わり識別帯が同時に
形成された多層印刷回路基盤を示す側面図である。
【図14】内層回路基盤の一例を示すの分解斜視図とそ
の断面図である。
【図15】CCL原板を示す図である。
【図16】6層からなる多層印刷回路基盤の斜視図であ
る。
【図17】6層からなる多層印刷回路基盤の断面図であ
る。
【図18】多層回路積層過程において積層位置の不整合
が生じた多層印刷回路基盤を示す部分斜視図である。
【図19】従来の方法により、回路層の入れ替わり防止
用の標示部が設けられた従来の多層印刷回路基盤を示す
平面図である。
【図20】回路層の入れ替わり防止用の指標部を備えた
従来の多層印刷回路基盤を示す分解斜視図である。
【符号の説明】
10 内層回路層 14 パターン 15 ビアホール 20 外層回路層 25 貫通ホール 30、100 基盤 40 標示部 210 不整合識別帯 310 層入れ替わり識別帯

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 最上下層には外層回路層が形成され、前
    記外層間に内層回路層が設けられ、各回路層間には絶縁
    層が形成される多層印刷回路基盤において、 前記回路層のラウター切断面に肉眼で識別可能な同一の
    長さの不整合識別帯が形成され、各前記識別帯の中心が
    基盤の厚み方向へ一列に配列されることを特徴とする多
    層印刷回路基盤。
  2. 【請求項2】 前記不整合識別帯が各回路層に少なくと
    も一つ以上形成されることを特徴とする請求項1記載の
    多層印刷回路基盤。
  3. 【請求項3】 各回路層に形成される前記不整合識別帯
    が互いに同一な長さを有することを特徴とする請求項2
    記載の多層印刷回路基盤。
  4. 【請求項4】 各回路層に形成される前記不整合識別帯
    が互いに異なる長さを有することを特徴とする請求項2
    記載の多層印刷回路基盤。
  5. 【請求項5】 各回路層に形成される前記不整合識別帯
    が全て基盤の同一な辺に形成されることを特徴とする請
    求項2記載の多層印刷回路基盤。
  6. 【請求項6】 各回路層に形成される前記不整合識別帯
    が基盤の少なくとも1辺以上に形成されることを特徴と
    する請求項2記載の多層印刷回路基盤。
  7. 【請求項7】 前記不整合識別帯の長さが2cm以下な
    ることを特徴とする請求項1項記載の多層印刷回路基
    盤。
  8. 【請求項8】 前記不整合識別帯の長さが0.1cm以
    上、1.0cm以下の範囲なることを特徴とする請求項
    7記載の多層印刷回路基盤。
  9. 【請求項9】 前記不整合識別帯は銅箔からなることを
    特徴とする請求項1記載の多層印刷回路基盤。
  10. 【請求項10】複数の銅箔積層盤(CCL)に回路パタ
    ーンを印刷した内層回路層を形成する段階と、前記内層
    回路層と絶縁層とを積層する段階と、前記内層回路層を
    鍍金する段階と、鍍金した前記内層回路層に絶縁層を設
    け、前記絶縁層の上に外層を積層し前記外層に印刷回路
    パターンを形成する段階と、積層した前記内層と前記外
    層回路層をラウティングする段階とから構成される多層
    印刷回路基盤の製造方法において、 前記ラウティング処理前の前記内層回路層と前記外層回
    路層に印刷回路パターンを形成する段階において、前記
    回路層のラウター切断面上に肉眼で識別可能な同一の長
    さの不整合識別帯を形成し、各前記識別帯の中心は基盤
    の厚み方向へ一列に配列するように形成することを特徴
    とする多層印刷回路基盤の製造方法。
  11. 【請求項11】前記不整合識別帯は写真食刻により形成
    することを特徴とする請求項10記載の製造方法。
  12. 【請求項12】前記不整合識別帯は四角形状に形成する
    ことを特徴とする請求項10記載の製造方法。
  13. 【請求項13】前記不整合識別帯は各回路層に少なくと
    も一つ以上形成することを特徴とする請求項10記載の
    製造方法。
  14. 【請求項14】各回路層に形成した前記不整合識別帯が
    互いに同一の長さを有することを特徴とする請求項13
    記載の製造方法。
  15. 【請求項15】各回路層に形成した前記不整合識別帯が
    互いに異なる長さを有することを特徴とする請求項13
    記載の製造方法。
  16. 【請求項16】各回路層に形成した前記不整合識別帯が
    全て基盤の同一の辺に形成することを特徴とする請求項
    13記載の製造方法。
  17. 【請求項17】各回路層に形成した前記不整合識別帯が
    基盤の少なくとも 1辺以上に形成することを特徴とする
    請求項13記載の製造方法。
  18. 【請求項18】前記不整合識別帯の長さは2cm以下な
    ることを特徴とする請求項10記載の製造方法。
  19. 【請求項19】前記不整合識別帯の長さは0.1cm以
    上、1.0cm以下の範囲なることを特徴とする請求項
    18記載の製造方法。
JP26750097A 1996-11-30 1997-09-30 多層印刷回路基盤及びその製造方法 Pending JPH10163631A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19960060277 1996-11-30
KR1996-60277 1997-05-22
KR1019970020010A KR19980041742A (ko) 1996-11-30 1997-05-22 다층인쇄회로기판 및 그 제조방법
KR1997-20010 1997-05-22

Publications (1)

Publication Number Publication Date
JPH10163631A true JPH10163631A (ja) 1998-06-19

Family

ID=26632317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26750097A Pending JPH10163631A (ja) 1996-11-30 1997-09-30 多層印刷回路基盤及びその製造方法

Country Status (2)

Country Link
JP (1) JPH10163631A (ja)
DE (1) DE19742837A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020219A (zh) * 2019-05-30 2020-12-01 宁波舜宇光电信息有限公司 一种覆铜拼板以及摄像模组的制备方法
CN112601388A (zh) * 2020-11-05 2021-04-02 奥士康科技股份有限公司 一种内层芯板防叠错的pcb板及监控方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2510994B (en) * 2010-06-04 2014-12-31 Plastic Logic Ltd Edge detection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020219A (zh) * 2019-05-30 2020-12-01 宁波舜宇光电信息有限公司 一种覆铜拼板以及摄像模组的制备方法
CN112020219B (zh) * 2019-05-30 2022-03-01 宁波舜宇光电信息有限公司 一种覆铜拼板以及摄像模组的制备方法
CN112601388A (zh) * 2020-11-05 2021-04-02 奥士康科技股份有限公司 一种内层芯板防叠错的pcb板及监控方法

Also Published As

Publication number Publication date
DE19742837A1 (de) 1998-06-04

Similar Documents

Publication Publication Date Title
KR100333627B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
KR101654020B1 (ko) 미세 정렬을 위한 다층 연성회로기판의 제조방법
US5528826A (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
CN116489906A (zh) 一种防止叠错的印刷线路板内层芯板及其制造方法
JPH10163631A (ja) 多層印刷回路基盤及びその製造方法
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
JP2638555B2 (ja) 多層プリント配線板
JP4285461B2 (ja) 多層配線板の製造方法
KR19980041741A (ko) 다층인쇄회로기판 및 그 제조방법
CN114727486B (zh) 线路板的制备方法
KR100570870B1 (ko) 층간 편심 확인이 가능한 인쇄회로기판
JPH1051143A (ja) 多層プリント配線板の製造方法
JP2002329964A (ja) 多層プリント配線板の製造方法
JP2000013023A (ja) 多層プリント配線板の製造方法
JP2002198661A (ja) 多層プリント配線板
JPH0567885A (ja) 多層プリント基板
JP2004319607A (ja) 多層配線回路基板とその製造方法
CN115151040A (zh) 具有盲孔的印刷电路板的制作方法
JPH02271653A (ja) 半導体搭載用基板の製造方法
JPH06333797A (ja) 転写工程におけるマスクの位置合わせ方法
TWI405524B (zh) 線路板及其製作方法
KR19980041020A (ko) 정밀한 블라인드 비어홀(blind via hole)을 갖는 다층인쇄회로기판의 제조방법
CN112512216A (zh) 一种电路板层间对准度控制方法
JPH06224553A (ja) 多層印刷配線板の製造方法