JP2002198661A - 多層プリント配線板 - Google Patents
多層プリント配線板Info
- Publication number
- JP2002198661A JP2002198661A JP2000392768A JP2000392768A JP2002198661A JP 2002198661 A JP2002198661 A JP 2002198661A JP 2000392768 A JP2000392768 A JP 2000392768A JP 2000392768 A JP2000392768 A JP 2000392768A JP 2002198661 A JP2002198661 A JP 2002198661A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- pattern
- hole
- substrate
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 各層の基板に形成された回路パターンのずれ
を電気的に検出できる多層プリント配線板を提供する。 【解決手段】 基板本体１を構成する各基板の製品外領
域１ｃに穿設された検出用孔３の近傍に、各基板１ａ毎
に検出用パターン４と、これら検出用パターン４に接続
された検出用ランド４ｂを形成すると共に、検出用パタ
ーン４が形成された検出用孔３と、検出用ランド４ｂに
スルーホール６，７を形成したもので、検出用パターン
４のスルーホール６と、検出用ランド４ｂのスルーホー
ル７の間の導通試験を行うことにより、基板１ａに形成
された回路パターン２のずれが電気的に検出できるた
め、検出時間を大幅に短縮することができ、これによっ
て作業能率及び生産性の向上が図れる。
を電気的に検出できる多層プリント配線板を提供する。 【解決手段】 基板本体１を構成する各基板の製品外領
域１ｃに穿設された検出用孔３の近傍に、各基板１ａ毎
に検出用パターン４と、これら検出用パターン４に接続
された検出用ランド４ｂを形成すると共に、検出用パタ
ーン４が形成された検出用孔３と、検出用ランド４ｂに
スルーホール６，７を形成したもので、検出用パターン
４のスルーホール６と、検出用ランド４ｂのスルーホー
ル７の間の導通試験を行うことにより、基板１ａに形成
された回路パターン２のずれが電気的に検出できるた
め、検出時間を大幅に短縮することができ、これによっ
て作業能率及び生産性の向上が図れる。
Description
【０００１】
【発明の属する技術分野】本発明は、各層の基板に形成
された回路パターンのずれを電気的に検出できるように
した多層プリント配線板に関する。
された回路パターンのずれを電気的に検出できるように
した多層プリント配線板に関する。
【０００２】
【従来の技術】従来電子機器等には、複数の基板を積層
することにより１枚の基板本体を構成した多層プリント
配線板がよく使用されている。
することにより１枚の基板本体を構成した多層プリント
配線板がよく使用されている。
【０００３】前記プリント配線板は、基板本体を構成す
る各層の基板にそれぞれ回路パターンがエッチング処理
により形成されていて、予め各基板の製品外領域（ダミ
ー領域）に穿設された複数の検出用孔を互いに合致させ
ることにより、各基板が精度よく積層されているが、各
基板に回路パターンを焼き付ける際、写真原図に伸び縮
みなどがあると、各基板に形成された回路パターンに誤
差が生じて、各基板を積層した際、回路パターンにずれが
発生することがある。
る各層の基板にそれぞれ回路パターンがエッチング処理
により形成されていて、予め各基板の製品外領域（ダミ
ー領域）に穿設された複数の検出用孔を互いに合致させ
ることにより、各基板が精度よく積層されているが、各
基板に回路パターンを焼き付ける際、写真原図に伸び縮
みなどがあると、各基板に形成された回路パターンに誤
差が生じて、各基板を積層した際、回路パターンにずれが
発生することがある。
【０００４】また回路パターンにずれが発生した基板本
体にスルーホールを穿設して、このスルーホールの内面
を半田によりメッキ処理した場合、図５及び図６に示す
ように基板ａに形成された回路パターンｂの一部がスル
ーホールｃ内面の半田層ｄと接触して、スルーホールｃ
と回路パターンｂが短絡し、不良品の原因となる。
体にスルーホールを穿設して、このスルーホールの内面
を半田によりメッキ処理した場合、図５及び図６に示す
ように基板ａに形成された回路パターンｂの一部がスル
ーホールｃ内面の半田層ｄと接触して、スルーホールｃ
と回路パターンｂが短絡し、不良品の原因となる。
【０００５】このため従来では、図７に示すように検出
用孔ｅの周囲に、各基板毎に円形の検出パターンｆを形
成して、各基板を積層した後、検出用孔ｅと検出用パター
ンｆのずれを測定することにより、各層の回路パターン
のずれを検出している。
用孔ｅの周囲に、各基板毎に円形の検出パターンｆを形
成して、各基板を積層した後、検出用孔ｅと検出用パター
ンｆのずれを測定することにより、各層の回路パターン
のずれを検出している。
【０００６】
【発明が解決しようとする課題】しかし各基板に形成さ
れた検出パターンは、各基板を積層した場合外部から目
視することができないため、従来ではＸ線などを使用し
て検出用パターンを写真撮影し、検出用パターンｆのず
れを目視により検出しており、このため検出に時間がか
かって作業能率が悪いと共に、作業者が目視により検出
パターンｆのずれを検出するため、人手を必要として検
出作業が自動化できないなどの問題もある。
れた検出パターンは、各基板を積層した場合外部から目
視することができないため、従来ではＸ線などを使用し
て検出用パターンを写真撮影し、検出用パターンｆのず
れを目視により検出しており、このため検出に時間がか
かって作業能率が悪いと共に、作業者が目視により検出
パターンｆのずれを検出するため、人手を必要として検
出作業が自動化できないなどの問題もある。
【０００７】本発明はかかる従来の問題点を改善するた
めになされたもので、各層の基板に形成された回路パタ
ーンのずれを電気的に検出できるようにした多層プリン
ト配線板を提供して、検出時間の短縮と、検出作業の自動
化を図ることを目的とするものである。
めになされたもので、各層の基板に形成された回路パタ
ーンのずれを電気的に検出できるようにした多層プリン
ト配線板を提供して、検出時間の短縮と、検出作業の自動
化を図ることを目的とするものである。
【０００８】
【課題を解決するための手段】前記目的を達成するため
本発明の多層プリント配線板は、回路パターンが形成さ
れた複数の基板を積層して基板本体を構成した多層プリ
ント配線板であって、各基板の製品外領域に穿設された
検出用孔の近傍に、各基板毎に検出用パターンと、これ
ら検出用パターンに接続された検出用ランドを形成する
と共に、検出用パターンが形成された検出用孔と、検出
用ランドにスルーホールを形成したものである。
本発明の多層プリント配線板は、回路パターンが形成さ
れた複数の基板を積層して基板本体を構成した多層プリ
ント配線板であって、各基板の製品外領域に穿設された
検出用孔の近傍に、各基板毎に検出用パターンと、これ
ら検出用パターンに接続された検出用ランドを形成する
と共に、検出用パターンが形成された検出用孔と、検出
用ランドにスルーホールを形成したものである。
【０００９】前記構成により、検出用パターンに形成さ
れたスルーホールと、検出用ランドに形成されたスルー
ホールに試験装置などを接続して、検出用パターンと検
出用ランド間の導通試験を行うことにより、基板に形成
された回路パターンのずれが電気的に検出できるため、
Ｘ線などを使用して検出用パターンを写真撮影し、目視
により回路パターンのずれを検出する従来の方法に比べ
て検出時間を大幅に短縮することができ、これによって
作業能率及び生産性の向上が図れると共に、回路パター
ンのずれが電気的に検出できることにより、検出作業の
自動化も可能になる。
れたスルーホールと、検出用ランドに形成されたスルー
ホールに試験装置などを接続して、検出用パターンと検
出用ランド間の導通試験を行うことにより、基板に形成
された回路パターンのずれが電気的に検出できるため、
Ｘ線などを使用して検出用パターンを写真撮影し、目視
により回路パターンのずれを検出する従来の方法に比べ
て検出時間を大幅に短縮することができ、これによって
作業能率及び生産性の向上が図れると共に、回路パター
ンのずれが電気的に検出できることにより、検出作業の
自動化も可能になる。
【００１０】前記目的を達成するため本発明の多層プリ
ント配線板は、検出用パターンを、検出用孔の周囲に環
状に形成すると共に、検出用パターンと検出用ランドを
接続パターンで接続したものである。
ント配線板は、検出用パターンを、検出用孔の周囲に環
状に形成すると共に、検出用パターンと検出用ランドを
接続パターンで接続したものである。
【００１１】前記構成により、基板に形成された回路パ
ターンが何れの方向にずれた場合でも、回路パターンの
ずれを確実に検出することができると共に、検出用パタ
ーンより離れた位置に検出用ランドを設けることができ
るため、試験装置などを接続して検出用パターンと検出
用ランド間の導通試験を行うなどの検出作業が容易にな
る。
ターンが何れの方向にずれた場合でも、回路パターンの
ずれを確実に検出することができると共に、検出用パタ
ーンより離れた位置に検出用ランドを設けることができ
るため、試験装置などを接続して検出用パターンと検出
用ランド間の導通試験を行うなどの検出作業が容易にな
る。
【００１２】前記目的を達成するため本発明の多層プリ
ント配線板は、基板に穿設された複数の検出用孔近傍
に、検出用パターンを形成したものである。
ント配線板は、基板に穿設された複数の検出用孔近傍
に、検出用パターンを形成したものである。
【００１３】前記構成により、複数の検出用パターンで
ずれが検出できるため、検出精度が向上する。
ずれが検出できるため、検出精度が向上する。
【００１４】前記目的を達成するため本発明の多層プリ
ント配線板は、検出用パターンの内径を段階的に大きく
したものである。
ント配線板は、検出用パターンの内径を段階的に大きく
したものである。
【００１５】前記構成により、各基板に形成された回路
パターンのずれが数値的に把握できるため、写真原図な
どの修正作業が短時間で容易に行えるようになる。
パターンのずれが数値的に把握できるため、写真原図な
どの修正作業が短時間で容易に行えるようになる。
【００１６】
【発明の実施の形態】本発明の実施の形態を図１ないし
図３に示す図面を参照して詳述する。
図３に示す図面を参照して詳述する。
【００１７】図１に示す基板本体１は、複数枚、例えば
５枚の薄い基板１ａを積層一体化することにより構成さ
れており、ほぼ中央に設けられた製品領域１ｂと、その
周囲に設けられた製品外領域１ｃとを有している。
５枚の薄い基板１ａを積層一体化することにより構成さ
れており、ほぼ中央に設けられた製品領域１ｂと、その
周囲に設けられた製品外領域１ｃとを有している。
【００１８】各層の基板１ａには、銅箔をエッチング処
理することにより回路パターン２がそれぞれ形成されて
いると共に、製品外領域１ｃに複数個、例えば４個の検出
用孔３が穿設されている。
理することにより回路パターン２がそれぞれ形成されて
いると共に、製品外領域１ｃに複数個、例えば４個の検出
用孔３が穿設されている。
【００１９】これら検出用孔３は、各基板１ａの隅角部
近傍に穿設されていて、各基板１ａを積層する際、これ
ら検出用孔３を合致させることにより、各基板１ａが精
度よく積層できるようになっている。
近傍に穿設されていて、各基板１ａを積層する際、これ
ら検出用孔３を合致させることにより、各基板１ａが精
度よく積層できるようになっている。
【００２０】また各検出用孔３のうち、例えば左下に穿
設された検出用孔３の周囲に、導電性の検出用パターン
４が形成されている。
設された検出用孔３の周囲に、導電性の検出用パターン
４が形成されている。
【００２１】前記検出用パターン４は、検出用孔３の内
径より内径が例えば０．１ｍｍ大きい環状となってい
て、各基板１ａの銅箔をエッチング処理して回路パター
ン２を形成する際同時に形成されていると共に、各基板
１ａの検出用パターン４からは、放射方向に接続パター
ン４ａが突設されていて、これら接続パターン４ａの先
端は、検出用孔３の近傍に一直線状に設けられた複数の
検出用ランド４ｂに接続されている。
径より内径が例えば０．１ｍｍ大きい環状となってい
て、各基板１ａの銅箔をエッチング処理して回路パター
ン２を形成する際同時に形成されていると共に、各基板
１ａの検出用パターン４からは、放射方向に接続パター
ン４ａが突設されていて、これら接続パターン４ａの先
端は、検出用孔３の近傍に一直線状に設けられた複数の
検出用ランド４ｂに接続されている。
【００２２】各接続パターン４ａ及び検出用ランド４ｂ
も、回路パターン２を形成する際、検出用パターン４と
同時に形成されていて、検出用ランド４ｂは互いに接触
しないよう間隔を存しており、基板１ａの積層後、中心部
に通孔４ｃが穿設されるようになっている。
も、回路パターン２を形成する際、検出用パターン４と
同時に形成されていて、検出用ランド４ｂは互いに接触
しないよう間隔を存しており、基板１ａの積層後、中心部
に通孔４ｃが穿設されるようになっている。
【００２３】次に前記構成されたプリント配線板の作用
を説明すると、回路パターン２が形成された基板１ａ
は、検出用孔３に図示しない位置決めピンを挿入して、
各基板１ａ間の位置決めをしながら所定板数を所定の順
序で積層することにより、１枚の基板本体１に構成され
る。
を説明すると、回路パターン２が形成された基板１ａ
は、検出用孔３に図示しない位置決めピンを挿入して、
各基板１ａ間の位置決めをしながら所定板数を所定の順
序で積層することにより、１枚の基板本体１に構成され
る。
【００２４】そしてこの基板本体１に電子部品などを実
装するための孔や、スルーホール、検出用ランド４ｂの
通孔４ｃなどを穿設した後メッキ処理を行って、スルー
ホールの内面などに半田層を形成するが、各基板１ａに
回路パターン２を焼き付ける際、写真原図に伸び縮みな
どがあると、各基板１ａに形成された回路パターン２に
ずれが生じることがある。
装するための孔や、スルーホール、検出用ランド４ｂの
通孔４ｃなどを穿設した後メッキ処理を行って、スルー
ホールの内面などに半田層を形成するが、各基板１ａに
回路パターン２を焼き付ける際、写真原図に伸び縮みな
どがあると、各基板１ａに形成された回路パターン２に
ずれが生じることがある。
【００２５】回路パターン２にずれが生じた基板１ａを
積層して構成された基板本体１に、回路パターン２に近
接してスルーホールを穿設した場合、回路パターン２の
一部がスルーホールの半田層に接触して、スルーホール
と回路パターン２が短絡し、不良品の原因となる。
積層して構成された基板本体１に、回路パターン２に近
接してスルーホールを穿設した場合、回路パターン２の
一部がスルーホールの半田層に接触して、スルーホール
と回路パターン２が短絡し、不良品の原因となる。
【００２６】そこで各層の基板１ａに形成された回路パ
ターン２のずれを、次のようにして電気的に検出する。
ターン２のずれを、次のようにして電気的に検出する。
【００２７】すなわち基板本体１をメッキ処理した際、
検出用パターン４が形成された検出用孔３の内周面や、
検出用ランド４ｂの通孔４ｃ内周面にも半田層５が形成
されて、検出用孔３の中心に図３に示すようにスルーホ
ール６が、また検出用ランド４ｂの中心にもスルーホー
ル７が形成される。
検出用パターン４が形成された検出用孔３の内周面や、
検出用ランド４ｂの通孔４ｃ内周面にも半田層５が形成
されて、検出用孔３の中心に図３に示すようにスルーホ
ール６が、また検出用ランド４ｂの中心にもスルーホー
ル７が形成される。
【００２８】そしてこのスルーホール６の半田層５と、
各基板１ａの検出用パターン４にリードパターン４ａを
介して電気的に接続された検出用ランド４ｂの間にテス
タなどの試験装置を接続して、これら間の導通試験を行
うもので、例えば２層目の基板Ｌ２に形成された検出用
パターン４が、スルーホール６の内面に形成された半田
層５と図３に示すように接触している場合、スルーホー
ル６と検出用ランド４ｂのＬ２が導通されるため、２層
目の基板Ｌ２の回路パターン２にずれが発生しているこ
とが電気的に検出できるようになる。
各基板１ａの検出用パターン４にリードパターン４ａを
介して電気的に接続された検出用ランド４ｂの間にテス
タなどの試験装置を接続して、これら間の導通試験を行
うもので、例えば２層目の基板Ｌ２に形成された検出用
パターン４が、スルーホール６の内面に形成された半田
層５と図３に示すように接触している場合、スルーホー
ル６と検出用ランド４ｂのＬ２が導通されるため、２層
目の基板Ｌ２の回路パターン２にずれが発生しているこ
とが電気的に検出できるようになる。
【００２９】以上のように複数の基板１ａを積層して基
板本体１を構成した後、基板本体１をメッキ処理するこ
とにより検出用孔３に形成されたスルーホール６と、検
出用ランド４ｂに形成されたスルーホール７間の導通試
験を行うことにより、各層の基板１ａで発生した回路パ
ターン２のずれが容易に検出することができると共に、
検出用パターン４の設けられた検出用孔３の位置及び検
出用ランド４ｂの位置や間隔を予め規定しておくことに
より、試験装置を使用して回路パターン２のずれを自動
的に検出することも可能となる。
板本体１を構成した後、基板本体１をメッキ処理するこ
とにより検出用孔３に形成されたスルーホール６と、検
出用ランド４ｂに形成されたスルーホール７間の導通試
験を行うことにより、各層の基板１ａで発生した回路パ
ターン２のずれが容易に検出することができると共に、
検出用パターン４の設けられた検出用孔３の位置及び検
出用ランド４ｂの位置や間隔を予め規定しておくことに
より、試験装置を使用して回路パターン２のずれを自動
的に検出することも可能となる。
【００３０】なお前記実施の形態では、検出用パターン
４の内径を、検出用孔３の内径より例えば０．１ｍｍ大
きくしたが、図４の（イ）ないし（ハ）に示すように、例
えば０．２ｍｍ,０．３ｍｍ,０．４ｍｍのように段階的
に大きく形成しておけば、回路パターン２のずれを数値
的に検出することもできる。
４の内径を、検出用孔３の内径より例えば０．１ｍｍ大
きくしたが、図４の（イ）ないし（ハ）に示すように、例
えば０．２ｍｍ,０．３ｍｍ,０．４ｍｍのように段階的
に大きく形成しておけば、回路パターン２のずれを数値
的に検出することもできる。
【００３１】また前記実施の形態では、検出用孔３の１
個に検出用パターン４を設けた場合について説明した
が、各検出用孔３毎に複数個所設けてもよく、検出用パ
ターン４を設ける個所を多くする程検出精度も向上す
る。
個に検出用パターン４を設けた場合について説明した
が、各検出用孔３毎に複数個所設けてもよく、検出用パ
ターン４を設ける個所を多くする程検出精度も向上す
る。
【００３２】
【発明の効果】本発明は以上詳述したように、基板本体
を構成する各基板の製品外領域に穿設された検出用孔の
近傍に、各基板毎に検出用パターンと、これら検出用パ
ターンに接続された検出用ランドを形成すると共に、検
出用パターンが形成された検出用孔と、検出用ランドに
スルーホールを形成したことから、検出用パターンのス
ルーホールと、検出用ランドのスルーホールに試験装置
などを接続して、検出用パターンと検出用ランド間の導
通試験を行うことにより、基板に形成された回路パター
ンのずれが電気的に検出できるため、Ｘ線などを使用し
て検出用パターンを写真撮影し、目視により回路パター
ンのずれを検出する従来の方法に比べて、検出時間を大
幅に短縮することができ、これによって作業能率及び生
産性の向上が図れると共に、回路パターンのずれが電気
的に検出できることにより、検出作業の自動化も可能に
なる。
を構成する各基板の製品外領域に穿設された検出用孔の
近傍に、各基板毎に検出用パターンと、これら検出用パ
ターンに接続された検出用ランドを形成すると共に、検
出用パターンが形成された検出用孔と、検出用ランドに
スルーホールを形成したことから、検出用パターンのス
ルーホールと、検出用ランドのスルーホールに試験装置
などを接続して、検出用パターンと検出用ランド間の導
通試験を行うことにより、基板に形成された回路パター
ンのずれが電気的に検出できるため、Ｘ線などを使用し
て検出用パターンを写真撮影し、目視により回路パター
ンのずれを検出する従来の方法に比べて、検出時間を大
幅に短縮することができ、これによって作業能率及び生
産性の向上が図れると共に、回路パターンのずれが電気
的に検出できることにより、検出作業の自動化も可能に
なる。
【００３３】また検出用パターンを、検出用孔の周囲に
環状に形成し、かつ検出用パターンと検出用ランドを接
続パターンで接続したことから、基板に形成された回路
パターンが何れの方向にずれた場合でも、回路パターン
のずれを確実に検出することができると共に、検出用パ
ターンより離れた位置に検出用ランドを設けることがで
きるため、検出用パターンと検出用ランド間に試験装置
などを接続して導通試験を行うなどの検出作業が容易に
なる。
環状に形成し、かつ検出用パターンと検出用ランドを接
続パターンで接続したことから、基板に形成された回路
パターンが何れの方向にずれた場合でも、回路パターン
のずれを確実に検出することができると共に、検出用パ
ターンより離れた位置に検出用ランドを設けることがで
きるため、検出用パターンと検出用ランド間に試験装置
などを接続して導通試験を行うなどの検出作業が容易に
なる。
【００３４】さらに各基板に穿設された複数の検出用孔
近傍に検出用パターンを形成すれば、複数の検出用パタ
ーンでずれが検出できるため、検出精度が向上すると共
に、検出用パターンの内径を段階的に大きくすることに
より、各基板に形成された回路パターンのずれが数値的
に把握できるため、写真原図などの修正作業が短時間で
容易に行えるようになる。
近傍に検出用パターンを形成すれば、複数の検出用パタ
ーンでずれが検出できるため、検出精度が向上すると共
に、検出用パターンの内径を段階的に大きくすることに
より、各基板に形成された回路パターンのずれが数値的
に把握できるため、写真原図などの修正作業が短時間で
容易に行えるようになる。
【図１】本発明の実施の形態になる多層プリント配線板
を示す平面図である。
を示す平面図である。
【図２】図１のＡ円内の拡大図である。
【図３】図２のＢ−Ｂ線に沿う断面図である。
【図４】（イ）ないし（ハ）は検出用パターンの変形例
を示す説明図である。
を示す説明図である。
【図５】従来の多層プリント配線板に設けられた回路パ
ターン及びスルーホールの説明図である
ターン及びスルーホールの説明図である
【図６】図５のＣ−Ｃ線に沿う断面図である。
【図７】従来の多層プリント配線板に設けられた検出用
パターン及びスルーホールの説明図である。
パターン及びスルーホールの説明図である。
１ 基板本体 １ａ 基板 １ｃ 製品外領域 ２ 回路パターン ３ 検出用孔 ４ 検出用パターン ４ａ 接続パターン ４ｂ 検出用ランド ６ スルーホール ７ スルーホール
フロントページの続き Ｆターム(参考） 5E317 AA02 AA24 BB01 BB11 CD29 GG16 5E346 AA12 AA15 AA32 AA35 AA38 AA42 BB01 BB16 CC01 CC31 EE01 FF01 GG28 GG31 HH32 HH33
Claims (4)
- 【請求項１】 回路パターンが形成された複数の基板を
積層して基板本体を構成した多層プリント配線板であっ
て、前記各基板の製品外領域に穿設された検出用孔の近
傍に、各基板毎に検出用パターンと、これら検出用パタ
ーンに接続された検出用ランドを形成すると共に、前記
検出用パターンが形成された検出用孔と、前記検出用ラ
ンドにスルーホールを形成したことを特徴とする多層プ
リント配線板。 - 【請求項２】 前記検出用パターンを、前記検出用孔の
周囲に環状に形成すると共に、前記検出用パターンと前
記検出用ランドを接続パターンで接続してなる請求項１
記載の多層プリント配線板。 - 【請求項３】 前記基板に穿設された複数の検出用孔近
傍に、前記検出用パターンを形成してなる請求項１また
は２に記載の多層プリント配線板。 - 【請求項４】 前記検出用パターンの内径を、段階的に
大きくしてなる請求項２または３に記載の多層プリント
配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392768A JP2002198661A (ja) | 2000-12-25 | 2000-12-25 | 多層プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392768A JP2002198661A (ja) | 2000-12-25 | 2000-12-25 | 多層プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198661A true JP2002198661A (ja) | 2002-07-12 |
Family
ID=18858708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000392768A Pending JP2002198661A (ja) | 2000-12-25 | 2000-12-25 | 多層プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198661A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182899A (ja) * | 2009-02-06 | 2010-08-19 | Toyota Motor Corp | プリント配線板，プリント配線板とプレスフィット端子との接続体の製造方法，検査方法，機器 |
| CN101983004A (zh) * | 2010-09-21 | 2011-03-02 | 深圳创维数字技术股份有限公司 | Pcb板成品绝缘可靠性测试的图形结构及其方法 |
| JP2011096912A (ja) * | 2009-10-30 | 2011-05-12 | Toshiba Corp | プリント回路板及びプリント回路板を備えた電子機器 |
| JP2014154877A (ja) * | 2013-02-04 | 2014-08-25 | Samsung Electro-Mechanics Co Ltd | 多層印刷回路基板及び層間の位置合わせ精度の測定方法 |
-
2000
- 2000-12-25 JP JP2000392768A patent/JP2002198661A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010182899A (ja) * | 2009-02-06 | 2010-08-19 | Toyota Motor Corp | プリント配線板，プリント配線板とプレスフィット端子との接続体の製造方法，検査方法，機器 |
| JP2011096912A (ja) * | 2009-10-30 | 2011-05-12 | Toshiba Corp | プリント回路板及びプリント回路板を備えた電子機器 |
| CN101983004A (zh) * | 2010-09-21 | 2011-03-02 | 深圳创维数字技术股份有限公司 | Pcb板成品绝缘可靠性测试的图形结构及其方法 |
| JP2014154877A (ja) * | 2013-02-04 | 2014-08-25 | Samsung Electro-Mechanics Co Ltd | 多層印刷回路基板及び層間の位置合わせ精度の測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000012108A (ko) | 반도체 장치 및 테이프 캐리어와 그들의 제조방법, 회로기판,전자기기 및 테이프 캐리어 제조장치 | |
| JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
| KR101333412B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
| JPH10163630A (ja) | 多層印刷回路基盤及びその製造方法 | |
| US5266380A (en) | Method and apparatus for visual verification of proper assembly and alignment of layers in a multi-layer printed circuit board | |
| JP2002198661A (ja) | 多層プリント配線板 | |
| CN111542178B (zh) | 一种多层电路板的制作工艺和多层电路板 | |
| JP2005268318A (ja) | 多層プリント配線板の製造方法 | |
| JPH09205281A (ja) | 多層プリント配線板の内層回路パターンずれ検査方法 | |
| JPH02125490A (ja) | 印刷配線板 | |
| TWI415531B (zh) | 電路板製作方法 | |
| CN113325295B (zh) | 平面埋容基板微短路的可靠性测试方法 | |
| JP4119702B2 (ja) | 多層プリント配線板の検査方法 | |
| JPH02122590A (ja) | 部品の位置決め装置 | |
| CN113923870B (zh) | 线路板的制备方法 | |
| JPH07243985A (ja) | プリント配線板の精度確認方法 | |
| JP2570174B2 (ja) | 多層プリント配線板 | |
| JP2002100845A (ja) | ブラインドビアホール位置ずれ検査用回路パターン | |
| JPH10163631A (ja) | 多層印刷回路基盤及びその製造方法 | |
| CN116367427A (zh) | 一种ccd钻机的对位方法以及印制电路板 | |
| JP2627213B2 (ja) | プリント配線板のパターンずれ検出方法 | |
| US6591490B1 (en) | Method of constructing a multilayer electric apparatus | |
| CN116075054A (zh) | 一种任意层间介质厚度的检测线路设计方法 | |
| KR20220151755A (ko) | 다층인쇄회로기판쇼트인자검증기판 및 그의 검증방법 | |
| JPS5856494A (ja) | ア−トワ−クフイルムの形成方法 |