CN113325295B - 平面埋容基板微短路的可靠性测试方法 - Google Patents

Abstract

本发明公开了一种平面埋容基板微短路的可靠性测试方法，包括：S1)将平面埋容基板制成测试样板，测试样板的若干pcs板的外层线路上均制作有pad测试点、待焊接电阻区和引线；S2)利用电测治具及若干pad测试点检测测试样板的短路状态，记录短路不良点；S3)在若干待焊接电阻区中焊上电阻，每一pcs板均与其上的电阻串接构成一子回路，将若干子回路并联构成测试回路，对测试回路进行THB测试，记录测试结果；S4)将若干引线去除，再次检测测试样板的短路状态，记录短路不良点；S5)统计短路不良点数量及不良比例，若落在设计的阈值范围内、平面埋容基板为合格品，反之为不良品。该测试方法的可靠性高、准确度高，可有效检测出平面埋容基板的微短不良现象。

Description

平面埋容基板微短路的可靠性测试方法

技术领域

本发明涉及电路板性能测试技术领域，具体提供一种平面埋容基板微短路的可靠性测试方法。

背景技术

随着电子类产品轻薄化发展趋势，电子元器件越来越朝着轻、薄、短、小及集成方向发展。平面埋容技术应运而生，且发展前景非常广阔。

现有的平面埋容基板设计为三层结构，即铜箔层-介质层-铜箔层，其中两面的铜箔层分别作为正负极，介质层用作电容层、储存电荷。为了满足电容值设计，现有平面埋容基板的介质层厚度非常薄，业内主流的厚度在3～20um内；但受限于目前平面埋容基板的厚度及其加工工艺，介质层不可避免的会存在空洞、气泡、杂质等不良，如无有效的检测方法及检测系统，此种不良品流出至终端客户，会在用户使用环境下造成产品短路失效，影响用户体验，造成用户退货及企业赔款等。

然而，目前业内还没有可有效对平面埋容基板微短进行检测的测试方法，有鉴于此，特提出本发明。

发明内容

为了克服上述缺陷，本发明提供了一种平面埋容基板微短路的可靠性测试方法，其新颖、合理、易操作、且操作可靠性高、准确度高，可有效检测出平面埋容基板的微短不良，有效防止其在终端应用的失效。

本发明为了解决其技术问题所采用的技术方案是：一种平面埋容基板微短路的可靠性测试方法，包括以下步骤：

S1)、制作测试样板：抽样选取一平面埋容基板，对所述平面埋容基板依次进行开料、内层图形制作、压合制作、层间导通制作、外层线路制作和外层防焊处理后，制得一为四层板结构的测试样板；

所述测试样板具有若干pcs板，若干所述pcs板的外层线路上均制作有pad测试点、待焊接电阻区和引线，且在所述待焊接电阻区中未焊接有电阻时，所述pad测试点与所述引线不导通；

S2)、利用电测治具及若干所述pad测试点来检测所述测试样板的短路状态，并记录短路不良点信息；

S3)、先在若干所述待焊接电阻区中均焊接上电阻，届时位于同一pcs板上的所述pad测试点能通过所述电阻与所述引线相导通，亦即每一所述pcs板均与焊接其上的所述电阻串接构成一子回路；然后再将若干所述子回路并联在一起、构成一测试回路；对所述测试回路进行THB测试，并记录测试结果；

S4)、将若干所述pcs板上的所述引线去除掉，然后再次利用电测治具及若干所述pad测试点来检测所述测试样板的短路状态，并记录短路不良点信息；

S5)、统计上述短路不良点数量及不良比例，若落在生产设计的阈值范围内时、则所述平面埋容基板为合格品，反之则为不良品。

作为本发明的进一步改进，所述测试样板的具体制作方法为：S11)、抽样选取一平面埋容基板，所述平面埋容基板具有一介质层和两个分别压合于所述介质层正反两面上的铜箔层A；对所述平面埋容基板进行开料，将其裁剪成生产所需的设计尺寸；

S12)、根据线路布局要求，在其中一所述铜箔层A上制作出内层图形；

S13)、分别在两个所述铜箔层A上依次叠置半固化片和铜箔层B，叠放排版后进行层压压合，得到为四层板结构的第一基板；

S14)、先对所述第一基板进行打靶和钻对位孔作业，再对所述第一基板进行镭射开窗、镭射钻孔及填孔电镀作业，得到层间相互导通的第二基板；

S15)、根据线路布局要求，在其中一所述铜箔层B上制作出外层线路，此时得到第三基板；

S16)、对所述第三基板的外层进行防焊处理，即制得所述测试样板。

作为本发明的进一步改进，所述内层图形和所述外层线路均采用常规的影像转移蚀刻工艺制作而成。

作为本发明的进一步改进，具有外层线路的一所述铜箔层B与具有内层图形的一所述铜箔层A相靠近。

作为本发明的进一步改进，上述S3)中，在焊接电阻之前，需要先在若干所述待焊接电阻区中均印刷上锡膏。

作为本发明的进一步改进，上述S4)中，采用蚀刻工艺将若干所述pcs板上的所述引线蚀刻掉。

本发明的有益效果是：①本发明所提供的平面埋容基板微短路测试方法新颖、合理，可有效检测出平面埋容基板的微短不良，有效防止其在终端应用的失效。②本发明所提供的平面埋容基板微短路测试方法易操作，且操作可靠性高、准确度高，即可有效、准确的识别出失效点，利于后续对平面埋容基板进行针对性的失效分析。

附图说明

图1为本发明开料后的所述平面埋容基板的剖面结构示意图；

图2为本发明所述平面埋容基板制作好内层图形后的剖面结构示意图；

图3为本发明所述第一基板的剖面结构示意图；

图4为本发明所述第一基板依次进行过打靶、钻对位孔、镭射开窗、及镭射钻孔作业后的剖面结构示意图；

图5为本发明所述第二基板的剖面结构示意图；

图6为本发明所述第三基板的剖面结构示意图；

图7为本发明所述测试样板的剖面结构示意图；

图8为本发明所述测试样板的一外层的剖面结构示意图；

图9为本发明所述测试回路的电路示意图。

结合附图，作以下说明：

B0—平面埋容基板；10—介质层；11—铜箔层A；12—半固化片；13—铜箔层B；14—镀铜；15—防焊层；B1—测试样板；20—pad测试点；21—待焊接电阻区；22—引线。

具体实施方式

以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。于本说明书中所述的“第一”、“第二”、“第三”、“A”、“B”等等仅为便于叙述明了，而非用以限定本发明可实施的范围。

实施例：

本发明提供了一种平面埋容基板微短路的可靠性测试方法，包括以下步骤：

S1)、制作测试样板：抽样选取一平面埋容基板B0，对所述平面埋容基板B0依次进行开料、内层图形制作、压合制作、层间导通制作、外层线路制作和外层防焊处理后，制得一为四层板结构的测试样板B1，见附图7所示；制作该测试样板，是为了实现将所述平面埋容基板的正负极导出到外层的基础上，并且还加厚了板厚，可有效防止因后续过程handling不当而造成平面埋容基板折损，进而造成短路误判；

所述测试样板B1具有若干pcs板，若干所述pcs板的外层线路上均制作有pad测试点20、待焊接电阻区21和引线22，具体可参阅附图8所示，且在所述待焊接电阻区21中未焊接有电阻时，所述pad测试点20与所述引线22不导通；设计所述pad测试点和所述引线，是为了简化后续THB测试操作，避免因单独确认每个子回路短路状态或单独施加电压而带来的复杂工作；

S2)、利用电测治具及若干所述pad测试点20来检测所述测试样板B1的短路状态，并记录短路不良点信息；进行开短路状态测试的电测治具属于线路板领域常用到的检测治具，属于公知检测器件，故在此不做详述；

S3)、先在若干所述待焊接电阻区21中均焊接上电阻，届时位于同一pcs板上的所述pad测试点20能通过所述电阻与所述引线22相导通，亦即每一所述pcs板均与焊接其上的所述电阻串接构成一子回路；然后再将若干所述子回路并联在一起、构成一测试回路，所述测试回路的电路图可参阅附图9所示；

对所述测试回路进行THB测试(即加速式温度湿度及偏压测试)，并记录测试结果；将若干所述子回路并联在一起，可防止因其中一个子回路失效后、其余子回路均不在工作状态而无法有效地统计出短路失效比例；

S4)、将若干所述pcs板上的所述引线22去除掉，然后再次利用电测治具及若干所述pad测试点20来检测所述测试样板B1的短路状态，并记录短路不良点信息；THB测试后将所述引线去除掉，是为了将若干所述子回路重新分离开、变成单独回路，即为了重新进行短路状态测试，确认出短路不良点及失效位置，以便进行短路失效分析；

S5)、统计上述短路不良点数量及不良比例，若落在生产设计的阈值范围内时、则所述平面埋容基板B0为合格品，反之则为不良品。说明：上述阈值范围根据产品需求和材料特性等来设定。

在本实施例中，所述测试样板B1的具体制作方法为：S11)、抽样选取一平面埋容基板B0，参阅附图1所示，所述平面埋容基板B0具有一由电介质材料制成的介质层10和两个分别压合于所述介质层10正反两面上的铜箔层A11；对所述平面埋容基板B0进行开料，将其裁剪成生产所需的设计尺寸；

S12)、根据线路布局要求，在其中一所述铜箔层A11上制作出内层图形，具体可参阅附图2所示；

S13)、分别在两个所述铜箔层A11上依次叠置半固化片12和铜箔层B13，叠放排版后进行层压压合，得到为四层板结构的第一基板，具体可参阅附图3所示；

S14)、先对所述第一基板进行打靶(X射线钻靶)和钻对位孔作业，均是为了实现定位，再对所述第一基板进行镭射开窗、镭射钻孔及填孔电镀作业(填孔电镀时形成有镀铜14)，得到层间相互导通的第二基板；具体可参阅附图4和5所示，其中附图4为所述第一基板依次进行过打靶、钻对位孔、镭射开窗、及镭射钻孔作业后的剖面结构示意图，图5为所述第二基板的剖面结构示意图；

S15)、根据线路布局要求，在其中一所述铜箔层B13及其上的镀铜14上制作出外层线路，此时得到第三基板，具体可参阅附图6所示；

S16)、对所述第三基板的外层进行防焊处理(形成有防焊层15)，即制得所述测试样板B1，具体可参阅附图7所示。

进一步优选的，所述内层图形和所述外层线路均采用常规的影像转移蚀刻工艺制作而成。

进一步优选的，具有外层线路的一所述铜箔层B13与具有内层图形的一所述铜箔层A11相靠近。

在本实施例中，优选的，上述S3)中，在焊接电阻之前，需要先在若干所述待焊接电阻区21中均印刷上锡膏。

优选的，上述S4)中，采用蚀刻工艺将若干所述pcs板上的所述引线22蚀刻掉。

综上所述，本发明所提供的平面埋容基板微短路测试方法新颖、合理，可有效检测出平面埋容基板的微短不良，有效防止其在终端应用的失效。此外，本发明所提供的平面埋容基板微短路测试方法易操作，且操作可靠性高、准确度高，即可有效、准确的识别出失效点，利于后续对平面埋容基板进行针对性的失效分析。

上述实施方式仅例示性说明本发明的功效，而非用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为在本发明的保护范围内。

Claims (6)

1.一种平面埋容基板微短路的可靠性测试方法，其特征在于：包括以下步骤：

S1)、制作测试样板：抽样选取一平面埋容基板(B0)，对所述平面埋容基板(B0)依次进行开料、内层图形制作、压合制作、层间导通制作、外层线路制作和外层防焊处理后，制得一为四层板结构的测试样板(B1)；

所述测试样板(B1)具有若干pcs板，若干所述pcs板的外层线路上均制作有pad测试点(20)、待焊接电阻区(21)和引线(22)，且在所述待焊接电阻区(21)中未焊接有电阻时，所述pad测试点(20)与所述引线(22)不导通；

S2)、利用电测治具及若干所述pad测试点(20)来检测所述测试样板(B1)的短路状态，并记录短路不良点信息；

S3)、先在若干所述待焊接电阻区(21)中均焊接上电阻，届时位于同一pcs板上的所述pad测试点(20)能通过所述电阻与所述引线(22)相导通，亦即每一所述pcs板均与焊接其上的所述电阻串接构成一子回路；然后再将若干所述子回路并联在一起、构成一测试回路；

对所述测试回路进行THB测试，并记录测试结果；

S4)、将若干所述pcs板上的所述引线(22)去除掉，然后再次利用电测治具及若干所述pad测试点(20)来检测所述测试样板(B1)的短路状态，并记录短路不良点信息；

S5)、统计上述短路不良点数量及不良比例，若落在生产设计的阈值范围内时、则所述平面埋容基板(B0)为合格品，反之则为不良品。

2.根据权利要求1所述的平面埋容基板微短路的可靠性测试方法，其特征在于：所述测试样板(B1)的具体制作方法为：S11)、抽样选取一平面埋容基板(B0)，所述平面埋容基板(B0)具有一介质层(10)和两个分别压合于所述介质层(10)正反两面上的铜箔层A(11)；

对所述平面埋容基板(B0)进行开料，将其裁剪成生产所需的设计尺寸；

S12)、根据线路布局要求，在其中一所述铜箔层A(11)上制作出内层图形；

S13)、分别在两个所述铜箔层A(11)上依次叠置半固化片(12)和铜箔层B(13)，叠放排版后进行层压压合，得到为四层板结构的第一基板；

S14)、先对所述第一基板进行打靶和钻对位孔作业，再对所述第一基板进行镭射开窗、镭射钻孔及填孔电镀作业，得到层间相互导通的第二基板；

S15)、根据线路布局要求，在其中一所述铜箔层B(13)上制作出外层线路，此时得到第三基板；

S16)、对所述第三基板的外层进行防焊处理，即制得所述测试样板(B1)。

3.根据权利要求2所述的平面埋容基板微短路的可靠性测试方法，其特征在于：所述内层图形和所述外层线路均采用常规的影像转移蚀刻工艺制作而成。

4.根据权利要求2所述的平面埋容基板微短路的可靠性测试方法，其特征在于：具有外层线路的一所述铜箔层B(13)与具有内层图形的一所述铜箔层A(11)相靠近。

5.根据权利要求1所述的平面埋容基板微短路的可靠性测试方法，其特征在于：上述S3)中，在焊接电阻之前，需要先在若干所述待焊接电阻区(21)中均印刷上锡膏。

6.根据权利要求1所述的平面埋容基板微短路的可靠性测试方法，其特征在于：上述S4)中，采用蚀刻工艺将若干所述pcs板上的所述引线(22)蚀刻掉。

Images