CN101363884A - 电路板测试方法 - Google Patents

电路板测试方法 Download PDF

Info

Publication number
CN101363884A
CN101363884A CNA2007100756682A CN200710075668A CN101363884A CN 101363884 A CN101363884 A CN 101363884A CN A2007100756682 A CNA2007100756682 A CN A2007100756682A CN 200710075668 A CN200710075668 A CN 200710075668A CN 101363884 A CN101363884 A CN 101363884A
Authority
CN
China
Prior art keywords
resistance
circuit board
conductive path
bad
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100756682A
Other languages
English (en)
Other versions
CN101363884B (zh
Inventor
肖力
江怡贤
涂致逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Zhending Technology Co Ltd
Original Assignee
Honsentech Co Ltd
Fukui Precision Component Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honsentech Co Ltd, Fukui Precision Component Shenzhen Co Ltd filed Critical Honsentech Co Ltd
Priority to CN2007100756682A priority Critical patent/CN101363884B/zh
Priority to US12/143,632 priority patent/US8049511B2/en
Publication of CN101363884A publication Critical patent/CN101363884A/zh
Application granted granted Critical
Publication of CN101363884B publication Critical patent/CN101363884B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明涉及一种电路板测试方法，测量电路板中各导电路径的标准电阻值；确定多个待测量导电路径；测量多个该种电路板中每个待测量导电路径的电阻值，并记录阻值变化幅度超出预定范围的导电路径；进行切片分析以确认导电路径中是否存在不良；分析不良导电路径的电阻值变化与标准电阻值，得出不良引起的导电路径电阻值变化范围相对于其标准电阻值的变化规律；根据待测量电路板中每个导电路径电阻值变化是否符合所述变化规律以确认该待测电路板中各导电路径是否存在不良。所述方法通过简单的电阻测量即可得知电路板的导电路径是否存在不良。

Description

电路板测试方法
技术领域
本发明涉及一种电路板测试方法。
背景技术
电路板制作完成后，一般需要经过多种测试，例如短路测试及开路测试，请参见Yiu-Wing Leung，A Signal Path Grouping Algorithm for Fast Detection ofShort Circuits on Printed Circuit Boards，IEEE Transactions on Instrumentationand Measurement，Vol 43.No.1，p288-292，February 1994.
由于电路板的制作工艺较为复杂，在制作过程中经常会有各种不良产生，例如残胶以及线路过蚀。残胶通常是指盲孔底部遗留有胶。线路过蚀指由于各种原因造成本来是线路部分的铜被蚀刻掉。这些不良通常会导致导电线路的信赖度下降。因此在电路板测试时必须将这些不良找出来。这些不良都会导致导电线路的电阻发生较为明显的变化，因此从理论上来讲，可以通过测量导电线路的电阻值来测量线路板中是否存在不良。
现有技术中对电路板进行电性测试一般依照电路板国际规范(IPC规范)进行，然而在IPC规范中，电路板导电线路的通路电阻标准为10Ω，即导电线路两端之间电阻小于10Ω即为正常，因此针对电路板电阻测量的方法及标准均只适用于10Ω级别的电阻，而目前的电路板中，如柔性电路板中导电线路两端之间的电阻大体在0.01Ω到2Ω之间，因此远小于10Ω，不能完全按照IPC的规范对电路板进行电性测试，进而确定电路板中的不良。
有鉴于此，提供一种可以通过测量电阻而测试电路板中是否存在不良的测试方法实为必要。
发明内容
以下以实施例说明一种可以通过测量电阻而测试电路板中是否存在不良的测试方法。
一种电路板测试方法，包括以下步骤：测量该种电路板中各个导电路径的标准电阻值；在该种电路板中确定多个待测量导电路径；测量多个该种电路板中每个待测量导电路径的电阻值，并记录阻值变化幅度超出预定范围的导电路径及其电阻值变化；对阻值变化幅度超出预定范围的导电路径进行切片分析以确认导电路径中是否存在不良；分析不良导电路径的电阻值变化与标准电阻值，得出不良引起的导电路径电阻值变化范围相对于其标准电阻值的变化规律；测量待测量电路板中各导电路径的电阻值，根据每个导电路径电阻值变化是否符合所述变化规律以确认该待测电路板中各导电路径是否存在不良。
本技术方案提供的测量电路板不良的方法通过建立不良对导电路径电阻造成的变化与标准电阻值之间的关系，可以简单测量导电路径的电阻并将其与已经建立的标准相比较，即可获得该导电路径中是否存在残胶等不良。
附图说明
图1是本技术方案提供的测量电路板测试方法流程图。
图2是本技术方案中待测量的电路板的示意图。
图3是本技术方案测量电路板时采用的治具结构示意图。
图4是本技术方案测量电路板时采用治具测量电路板电阻的示意图。
具体实施方式
参阅图1，本技术方案提供的电路板不良测试方法包括以下步骤：
步骤一、测量电路板中各导电路径的标准电阻值。
电路板上通常具有多个测试点。一般进行电学性能测试时会根据需要测试的内容而决定需要测量哪些测试点之间的电阻。参阅图2，其为本实施中待测量的电路板的示意图。电路板10上具有多个导电路径S1、S2...、Sn，每个导电路径包括导电线路122导通孔124、及设置在两端的测试点14。
测试50到100片电路板10中的各导电路径S1、S2...、Sn的电阻值，然后采用统计方法计算出每个导电路径的电阻的平均值作为其标准电阻值X1、X2...、Xn。这些标准电阻会随机分布在一定范围内，以电路板10为柔性电路板为例，所测量到的各导电路径的标准电阻值在0.01Ω至2Ω之间。
测试电阻时可以采用飞针四线式测试，飞针四线式测试具有很高的测量精度，可以达到1mΩ。采用飞针四线式测量柔性电路板时，必须将电路板拉紧，而电路板容易晃动，造成测得的电阻值过多偏离实际值，影响测试的准确度，因此可以采用专门的治具。参阅图3，其为测量电路板10时采用的治具结构示意图。所述治具包括底板20及顶板22。顶板22设置有多个通孔24，通孔24的位置与电路板10上的测试点14一一对应。参阅图4，将电路板10夹在底板20与顶板22之间，每个测试点14从与之相对应的通孔24中露出。采用底板20与顶板22将电路板10固定后可以避免电路板10晃动造成的测试不准确的问题。
步骤二、在电路板10中确定多个待测量的导电路径。
该多个待测量的导电路径的标准电阻值应均匀分布在电路板10中导电路径的整个电阻值区间内，且待测量的导电路径的数目一般应大于5个，取样点数目越多，则最后得出的结果越精确。本实施例中待测量的导电路径为22个，依次编号S1、S2、S3、...、S21、S22，每个待测量导电路径对应的标准电阻值在0.01Ω至2Ω之间，依次为0.01Ω、0.05Ω、0.1Ω、0.2Ω、0.3Ω、...、1.9Ω、2Ω。当然待测量的导电路径的确定以实际的电路板中的导电路径的标准电阻值分布决定。例如，如果电路板10中没有标准电阻为0.1Ω的导电路径，则可调整0.1Ω的取样点到电路板10上标准电阻靠近0.1Ω的导电路径的电阻，例如0.09Ω。
步骤三、测量多个电路板10中每个待测量导电路径的电阻值，并记录阻值变化幅度超出一预定范围的导电路径。
本步骤的目的在于找出初步怀疑为不良的导电路径。阻值变化异常是根据不良所导致的电阻值变化范围来确定的，这个范围可以是初步估计值，也可以是实验结果值。例如，对于盲孔，经过实验发现由于残胶不良导致导电路径的电阻值相比于标准电阻变化通常在20％以上。当然如果测量的为其他种类的不良，则阻值变化异常的范围可相应改变。为便于记录，将该多个电路板10编号，本实施例当中该多个电路板10依次记为电路板L1、L2、L3、...、Lm。
假设某个待测量导电路径的标准电阻值为Xn，实际测量的电阻值为Yn，记其电阻值变化ΔYn＝Yn-Xn，ΔYn/Xn即为其阻值变化幅度，如果ΔYn/Xn超出预先确定的某一范围内，例如前述的20％，则记录该电路板的编号及其电阻值变化ΔYn于表1中对应的单元格内。由于同一片电路板上具有多个待测量导电路径，因此可能有多个导电路径被记录在表1中。电路板10的测量数量使得对应于每个取样点记录有5到10个不良导电路径即可。当然更多的数据可以得到更加精确的结果。例如，电路板L1上的导电路径S1的标准电阻为0.01Ω，实际测量其电阻值为0.014Ω，其变化幅度超出20％，因此将该电路板编号、导电路径编号及电阻值记录在表1中对应的单元格内。此处仅以一个导电路径为例进行说明，电路板L1其他的待测量导电路径或者其他电路板中的待测导电路径同样处理。
表1
 
待测量导电路径编号 待测量导电路径标准电阻 电路板编号及其电阻值变化
S1 0.01Ω L1-0.004Ω、...
S2 0.05Ω …
S3 0.1Ω …
S4 0.2Ω …
S5 0.3Ω …
… … …
S21 1.9Ω …
S22 2Ω …
步骤二与步骤三可以相互验证，即，步骤三中通过实际测量可能发现步骤二中确定的取样点与实际不良可能并不吻合，例如，步骤二中确定了取样点1Ω，但实际测量时标准电阻1Ω的导电路径不良很少，标准电阻1.03Ω的却较多，因此可调整步骤二中的取样点1Ω为1.03Ω。当然上述调整还应使各取样点较为均匀的分布在整个电阻值区间内。
步骤四、对阻值变化幅度超出预定范围的导电路径进行切片分析以确认该导电路径是否存在不良。
对应于各导电路径不同的标准电阻值，某种不良导致该导电路径电阻变化的幅度也不一样，步骤二中采用的大于20％只为一个初步估计值，并不准确。因此需要通过切片分析进行确认。切片分析时沿导电路径进行切片。如果经过观察该导电路径确实存在不良情形，则将该导电路径的电阻值变化记录在表2中。由于每个取样点对应有多个不良导电路径，因此电阻值变化也有多个。
表2
 
待测量导电路径编号 待测量导电路径标准电阻 电阻值变化
S1 0.01Ω ΔY11、ΔY12、...、ΔY1n
S2 0.05Ω ΔY21、ΔY22、...、ΔY2n
S3 0.1Ω ΔY31、ΔY32、...、ΔY3n
S4 0.2Ω ΔY41、ΔY42、...、ΔY4n
S5 0.3Ω ΔY51、ΔY52、...、ΔY5n
… … …
S21 1.9Ω ΔY211、ΔY212、...、ΔY21n
S22 2Ω ΔY221、ΔY222、...、ΔY22n
步骤五、分析不良导电路径的电阻值变化与该导电路径的标准电阻值得出不良引起的导电路径的电阻值变化范围相对于标准电阻的变化规律。
根据表2求出与每个取样点对应的电阻值变化的最大值与最小值。结果如表3所示。
表3
 
待测量导电路径编号 待测量导电路径标准电阻 电阻值变化最大值 电阻值变化最小值
S1 0.01Ω Max1 Min1
S2 0.05Ω Max2 Min2
S3 0.1Ω Max3 Min3
S4 0.2Ω Max4 Min4
S5 0.3Ω Max5 Min5
… … … …
S21 1.9Ω Max21 Min21
S22 2Ω Max22 Min22
根据表3，采用回归分析法分别求出ΔYmax＝fmax(X)与ΔYmin＝fmin(X)。其中ΔYmax＝fmax(X)表示随导电路径标准电阻值X的变化，某种不良导致该导电路径的电阻值变化的最大值。ΔYmin＝fmin(X)表示随导电路径标准电阻值X的变化，某种不良导致该导电路径的电阻值变化的最小值。因此对于某一个确定的导电路径，其标准电阻值X为确定，根据函数ΔYmax＝fmax(X)与ΔYmin＝fmin(X)即可得知某种不良所能导致其电阻值变化的最大值与最小值，亦即其电阻值变化范围。
由于某种不良导致导电路径电阻的变化范围随标准电阻值的变化规律在标准电阻值处于不同的范围时是不同的，优选的，可将标准电阻值分为几个区间，对每个区间分别进行步骤二到步骤五，分别求得每个区间内的ΔYmax＝fmax(X)与ΔYmin＝fmin(X)。例如，根据柔性电路板导电路径的标准电阻值，可以分为0.01～0.1Ω、0.1～0.5Ω、0.5～1Ω、1～2Ω四个区间。
步骤六、测量待测电路板各导电路径电阻值，并根据其电阻值相对标准电阻值的变化是否符合阻值变化规律确定其是否为某种不良品。
对于标准值为X的导电路径，由ΔYmax＝fmax(X)与ΔYmin＝fmin(X)分别求出ΔYmax与ΔYmin，如果实际测量得到的电阻值Y处于ΔYmax与ΔYmin之间，则该导电路径属于该种不良品。
以上仅得到一种不良所导致的电阻值变化范围规律，可以重复同样的步骤确定各种不良的导致的电阻值变化范围规律。
本技术方案提供的测量电路板不良的方法通过建立电路板不良对导电路径电阻造成的变化与标准电阻值之间的关系，可以简单测量导电路径的电阻并将其与已经建立的标准相比较，即可获得该导电路径是否不良。
另外，本领域技术人员还可在本发明精神内做其它变化。当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (10)

1.一种电路板测试方法，包括以下步骤：
测量该种电路板中各个导电路径的标准电阻值；
在该种电路板中确定多个待测量导电路径；
测量多个该种电路板中每个待测量导电路径的电阻值，并记录阻值变化幅度超出预定范围的导电路径及其电阻值变化；
对阻值变化幅度超出预定范围的导电路径进行切片分析以确认导电路径中是否存在不良；
分析不良导电路径的电阻值变化与标准电阻值，得出不良引起的导电路径电阻值变化范围相对于其标准电阻值的变化规律；
测量待测量电路板中各导电路径的电阻值，根据每个导电路径电阻值变化是否符合所述变化规律以确认该待测电路板中各导电路径是否存在不良。
2.如权利要求1所述的电路板测试方法，其特征在于，将标准电阻值区分为多个电阻值区间，并得出每个电阻值区间内导电路径不良造成的电阻值相对标准电阻的变化与标准电阻值之间变化规律，从而可以根据不同的标准电阻值区间的阻值变化规律确认待测电路板是否存在不良。
3.如权利要求2所述的电路板测试方法，其特征在于，所述多个电阻值区间为0.01～0.1Ω、0.1～0.5Ω、0.5～1Ω、1～2Ω。
4.如权利要求1所述的电路板测试方法，其特征在于，分别求出与不良导致的导电路径电阻值变化的最大值随其标准电阻值的变化规律与不良导致的导电路径电阻值变化的最小值随其标准电阻值的变化规律。
5.如权利要求1所述的电路板测试方法，其特征在于，对应于每个取样点，记录5到10个阻值变化异常导电路径。
6.如权利要求1所述的电路板测试方法，其特征在于，所述阻值变化幅度超出预定范围指导电路径的电阻值相比标准电阻变化幅度在20％及以上。
7.如权利要求1所述的电路板测试方法，其特征在于，测量阻值时采用的方法为飞针四线法。
8.如权利要求1所述的电路板测试方法，其特征在于，测量电阻时采用两个夹板分别夹住电路板两表面，所述两夹板与电路板上的测试点对应的位置上开设有通孔。
9.如权利要求1所述的电路板测试方法，其特征在于，分析处理确认为不良的导电路径的电阻值与标准电阻值时采用的为回归分析法。
10.如权利要求1所述的电路板测试方法，其特征在于，所述多个待测量导电路径均匀分布在所述电路板中各导电路径的标准电阻值区间内。
CN2007100756682A 2007-08-10 2007-08-10 电路板测试方法 Expired - Fee Related CN101363884B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007100756682A CN101363884B (zh) 2007-08-10 2007-08-10 电路板测试方法
US12/143,632 US8049511B2 (en) 2007-08-10 2008-06-20 Method of detecting faulty via holes in printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100756682A CN101363884B (zh) 2007-08-10 2007-08-10 电路板测试方法

Publications (2)

Publication Number Publication Date
CN101363884A true CN101363884A (zh) 2009-02-11
CN101363884B CN101363884B (zh) 2010-10-06

Family

ID=40345870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100756682A Expired - Fee Related CN101363884B (zh) 2007-08-10 2007-08-10 电路板测试方法

Country Status (2)

Country Link
US (1) US8049511B2 (zh)
CN (1) CN101363884B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907657A (zh) * 2010-06-11 2010-12-08 上海宏力半导体制造有限公司 探针电阻的检测方法
CN102445466A (zh) * 2010-09-30 2012-05-09 北大方正集团有限公司 确定电路板耐热性的方法和设备
CN102548219A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102548220A (zh) * 2010-12-29 2012-07-04 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102778616A (zh) * 2011-05-10 2012-11-14 通用汽车环球科技运作有限责任公司 测试和监控接头健康状态的方法
CN103323734A (zh) * 2013-06-27 2013-09-25 深圳市中软信达电子有限公司 一种柔性电路板的线路短路/开路测试方法
CN103675575A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 使用单个短路点群组测试被测板卡的系统及其方法
TWI465715B (zh) * 2012-01-03 2014-12-21 Zhen Ding Technology Co Ltd 電路板孔內焊錫之測試方法
CN106980083A (zh) * 2017-05-17 2017-07-25 重庆艾申特电子科技有限公司 一种电路板电阻检测夹具
CN109342926A (zh) * 2018-10-25 2019-02-15 昆山中哲电子有限公司 一种电路板盲孔检测方法及其检测设备
CN109462112A (zh) * 2018-09-27 2019-03-12 珠海格力电器股份有限公司 接线端子处理方法、处理装置和转接装置
CN109696616A (zh) * 2019-01-30 2019-04-30 大族激光科技产业集团股份有限公司 飞针测试机的测试方法及装置
CN109782110A (zh) * 2019-02-19 2019-05-21 深圳崇达多层线路板有限公司 一种检测线圈板是否短路的测试方法
CN113051853A (zh) * 2021-03-05 2021-06-29 奥特斯科技(重庆)有限公司 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统
CN113325295A (zh) * 2021-05-13 2021-08-31 江苏普诺威电子股份有限公司 平面埋容基板微短路的可靠性测试方法
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法
TWI799109B (zh) * 2022-01-25 2023-04-11 福懋科技股份有限公司 基板導孔測試方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013024582A (ja) * 2011-07-15 2013-02-04 Nidec-Read Corp 基板検査装置及び基板検査方法
KR101474620B1 (ko) * 2012-12-27 2014-12-18 삼성전기주식회사 기판 검사 장치 및 기판 검사 방법
CN112528588B (zh) * 2021-02-08 2021-05-28 深圳市微特精密科技股份有限公司 一种印制电路板检测用治具的孔位设计方法、装置及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550844A (en) * 1992-11-19 1996-08-27 Proteus Corporation Printed circuit board fault injection circuit
JPH07140209A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd 回路配線基板の検査装置およびその検査方法
CN2368042Y (zh) * 1999-02-12 2000-03-08 大众电脑股份有限公司 印刷电路板的电气特性检测机构
US6940288B2 (en) * 2003-06-04 2005-09-06 Hewlett-Packard Development Company, L.P. Apparatus and method for monitoring and predicting failures in system interconnect
TWI222848B (en) * 2003-11-26 2004-10-21 Asustek Comp Inc Mechanism for testing printed circuit board
JP4959942B2 (ja) 2005-01-18 2012-06-27 日本電産リード株式会社 基板検査装置、基板検査プログラム及び基板検査方法
CN1940580A (zh) * 2005-09-30 2007-04-04 英业达股份有限公司 电路板特性阻抗测量方法及系统
US7514941B2 (en) * 2006-03-15 2009-04-07 Raytheon Company Method and apparatus for predicting the reliability of electronic systems

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907657A (zh) * 2010-06-11 2010-12-08 上海宏力半导体制造有限公司 探针电阻的检测方法
CN102445466A (zh) * 2010-09-30 2012-05-09 北大方正集团有限公司 确定电路板耐热性的方法和设备
CN102445466B (zh) * 2010-09-30 2014-02-26 北大方正集团有限公司 确定电路板耐热性的方法和设备
CN102548219A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102548219B (zh) * 2010-12-28 2014-04-09 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102548220A (zh) * 2010-12-29 2012-07-04 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102778616B (zh) * 2011-05-10 2015-02-18 通用汽车环球科技运作有限责任公司 测试和监控接头健康状态的方法
CN102778616A (zh) * 2011-05-10 2012-11-14 通用汽车环球科技运作有限责任公司 测试和监控接头健康状态的方法
TWI465715B (zh) * 2012-01-03 2014-12-21 Zhen Ding Technology Co Ltd 電路板孔內焊錫之測試方法
CN103675575A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 使用单个短路点群组测试被测板卡的系统及其方法
CN103323734A (zh) * 2013-06-27 2013-09-25 深圳市中软信达电子有限公司 一种柔性电路板的线路短路/开路测试方法
CN106980083A (zh) * 2017-05-17 2017-07-25 重庆艾申特电子科技有限公司 一种电路板电阻检测夹具
CN109462112A (zh) * 2018-09-27 2019-03-12 珠海格力电器股份有限公司 接线端子处理方法、处理装置和转接装置
CN109462112B (zh) * 2018-09-27 2020-11-13 珠海格力电器股份有限公司 接线端子处理方法、处理装置和转接装置
CN109342926A (zh) * 2018-10-25 2019-02-15 昆山中哲电子有限公司 一种电路板盲孔检测方法及其检测设备
CN109696616A (zh) * 2019-01-30 2019-04-30 大族激光科技产业集团股份有限公司 飞针测试机的测试方法及装置
CN109782110A (zh) * 2019-02-19 2019-05-21 深圳崇达多层线路板有限公司 一种检测线圈板是否短路的测试方法
CN113051853A (zh) * 2021-03-05 2021-06-29 奥特斯科技(重庆)有限公司 受损部件载体确定方法、计算机程序、计算机可读介质以及检测系统
CN113325295A (zh) * 2021-05-13 2021-08-31 江苏普诺威电子股份有限公司 平面埋容基板微短路的可靠性测试方法
CN113325295B (zh) * 2021-05-13 2022-07-19 江苏普诺威电子股份有限公司 平面埋容基板微短路的可靠性测试方法
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法
TWI799109B (zh) * 2022-01-25 2023-04-11 福懋科技股份有限公司 基板導孔測試方法

Also Published As

Publication number Publication date
US8049511B2 (en) 2011-11-01
CN101363884B (zh) 2010-10-06
US20090039895A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
CN101363884B (zh) 电路板测试方法
US6792373B2 (en) Methods and apparatus for semiconductor testing
US7167811B2 (en) Methods and apparatus for data analysis
JPS59168375A (ja) 電気接続回路網のテスト方法及び装置
WO2009036331A1 (en) Link analysis compliance and calibration verification for automated printed wiring board test systems
US7474089B2 (en) Contact mechanism cleaning
TW201131180A (en) Test method for passive device embedded printed circuit board
JPH08242100A (ja) 製造欠陥分析装置
US20030169064A1 (en) Selective trim and wafer testing of integrated circuits
JP2006126197A (ja) 汎用テスト治具
CN101246830A (zh) 修正半导体引脚测试电压来校正输出电流的方法
CN204649843U (zh) 一种电路板碳墨阻值测试装置
US11067623B2 (en) Test system and method of operating the same
CN110967615B (zh) 电路板故障诊断装置及诊断方法
CN107247186B (zh) 一种电阻多点测试仪及其检测方法
CN109001534B (zh) 一种飞行器激活电阻测量系统和方法
US6795743B1 (en) Apparatus and method for electronically encoding an article with work-in-progress information
TW200913819A (en) Method for testing printed circuit board
CN112446181B (zh) 一种检测单板元器件失效率的方法、系统及测试板
CN117368576A (zh) 互连结构阻抗测量电路、测量装置及测量方法
US20150149106A1 (en) Field triage of eos failures in semiconductor devices
TWI596356B (zh) 電路板測試系統
KR20020094117A (ko) 인쇄회로기판상의 저항 인덕터 및 커패시터 병렬 회로의검사를 위한 방법
KR20120090489A (ko) 인쇄회로기판의 불량 분석 장치 및 방법
JP2015114164A (ja) プリント配線板の検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 518103 Guangdong city of Shenzhen province Baoan District Fuyong Zhen Tang Wei Cun Xinyuan Industrial Zone

Co-patentee after: Zhending Technology Co., Ltd.

Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd.

Address before: 518103 Guangdong city of Shenzhen province Baoan District Fuyong Zhen Tang Wei Cun Xinyuan Industrial Zone

Co-patentee before: Honsentech Co., Ltd.

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

Termination date: 20160810

CF01 Termination of patent right due to non-payment of annual fee