TWI799109B - 基板導孔測試方法 - Google Patents

Abstract

一種基板導孔測試結構及其測試方法，包括：基板，具有第一測試區或第二測試區及工作區，其中工作區分成多個單元，第一測試區在工作區的四周，第二測試區在工作區的其中一個單元的晶片置放區以外的區域；具有第一導電層的第一導孔設置在基板的工作區的各單元內；具有第二導電層的導孔測試結構設置在第一測試區或第二測試區；及測試墊設置在基板上與導孔測試結構電性連接，據此，透過測試墊量測第一測試區或第二測試區的導孔測試結構的阻值變化率，當阻值變化率超過預設值時則可以判斷在工作區的第一導孔有斷裂。

Description

基板導孔測試方法

本發明涉及一種半導體技術領域，特別是有關於在基板的邊緣或是工作區內除了置放晶片以外的區域，以相同的半導體製程形成導孔測試結構，來測試在基板上的導孔是否斷裂的基板導孔測試結構及其測試方法。

隨著半導體的高度發展，以及高效能晶片的運算需要，作為基板的電路板亦須要提高訊號傳導、改善頻寬控制阻抗等功能。然而，為了符合半導體封裝元件輕薄短小、多功能、高速度及高頻化的發展趨勢，基板已朝向細線路及小孔徑發展。現有基板製程從傳統100微米的線路尺寸包括導線寬度(line width)及線路間距(space)等，已朝向更小的線路精度發展。

為了提高用於半導體晶片封裝的基板的佈線精密度，現有技術中發展出一種增層技術(Build-up)，亦即在核心電路板(core circuit board)表面利用線路增層技術交互堆疊多層介電層及線路層，並形成電鍍導孔(PTH)貫穿該核心板以供核心板上下表面的線路之間電性連接，而電鍍導孔的製程是影響基板線路的關鍵原因。

又由於現有技術中，封裝產品已經趨向於高I/O數，導致基板設計線路增加，層數也相對的增加，因此基板的空間利用不足，以致於在基板上的導 孔(VIA)也必需要縮小，因此從現有技術中的90μm機械鑽頭貫穿導孔變更為80μm以下的雷射堆疊導孔，但是由於堆疊導孔中間需要鍍銅，如果在鍍銅之前，導孔未清潔乾淨則容易造成堆疊連接處斷裂。

根據現有技術的缺陷，本發明的主要目的在於提供一種基板導孔測試結構及其測試方法，其測試方法是在基板製作時，於基板的邊緣預留測試區，此測試區內具有由多個導孔所組成的導孔測試結構，在測試區的導孔測試結構的製程與基板工作區的各單元內的導孔是利用相同的半導體技術且同步形成，將測試區的導孔電性連接後預留兩個測試墊以量測在測試區中的導孔的阻值變化率，透過測試區的導孔測試結構的阻值變化率來判斷在基板的工作區內的導孔是否產生斷裂，以解決現有技術中，利用人工切片方式抽檢上所造成的基板消耗所帶來的成本問題及人為誤判的技術問題。

發明的另一目的在於提供一種基板導孔測試結構及其測試方法，是在基板的工作區的各單元內利用半導體製程形成導孔的同時，於基板的工作區的其中一個單元的晶片置放區以外的區域內形成導孔測試結構，且工作區的其中一個單元內的導孔測試結構與測試墊電性連接，並量測在此工作區的其中一個單元內的晶片置放區以外的區域的導孔測試結構的阻值變化率，透過在工作區的其中一個單元內的晶片置放區以外的區域的導孔測試結構的阻值變化率來判斷在基板的工作區的各單元內的導孔是否產生斷裂，以解決現有技術中，利用人工切片方式抽檢上所造成的基板消耗所帶來的成本問題及人為誤判的技術問題。

本發明的再一目的在於提供一種基板導孔測試結構及其測試方法，可以先將有缺陷的基板從製程中排除，在進行後續的晶片封裝製程完成之後，對於封裝後的半導體結構進行功能測試(function test)時，可以直接排除由基板所產生的問題，讓測試人員可以快速的找到問題點而進行排除。

根據上述目的，本發明提供一種基板導孔測試結構，包括：基板，具有第一測試區或第二測試區及工作區，其中工作區分成多個單元，且在各單元內具有晶片置放區，第一測試區在工作區的四周，第二測試區在工作區的其中一個單元的晶片置放區以外的區域；多個第一導孔設置在基板的工作區的各單元內，且於各第一導孔內具有第一導電層；導孔測試結構，由多個第二導孔構成，導孔測試結構設置在基板上且於導孔測試結構內設有第二導電層；以及成對的測試墊設置在基板上，且利用導線分別與導孔測試結構電性連接，其中測試墊用以量測在基板的導孔測試結構的阻值變化率，當阻值變化率超過預設值時則可以判斷在基板的工作區的其中一個單元內的多個第一導孔有斷裂。

根據上述目的，本發明還提供一種基板導孔測試方法，其步驟包括：提供基板，具有工作區及第一測試區或第二測試區，其中工作區分成多個單元，且各單元具有晶片置放區，第一測試區在工作區的四周，第二測試區在工作區的其中一個單元的晶片置放區以外的區域；利用第一半導體製程在基板的工作區的各單元內形成具有第一導電層的多個第一導孔；利用第二半導體製程在基板的第一測試區或是第二測試區形成導孔測試結構；形成成對的測試墊在第一測試區或是在第二測試區，並與導孔測試結構電性連接；執行第一量測步驟，用以量測與成對的測試墊電性連接的導孔測試結構的第一阻值；執行第二量測步驟，將基板進行信賴性實驗，透過成對的測試墊量測在經過信賴性實驗之後， 與成對的測試墊電性連接的導孔測試結構的第二阻值；以及算阻值變化率，當阻值變化率超過預設值，則判斷在工作區中具有第一導電層的第一導孔有斷裂，其中阻值變化率(R_shift)可以表示為R_shift=(R₂-R₁)/R₁，其中R₁為第一阻值、R₂為第二阻值。

10:基板

12:工作區

122:單元

14:第一測試區

16:第二測試區

20:線路

22:晶片

30:導孔測試結構

32a、32b:測試墊

34:第二導孔

342:連接點

36:第二導電層

38:導線

圖1是根據本發明所揭露的技術，表示在基板的邊緣或是基板的單元內設有導孔測試結構的示意圖。

圖2是根據本發明所揭露的技術，表示導孔測試結構的結構示意圖。

圖3是根據本發明所揭露的技術，表示導孔測試結構的電路示意圖。

圖4是根據本發明所揭露的技術，表示形成基板導孔測試結構的形成步驟及其測試方法的步驟流程圖。

首先請參考圖1。圖1是根據本發明所揭露的技術，表示在基板的邊緣或是基板的單元內設有導孔測試結構的示意圖。在圖1中，基板10可以區分成工作區12及第一測試區14或是第二測試區16，其中，基板10的工作區12是實際進行半導體製程的區域，工作區12又可以區分成多個單元122，在每一個單元122中設有晶片置放區(未在圖中表示)，在晶片置放區(未在圖中表示)具有與晶片22電性連接的線路20，而這些線路20是由多個第一導孔所形成。第一測試區14則是在工作區12的四周並靠近基板10的邊緣，第二測試區16則是在工作區12的其中 一個單元122的晶片置放區(未在圖中表示)以外的區域。在此要說明的是，在圖1中元件符號20所代表的是由多個第一導孔所組成的線路，其應該是要繪製在元件符號20所代表的晶片22的下方，但為了說明在基板10的工作區12上各個元件彼此的關係，故將元件符號20與元件符號22分開繪製。要說明的是。於一實施例中，導孔測試結構30可以設置在鄰近於基板10的工作區12的邊緣，即第一測試區14。於另一實施例中，導孔測試結構30可以設置在工作區12的其中一個單元122的晶片置放區(未在圖中表示)以外的區域，即第二測試區16。

接著，請同時參考圖2及圖3。圖2是表示導孔測試結構的結構示意圖及圖3表示導孔測試結構的電路示意圖。在基板10的第一測試區14或是在第二測試區16的導孔測試結構30是由多個第二導孔34構成，且每一個第二導孔34內具有第二導電層36。同樣的，在圖2中，由斜線所表示的是具有第二導電層36的第二導孔34，而未設有斜線的第二導孔34則是表示第二導電層36還沒有形成在第二導孔34之前的態樣。在此要說明的是，本發明的基板10主要是以多層基板為主，因此在基板10內的第二導孔34則是以多層的方式來呈現。

緊接著，在圖3是將圖2中具有第二導電層36的多個第二導孔34以電路的方式來表示，其中元件符號342是表示第二導孔34與基板10或是與導電層38連接的連接點，而在整個導孔測試結構的最外側的兩端利用導線分別與測試墊32a、32b電性連接，藉由此測試墊32a、32b與微阻抗裝置(未在圖中表示)電性連接，微阻抗裝置(未在圖中表示)可以量測測試墊32a、32b的電壓值，並經由微阻抗裝置(未在圖中表示)轉換之後得到實際的電阻值，此電阻值即表示具有第二導電層36的第二導孔34所產生的阻值變化率，藉由阻值變化來判斷在基板10的工作區12內的其中一個單元122中的線路20(即由多個第一導孔所構成)是否有開 路的情況。一般來說，在阻值變化率超過預設值例如5%時，此時可以判斷在基板10的工作區12的單元122的線路20有開路的情況，即表示第一導孔有斷裂，使得基板10上下層的第一導孔無法串接而造成開路。現場檢測人員可以立即經由設置在基板10的第一測試區14或是在第二測試區16內的導孔測試結構30來判斷，並且可事先排除有缺陷的基板10。

根據上述，本發明還揭露基板導孔測試結構的形成步驟及其測試方法，請參考圖4。在圖4中，步驟S10：提供基板。其基板具有工作區及第一測試區或是第二測試區，其中工作區還區分成多個單元且每一個單元具有一個晶片置放區，第一測試區在工作區的四周，第二測試區在工作區的每一個單元的晶片置放區以外的區域。接著，同時進行步驟S12及步驟14，其中步驟S12：利用第一半導體製程在基板的工作區的各單元內形成具有第一導電層的多個第一導孔。在此步驟中，其第一半導體製程進一步還包括：在基板的工作區上形成第一光罩，且第一光罩上具有多個第一導孔圖案，這些第一導孔圖案對準基板的工作區。接著，執行第一蝕刻步驟，依據第一光罩的第一導孔圖案在基板的工作區進行第一蝕刻步驟以移除在工作區的部分基板，並且形成多個第一導孔在基板的工作區內。在移除第一光罩之後，以電鍍的方式將第一導電層形成在這些第一導孔內。

步驟S14：利用第二半導體製程在基板的第一測試區或是在第二測試區形成導孔測試結構。在此步驟中，利用第二半導體製程形成導孔測試結構的步驟還包括：在基板的第一測試區或是第二測試區上形成第二光罩，且第二光罩具有多個第二導孔圖案，這些第二導孔圖案對準基板的第一測試區或是對準第二測試區。接著，進行第二蝕刻步驟，依據第二光罩的第二導孔圖案在基板的 第一測試區或是第二測試區進行第二蝕刻步驟以移除在第一測試區或是第二測試區的部分基板，而形成多個第二導孔在第一測試區或是在第二測試區內。同樣的，在第二導孔形成之後，利用電鍍製程將第二導電層形成在第一測試區或是第二測試區的第二導孔內。

要說明的是，上述步驟S12及步驟S14是同時進行，也就是說在執行第一半導體製程時也同時在執行第二半導體製程，且第一半導體製程與第二半導體製程是相同的製程步驟，所有的製程步驟中的條件也是相同，因此在基板上會經由相同的製程條件來形成第一導孔及第二導孔。另外，上述所提到的光罩製程、圖案化製程、蝕刻製程及電鍍製程均為半導體製程中形成導孔的現有技術，且並非為本發明的主要技術特徵，故上述製程的詳細步驟及製程條件不在此多加陳述。而上述的第一導電層及第二導電層可以是銅。

接著步驟S16：形成成對的測試墊在第一測試區或是在第二測試區，並且與導孔測試結構電性連接。在此步驟中，於前述步驟S16形成導孔測試結構之後，於導孔測試結構最外側的兩端形成測試墊，且以導線與導孔測試結構最外側的兩端電性連接，此測試墊的形成方式可以是在利用電鍍製程將第二導電層形成在第二導孔之後，以電鍍製程於基板的測試區或是工作區的其中一個區塊上形成金屬層，此金屬層可以是銅或是鍍鎳金。

步驟S18：執行第一量測步驟，用以量測與成對的測試墊電性連接的該導孔測試結構的第一阻值。在此步驟中，先利用微阻抗裝置與在第一測試區或是在第二測試區的導孔測試結構兩端的測試墊電性連接並量測測試墊的電壓，經由微阻抗裝置的自動計算之後會將量測到的電壓值轉換以得到第一阻值。

接著進行步驟S20：執行第二量測步驟，將基板進行信賴性實驗，並在經過信賴性實驗之後，量測與成對的測試墊電性連接的導孔測試結構的第二阻值。在此步驟中，將基板進行信賴性實驗，例如：在基板出貨前與入料檢驗時，對基板進行紅外線回流(IR reflow)至少三次來進行監測或是在基板廠對基板進行預處理步驟(pre-condition)或是溫度循環試驗(TCT，Temperature cycle test)，其中預處理步驟可以是探測基板內部是否有脫層，其至少進行烘乾步驟、高低溫循環步驟、吸濕步驟、模擬晶片設置在基板上時的紅外線回流步驟，上述信賴性實驗為半導體製程中常用的技術手段在此不多加陳述。於基板完成信賴性實驗之後，再利用微阻抗裝置同樣與基板上的第一測試區或是第二測試區的測試墊電性連接，以量測在第一測試區或是在第二測試區的導孔測試結構的第二阻值。要說明的是，進行上述的第一量測步驟、信賴性實驗及第二量測步驟的基板是只有完成線路佈線的基板。

最後進行步驟S22：計算阻值變化，當阻值變化率超過預設值，則判斷在工作區中具有第一導電層的第一導孔有斷裂。在此步驟中，是將前述步驟S18的第一量測步驟所得到的第一阻值R₁及由步驟S20的第二量測步驟所得到的第二阻值R₂進行計算以得到阻值變化率，其阻值變化率(R_shift)可以以式(1)來表示：R_shift=(R₂-R₁)/R₁，式(1)。藉由阻值變化率來與預設值比較，若阻值變化率超過預設值例如5%，則可以判斷在第一測試區或是在第二測試區的第二導孔有斷裂，又由於在第一測試區或是在第二測試區的第二導孔的製程與在工作區的第一導孔的製程是同步且相同，故可以同理推論在工作區的第一導孔有斷裂且無法串接形成了開路，以致於有阻值產生了變化。

另外要說明的是，若由上述步驟S18及步驟S20量測不到第一阻值或是第二阻值時，則可以直接判斷第二導孔是完全斷裂，使得微阻抗裝置無法量測到導孔測試結構的阻值。若在經由上述步驟S18-步驟S22量測之後其阻值變化率小於預設值，則可以推論在基板的工作區的第一導孔(或是線路)是彼此串接，此基板可以繼續進行後續的半導體製程。而在進行後續的半導體製程中，如果導孔測試結構是在第一測試區，則其在晶片切割的時一併移除，並不會影響製程。如果導孔測試結構是在第二測試區，由於導孔測試結構與第二測試區所在的單元的晶片置放區是彼此電性相互獨立，故在後續的半導體製程中也不會有任何任影響。

因此根據上述藉由導孔測試結構可以來判斷在工作區的第一導孔是否斷裂而沒有串接的情形，則可以在進行後續上片的製程之前，將有缺陷的基板予以排除，使得在後續完成封裝製程之後的測試若有問題時亦可以先排除基板的問題，使得現場人員更容易及快速的找到問題來源並予以解決。

10:基板

12:工作區

122:單元

14:第一測試區

16:第二測試區

20:線路

22:晶片

30:導孔測試結構

Claims (7)

1. 一種基板導孔測試方法，包括：提供一基板，具有一工作區及一第一測試區或一第二測試區，其中該工作區分成多個單元，且各該單元具有一晶片置放區，該第一測試區在該工作區的四周，該第二測試區在該工作區的其中之該單元的一晶片置放區以外的一區域；利用一第一半導體製程在該基板的該工作區的各該單元內形成具有一第一導電層的多個第一導孔；利用一第二半導體製程在該基板的該第一測試區或是該第二測試區形成一導孔測試結構；形成一成對的測試墊在該第一測試區或是在該第二測試區，並與該導孔測試結構電性連接；執行一第一量測步驟，該第一量測步驟用以量測與該成對的該測試墊電性連接的該導孔測試結構的一第一阻值；執行一第二量測步驟，將該基板進行一信賴性實驗，透過該成對的測試墊量測在經過該信賴性實驗之後，與該成對的該測試墊電性連接的該導孔測試結構的一第二阻值；以及計算一阻值變化率，當該阻值變化率超過一預設值則判斷在該工作區中具有該第一導電層的該些第一導孔有斷裂，其中該阻值變化率(R-shift)為

   

   ×100%，其中R₁為該第一阻值、R₂為該第二阻值。
2. 如請求項1所述的基板導孔測試方法，其中該第一半導體製程與該第二半導體製程是相同的半導體製程。
3. 如請求項1所述的基板導孔測試方法，其中該第一半導體製程至少包括：在該基板的該工作區上形成一第一光罩，且該第一光罩具有多個第一導孔圖案，該些第一導孔圖案對準該基板的該工作區；執行一第一蝕刻步驟，依據該第一光罩的該些第一導孔圖案在該基板的該工作區進行該第一蝕刻步驟，以移除在該工作區的部分該基板，形成多個第一導孔在該基板的該工作區內；以及形成該第一導電層在該些第一導孔內。
4. 如請求項1所述的基板導孔測試方法，其中利用該第二半導體製程形成該導孔測試結構包括：在該基板的該第一測試區或該第二測試區上形成一第二光罩，且該第二光罩具有多個第二導孔圖案，該些第二導孔圖案對準該基板的該第一測試區或對準該第二測試區；執行一第二蝕刻步驟，依據該第二光罩的該些第二導孔圖案在該基板的該第一測試區或在該第二測試區進行該第二蝕刻步驟，以移除在該第一測試區的部分該基板，並形成多個第二導孔在該第一測試區內或是移除在該第二測試區的部分該基板以形成多個第二導孔並形成多個第二導孔在該第二測試區內；以及形成一第二導電層在該些第二導孔內。
5. 如請求項4所述的基板導孔測試方法，其中形成該第二導電層在各該第二導孔內是利用一電鍍步驟來達成。
6. 如請求項1所述的基板導孔測試方法，其中該第一導電層為銅。
7. 如請求項1所述的基板導孔測試方法，其中該預設值為5%。

Images