JP5764381B2 - 配線基板の検査方法、配線基板の製造方法 - Google Patents
配線基板の検査方法、配線基板の製造方法 Download PDFInfo
- Publication number
- JP5764381B2 JP5764381B2 JP2011104493A JP2011104493A JP5764381B2 JP 5764381 B2 JP5764381 B2 JP 5764381B2 JP 2011104493 A JP2011104493 A JP 2011104493A JP 2011104493 A JP2011104493 A JP 2011104493A JP 5764381 B2 JP5764381 B2 JP 5764381B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- substrate
- plating
- transmission loss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
尚、添付図面は、構成の概略を説明するためのものであり、実際の大きさ、比率を表していない。
まず、上記の基板35の製造工程は、例えば、絶縁性樹脂(エポキシ系樹脂等)からなる絶縁部材のワークに基板領域21aを設定し、各基板領域21aにグランド配線28や絶縁部材25等を多層に形成する。次いで、各基板領域21aの一主面(上面)に無電銅めっき及び電解銅めっきにより配線23等を形成して基板35を形成する。
(1)半導体装置10に用いる配線基板21には、半導体チップ11のパッド12とボンディングワイヤ13により接続される配線23aに対し、高周波特性を測定するプローブ端子51,52の接触が可能なように、端子26a,26b,31a,31bが形成されている。配線基板21の検査工程において、端子26a,26b及び配線23aにプローブ端子51を、端子31a,31b及び配線23aにプローブ端子52をそれぞれ接触させ、配線23aに高周波信号を伝達させて伝送損失を測定する(ステップ43)。その伝送損失の測定値に基づいてめっき処理を行うかを判定する(ステップ44)。従って、配線23aの高周波特性からニッケル層29の露出率が高い配線基板21を抽出し、その配線基板21を含む基板(ワーク)35に対してめっきを行うことで、めっきの表面状態が良好な配線基板21を得ることができる。言い換えれば、ボンディングの引張り強度が低い配線基板21を減らすことができる。
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、配線基板21を半導体チップ11搭載用の配線基板に具体化したが、めっきが形成された配線を一主面に有する他の配線基板に具体化してもよい。
・上記実施形態において、配線23a(配線23)と対向配置される金属層は、グランド配線28に限定されず、例えば、半導体チップ11に高電位を供給する配線や、各端子26a,26b,31a,31bのみが接続された配線等を用いてもよい。
・上記実施形態において、めっきに使用する金属は、ニッケル及び金の組み合わせに限定されず、例えば、ニッケル、パラジウム及び金を用いてもよい。
・上記実施形態において、絶縁部材25の材料は、絶縁性樹脂(エポキシ系樹脂等)に限定されず、例えば、セラミック、シリコンを用いてもよい。
12 パッド(グランド用パッド)
13 ボンディングワイヤ
21 配線基板
21a 基板領域
23,23a,62 配線
25 絶縁部材
26a,26b,31a,31b 端子(パッド)
28,65 グランド配線(金属層)
29 ニッケル層
30 金層
35,60 基板
36 フレーム
51,52 プローブ端子(測定用プローブ)
51a,52a 信号ピン
51b,51c,52b,52c グランドピン
63a,63b,64a,64b 端子(パッド)
Claims (3)
- 複数層の絶縁部材を積層した多層基板であり一主面に配線が形成された配線基板を検査する配線基板の検査方法であって、
前記配線に形成され少なくともニッケル層と金層を含み前記金層が最表層であるめっき膜の膜厚を測定する工程と、
前記配線に測定用プローブの信号ピンを接触させ、前記絶縁部材を介して前記配線と対向配置された金属層と接続されたパッドに前記測定用プローブのグランドピンを接触させ、前記測定用プローブによって高周波信号を供給して前記配線の伝送損失を測定する工程と、
前記配線の伝送損失を予め設定された閾値と比較して前記めっき膜上に更に金めっき処理を行うかを判定する工程と、
を含むことを特徴とする配線基板の検査方法。 - 複数層の絶縁部材を積層した多層基板でありチップが搭載される配線基板の製造方法であって、
前記配線基板の一主面には、ボンディングワイヤを介して前記チップと接続される少なくともニッケル層と金層を含み前記金層が最表層であるめっき膜が形成された配線と、前記配線に測定用プローブの信号ピンを接触させたときに前記測定用プローブのグランドピンが接触可能なパッドとが形成され、前記パッドは前記絶縁部材を介して前記配線と対向配置された金属層と接続され、
前記測定用プローブによって前記配線に高周波信号を供給して前記配線の伝達損失を測定する工程と、
前記配線の伝送損失を予め設定された閾値と比較して前記めっき膜上に更に金めっき処理を行うかを判定する工程と、
前記伝達損失の判定結果に応じて前記めっき膜上に更に金めっき処理を行う工程と、
を含むことを特徴とする配線基板の製造方法。 - 前記配線に形成されためっき膜の膜厚を測定する工程を含み、
前記膜厚を測定した前記配線基板に対し、前記伝達損失を測定する工程を行うことを特徴とする請求項2に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011104493A JP5764381B2 (ja) | 2011-05-09 | 2011-05-09 | 配線基板の検査方法、配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011104493A JP5764381B2 (ja) | 2011-05-09 | 2011-05-09 | 配線基板の検査方法、配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012235066A JP2012235066A (ja) | 2012-11-29 |
JP2012235066A5 JP2012235066A5 (ja) | 2014-04-24 |
JP5764381B2 true JP5764381B2 (ja) | 2015-08-19 |
Family
ID=47435087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011104493A Active JP5764381B2 (ja) | 2011-05-09 | 2011-05-09 | 配線基板の検査方法、配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5764381B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3827485B2 (ja) * | 1999-09-28 | 2006-09-27 | 京セラ株式会社 | 測定用伝送線路基板 |
JP4125663B2 (ja) * | 2003-10-24 | 2008-07-30 | 株式会社東芝 | 回路基板および回路基板における回路ブロックの検査方法 |
JP2009141303A (ja) * | 2007-08-29 | 2009-06-25 | Kyocera Corp | 母基板、および電解めっき膜の形成方法 |
JP5223635B2 (ja) * | 2008-12-04 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP5428667B2 (ja) * | 2009-09-07 | 2014-02-26 | 日立化成株式会社 | 半導体チップ搭載用基板の製造方法 |
-
2011
- 2011-05-09 JP JP2011104493A patent/JP5764381B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012235066A (ja) | 2012-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101121644B1 (ko) | 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법 | |
JP6276658B2 (ja) | 膜厚測定機能付き基板及び絶縁層の膜厚測定方法 | |
JPH02237131A (ja) | 半導体icの試験装置及び試験方法 | |
US20180364280A1 (en) | Multilayer circuit board used for probe card and probe card including multilayer circuit board | |
KR101047537B1 (ko) | 프로브 카드 | |
JP2010021362A (ja) | 半導体装置の製造方法 | |
JP5764381B2 (ja) | 配線基板の検査方法、配線基板の製造方法 | |
JP2008306105A (ja) | 半導体装置の製造方法 | |
JP2010186916A (ja) | 半導体装置の製造方法 | |
US8981237B2 (en) | Wiring board for electronic parts inspecting device and its manufacturing method | |
JP5145089B2 (ja) | 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法 | |
JP5097046B2 (ja) | 半導体デバイスの信頼性評価方法、および半導体デバイスの信頼性評価装置 | |
KR101320934B1 (ko) | 반도체 디바이스 및 그 제작 방법 | |
JP2012141274A (ja) | プローブカード用セラミック基板及びその製造方法 | |
TWI799109B (zh) | 基板導孔測試方法 | |
JP7192423B2 (ja) | めっき厚判定方法、並びに多層配線基板の製造方法 | |
KR100894179B1 (ko) | 기판 스트립 | |
JP5342526B2 (ja) | Tdr式検査装置 | |
JP4906521B2 (ja) | 多数個取り配線基板およびその製造方法 | |
JP2012122972A (ja) | 電気検査用装置、及び配線基板の製造方法 | |
JP4492976B2 (ja) | 半導体装置 | |
JP4637665B2 (ja) | 半導体装置の製造方法 | |
TWI602476B (zh) | Most forming printed wiring board and coil pattern of inspection methods | |
JP2003297965A (ja) | 半導体装置およびその製造方法 | |
KR20010093811A (ko) | 집적회로 칩 캐리어 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5764381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |