JP2010186916A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の組み立てにおいて再配線形成後にも電気的特性検査を実施する。
【解決手段】再配線形成後のダイシング工程において、レーザーダイシングとブレードダイシングを行うことで、半導体ウェハのダイシング領域１ｃ上に形成された再配線９ｅ等の厚いメタル層であっても前記メタル層を残すことなくきれいに切断を行うことができるようになり、その結果、再配線形成後にもダイシング領域１ｃ上に配置されたテスト用電極パッド９ｓを用いて半導体ウェハや再配線９ｅ等の電気的特性検査を行うことができる。
【選択図】図１０

Description

本発明は、半導体装置の製造技術に関し、特に、ウェハプロセスを応用して形成したウェハプロセスパッケージ（ＷＰＰ：Wafer Process Package)の組み立てに適用して有効な技術に関する。

ウェハプロセスパッケージの組み立てにおいて、半導体ウェハ上に再配線を形成してさらに外部接続端子として半田バンプを形成した後、ダイシングブレードを用いてダイシングを行う製造プロセスが記載されている。

特開２００６−３３２２１６号公報（図１２）

小型の半導体装置のうち、ウェハプロセス（前工程）とパッケージプロセス（後工程）を一体化した製造技術によって組み立てられるウェハプロセスパッケージ（ウェハレベルＣＳＰ（Chip Size Package)などとも言う）が開発されている。

ウェハプロセスパッケージの組み立てにおいて、再配線（ＷＰＰ配線あるいは引き出し配線などとも言う）形成後の半導体ウェハの電気的特性検査は、例えば、チップ領域内で再配線を延ばして横の空きスペースに電極パッドを露出させ、この電極パッドにプローバー等の測定端子を接触させて行っている。

しかしながら、この手法ではチップ領域内に電気的特性検査のためのテスト用の電極パッドを設けなければならず、チップサイズが大きくなるという問題が起こる。

また、チップ領域内にはテスト用の電極パッドを形成せずに、再配線と電気的に繋がる外部接続端子に半田バンプ（外部端子）を接続した後、この半田バンプにプローブピンを刺して電気的特性検査を行うことも考えられるが、半田バンプが損傷するという問題が発生する。

そこで、本発明者は、チップ領域の外の領域、例えば、ダイシング領域に再配線とこの再配線に繋がるテスト用の電極パッドとを設けることを検討し、以下のような課題を見出した。

再配線は、アルミニウム（Ａｌ）の電極パッド上に、例えば、電解メッキにより銅（Ｃｕ）を５．７μｍ、ニッケル（Ｎｉ）を２．７μｍ積層した構造であり、厚いメタル層となる。この厚いメタル層をダイシングライン上に形成すると、個片化工程のブレードダイシング時にブレードが破損するという問題が起こる。

なお、前記特許文献１（特開２００６−３３２２１６号公報）に記載されたダイシングブレードを用いてダイシングを行ったとしても、ダイシング領域に再配線などの厚いメタル層が形成されていると、ダイシングブレードの破損に至ることは言うまでもない。

また、近年、ブレードダイシングに代えて、レーザーをダイシング領域に照射してダイシングを行うレーザーダイシングという技術が開発されている。

ところが、ダイシング領域に厚いメタル層が形成されていると、照射するレーザーのエネルギも大きくなるため、レーザー加工時に発生する熱量も大きくなり、その熱量がダイシングシートなどの間接的な材料に与える影響が無視できなくなる。その結果、新たな材料開発に至ったり、ダイシング以降のプロセスに影響を及ぼすなどの問題が発生する。

また、もし仮に、再配線形成後も半導体ウェハの電気的特性検査を行えるように、ダイシング領域に形成されたテスト用の電極パッド上のパッシベーション膜（ＳｉＮ／ＳｉＯ2 ）を開口し、電極パッドのアルミニウムを露出させた状態で再配線形成を実施すると、金（Ａｕ）とアルミニウムが同種の金属ではないため、無電解メッキによる金（Ａｕ）の皮膜形成がうまくできなくなる。

したがって、チップ領域の電極パッドへの金メッキ形成時には、ダイシング領域のアルミニウムの電極パッド上を感光性ポリイミド（ＰＩＱ）で覆い、アルミニウムの電極パッドを露出させない構造としている。

以上により、半導体ウェハの電気的特性検査は、再配線を形成する前のみに実施しており、再配線形成後は、ダイシング領域のアルミニウムの電極パッドは感光性ポリイミドで覆われるため、半導体ウェハの電気的特性検査が実施できないことが課題である。

また、再配線形成後に電気的特性検査ができないため、ウェハテストによる歩留検査後の電気的特性検査の再測定ができず、不良結果と電気特性の相関解析が不充分となり、その結果、不良特定に非常に時間が掛かるという課題が生じる。

さらに、再配線形成後、再配線そのものの電気的特性検査を実施しにくく、再配線の電気的特性の管理が不十分になることが課題である。

本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の組み立てにおいて、再配線形成後にも電気的特性検査を実施することができる技術を提供することにある。

また、本発明の他の目的は、半導体装置の組み立てにおいて、不良特定に費やす時間を短縮することができる技術を提供することにある。

さらに、本発明の他の目的は、半導体装置の組み立てにおいて、再配線の電気的特性の管理を十分に行うことができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

すなわち、本発明は、（ａ）主面とその反対側の裏面を有し、前記主面に複数のチップ領域と前記チップ領域を区画形成するダイシング領域とが形成され、前記複数のチップ領域それぞれに複数の第１アルミ電極パッドが形成され、前記ダイシング領域に第２アルミ電極パッドが形成された半導体ウェハを準備する工程と、（ｂ）前記第２アルミ電極パッド上に前記第２アルミ電極パッドと電気的に接続され、かつ前記第１アルミ電極パッドより厚い金属膜を形成する工程と、（ｃ）前記ダイシング領域にレーザーを照射し、その後、ダイシング用のブレードを用いて前記ダイシング領域に沿って切削を行って前記チップ領域単位に個片化する工程と、を有するものである。

また、本発明は、（ａ）主面とその反対側の裏面を有し、前記主面に複数のチップ領域と前記チップ領域を区画形成するダイシング領域とが形成され、前記複数のチップ領域それぞれに複数の第１アルミ電極パッドが形成され、前記ダイシング領域に第２アルミ電極パッドが形成された半導体ウェハを準備する工程と、（ｂ）前記第１アルミ電極パッド上と前記第２アルミ電極パッド上とに、それぞれ引き出し配線を含むとともに前記第１アルミ電極パッドより厚い金属膜を同層で各電極パッドにそれぞれ電気的に接続させて形成する工程と、（ｃ）前記ダイシング領域にレーザーを照射し、その後、ダイシング用のブレードを用いて前記ダイシング領域に沿って切削を行って前記チップ領域単位に個片化する工程と、を有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

半導体装置の組み立てにおけるダイシング工程で、レーザーダイシングとブレードダイシングを行うことで、再配線形成後にもダイシングライン上に配置されたテスト用の電極パッドを用いて電気的特性検査を行うことができる。

再配線形成後の電気的特性検査が可能となったため、ウェハテスト後に電気的特性検査のウェハ全面測定等を実施することで、不良カテゴリと電気特性の相関解析をスムーズに実施でき、歩留への早期フィードバックを行うことが可能となる。

再配線形成後の電気的特性検査が可能となったため、再配線そのものの電気的特性（抵抗、Open-Shortチェック等）の測定が可能となり、再配線形成工程での不具合有無を電気的特性検査にて確認することができる。その結果、再配線そのものの電気的特性を十分に管理することができる。

本発明の実施の形態の半導体装置の構造の一例を示す部分平面図である。 図１に示すＡ−Ａ線に沿って切断した構造を示す部分断面図である。 図１に示す半導体装置の組み立ての再配線形成までの製造フローと、チップ領域における第１アルミ電極パッド上の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立ての再配線形成までの製造フローと、ダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのダイシングまでの製造フローと、チップ領域における第１アルミ電極パッド上の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのダイシングまでの製造フローと、ダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てで用いられる半導体ウェハの構造の一例を示す平面図である。 図１に示す半導体装置の組み立ての再配線形成後のダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分平面図と部分断面図である。 図１に示す半導体装置の組み立ての電気的特性検査時のダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのダイシング工程でのレーザー照射時のダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのダイシング工程におけるレーザー照射条件の一例を示す断面図である。 図１に示す半導体装置の組み立てのダイシング工程におけるレーザー照射時の加工形状の一例を示す断面図である。 図１に示す半導体装置の組み立てのダイシング工程におけるレーザー照射後のダイシング領域の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのダイシング工程における第１ブレード使用時の切断状態の一例を示す部分断面図である。 図１に示す半導体装置の組み立てのダイシング工程における第２ブレード使用時の切断状態の一例を示す部分断面図である。

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態）
図１は本発明の実施の形態の半導体装置の構造の一例を示す部分平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造を示す部分断面図である。

本実施の形態の半導体装置は、ウェハプロセス（前工程）とパッケージプロセス（後工程）を一体化した製造技術によって組み立てられるウェハプロセスパッケージ（ウェハレベルＣＳＰとも言う。以降、ＷＰＰと略す）５である。

図１及び図２を用いてＷＰＰ５の構成について説明すると、主面２ｂと、主面２ｂに形成された集積回路と、主面２ｂに配置された複数の電極である第１アルミ電極パッド２ａと、主面２ｂ上に形成され、かつ複数の第１アルミ電極パッド２ａそれぞれの配置（ピッチ）を変換する第１引き出し配線である再配線２ｅと、主面２ｂ上に形成された絶縁膜とを有する半導体チップ２を備えている。さらに、再配線２ｅにそれぞれ電気的に接続され、かつ複数の第１アルミ電極パッド２ａの配置と異なった配置（ピッチ）で設けられた複数の外部接続端子である半田バンプ３を備えている。

なお、図１に示すように、隣あった半田バンプ３同士の間隔Ｂは、隣あった第１アルミ電極パッド２ａ同士の間隔Ａより広くなっている。すなわち、半田バンプ３は、図２に示すように、第１アルミ電極パッド２ａから再配線２ｅによって引き出されて再配置されたそれぞれの第１電極パッド２ｓ上に接続されており、その際、各第１電極パッド２ｓは、隣あった第１電極パッド２ｓ同士の間隔Ｂが、隣あった第１アルミ電極パッド２ａ同士の間隔Ａより広くなるように、それぞれ再配線２ｅによって引き出されて再配置された電極パッドである。

つまり、ＷＰＰ５では、図１に示すように、その表面上に複数の外部接続端子である半田バンプ３がアレイ状に並んで配置されているが、半田バンプ３を直接半導体チップ２の主面２ｂの第１アルミ電極パッド２ａ上に接続するのは、隣あった第１アルミ電極パッド２ａ同士の間隔Ａが狭過ぎて困難なため、再配線２ｅによって引き出して半田バンプ３を並べることが可能な間隔Ｂに第１電極パッド２ｓをそれぞれ配置し、その第１電極パッド２ｓ上に半田バンプ３を接続することで複数の半田バンプ３が配置されている。

具体的には、図１、図２に示すように、ＷＰＰ５では、半導体チップ２の主面２ｂ上に形成されたアルミ電極である第１アルミ電極パッド２ａにさらに再配線２ｅが接続されており、この再配線２ｅに半田バンプ３がＡｕ膜２ｎから成る第１電極パッド２ｓを介して接続されている。この再配線２ｅは、言い換えると、アルミニウム合金などからなる第１アルミ電極パッド２ａの配置を半田バンプ３が搭載可能な配置に置き換えるための中継用の配線である。つまり、ＷＰＰ５では、半導体チップ２の主面２ｂ上のアルミニウムパッドである第１アルミ電極パッド２ａの配置ピッチが狭ピッチ化されており、外部接続端子である半田バンプ３を第１アルミ電極パッド２ａに直接搭載できないため、したがって、半田バンプ３が搭載可能なように再配線２ｅによってピッチを拡大して半田バンプ３を再配線２ｅに接続している。つまり、再配線２ｅは、複数の第１アルミ電極パッド２ａのパッドピッチ（図１に示す間隔Ａ）を、複数の第１電極パッド２ｓのパッドピッチ（図１に示す間隔Ｂ）に変換する配線である。

これにより、複数の半田バンプ３をアレイ状に配置することが可能になる。

なお、再配線２ｅは、図２に示すように、例えば、Ｎｉ層２ｐ、Ｃｕ層２ｑおよびシード層２ｍの３層構造であり、表面側から内部に向かって順にＮｉ層２ｐ、Ｃｕ層２ｑおよびシード層２ｍが配置されており、シード層２ｍと第１アルミ電極パッド２ａが電気的に接続している。また、Ｎｉ層２ｐは半田バンプ３との接続が良好になるように、Ａｕ膜２ｎから成る第１電極パッド２ｓを介して半田バンプ３と接続している。なお、シード層２ｍは、例えば、Ｃｕ／Ｔｉ／ＴｉＮ／Ｔｉから成る。

また、シリコン基板２ｋの上層には、それぞれ層間絶縁膜である絶縁層２ｆが形成されており、複数の第１アルミ電極パッド２ａは、この絶縁層２ｆ上に配置されている。

さらに、絶縁層２ｆ上に形成された複数の第１アルミ電極パッド２ａは、再配線２ｅとの接続部を除いてパッシベーション膜である保護膜２ｇによって覆われている。また、保護膜２ｇ上には、第１絶縁膜２ｈが積層して形成されており、この第１絶縁膜２ｈ上に再配線２ｅが積み上げられて配置されている。さらに、再配線２ｅの上層には、半田バンプ３との接続部である第１電極パッド２ｓ（Ａｕ膜２ｎ）を除いた状態で第２絶縁膜２ｉが積層されている。

なお、保護膜２ｇは、例えば、ＳｉＮ系の絶縁膜から成り、また第１絶縁膜２ｈおよび第２絶縁膜２ｉは、例えば、ポリイミドなどから成る。

次に、本実施の形態のＷＰＰ（半導体装置）５の製造方法について説明する。

図３は図１に示す半導体装置の組み立ての再配線形成までの製造フローと、チップ領域における第１アルミ電極パッド上の構造の一例を示す部分断面図、図４は図１に示す半導体装置の組み立ての再配線形成までの製造フローと、ダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分断面図である。また、図５は図１に示す半導体装置の組み立てのダイシングまでの製造フローと、チップ領域における第１アルミ電極パッド上の構造の一例を示す部分断面図、図６は図１に示す半導体装置の組み立てのダイシングまでの製造フローと、ダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分断面図、図７は図１に示す半導体装置の組み立てで用いられる半導体ウェハの構造の一例を示す平面図である。さらに、図８は図１に示す半導体装置の組み立ての再配線形成後のダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分平面図と部分断面図、図９は図１に示す半導体装置の組み立ての電気的特性検査時のダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分断面図、図１０は図１に示す半導体装置の組み立てのダイシング工程でのレーザー照射時のダイシング領域における第２アルミ電極パッド上の構造の一例を示す部分断面図である。また、図１１は図１に示す半導体装置の組み立てのダイシング工程におけるレーザー照射条件の一例を示す断面図、図１２は図１に示す半導体装置の組み立てのダイシング工程におけるレーザー照射時の加工形状の一例を示す断面図、図１３は図１に示す半導体装置の組み立てのダイシング工程におけるレーザー照射後のダイシング領域の構造の一例を示す部分断面図である。さらに、図１４は図１に示す半導体装置の組み立てのダイシング工程における第１ブレード使用時の切断状態の一例を示す部分断面図、図１５は図１に示す半導体装置の組み立てのダイシング工程における第２ブレード使用時の切断状態の一例を示す部分断面図である。

まず、主面１ａとその反対側の裏面１ｂ（図８参照）を有するとともに、主面１ａに複数のチップ領域１ｄと、そのチップ領域１ｄを区画形成するダイシング領域（スクライブ領域ともいう）１ｃとが形成された図７に示す半導体ウェハ１を準備する。

その後、図３及び図４のステップＳ１に示すアルミ電極パッド形成を行う。その際、図２及び図３に示すようにシリコン基板２ｋの絶縁層２ｆにおける複数のチップ領域１ｄそれぞれの主面２ｂ上に複数の第１アルミ電極パッド２ａを形成する。

一方、図４及び図８に示すようにシリコン基板２ｋの絶縁層２ｆにおけるダイシング領域１ｃ上に第２アルミ電極パッド９ａを形成する。第１アルミ電極パッド２ａ及び第２アルミ電極パッド９ａは、共にアルミニウム合金から成る電極パッドであり、厚さは、両者とも、例えば、１〜２μｍ程度である。第１アルミ電極パッド２ａ及び第２アルミ電極パッド９ａのうち、第２アルミ電極パッド９ａはテスト用の電極パッドである。

その後、図３及び図４のステップＳ２に示すパッシベーション膜デポを行う。ここでは、それぞれのチップ領域１ｄにおいて、図３に示すように第１アルミ電極パッド２ａを覆うようにパッシベーション膜である保護膜２ｇを堆積する。なお、保護膜２ｇは、例えば、ＳｉＮ系の絶縁膜から成る。

また、チップ領域１ｄでのパッシベーション膜デポと一緒にダイシング領域１ｃにおいても、図４に示すように第２アルミ電極パッド９ａを覆うようにパッシベーション膜である保護膜２ｇを堆積する。

その後、図３及び図４のステップＳ３に示すパッド開口を行う。ここでは、それぞれのチップ領域１ｄにおいて、図３に示すように保護膜２ｇ上にレジスト膜２ｒを形成し、その後、第１アルミ電極パッド２ａ上の保護膜２ｇ上のレジスト膜２ｒを除去する。さらに、レジスト膜２ｒをマスクとしてフォトエッチングを行って、第１アルミ電極パッド２ａ上の絶縁層２ｆを除去し、これによって、第１アルミ電極パッド２ａを露出させ、さらにレジスト膜２ｒを除去する。

また、チップ領域１ｄでのパッド開口と一緒にダイシング領域１ｃにおいても、図４に示すように保護膜２ｇ上にレジスト膜２ｒを形成し、その後、第２アルミ電極パッド９ａ上の保護膜２ｇ上のレジスト膜２ｒを除去する。さらに、レジスト膜２ｒをマスクとしてフォトエッチングを行って、第２アルミ電極パッド９ａ上の絶縁層２ｆを除去し、これによって、第２アルミ電極パッド９ａを露出させ、さらにレジスト膜２ｒを除去する。

その後、図３及び図４のステップＳ４に示すポリイミド膜デポ＋リソ（リソグラフィ）を行う。その際、まず、それぞれのチップ領域１ｄにおいて、図３に示すように保護膜２ｇ上にポリイミド等から成る第１絶縁膜２ｈを形成し、その後、第１アルミ電極パッド２ａ上の第１絶縁膜２ｈをフォトエッチングによって除去して第１アルミ電極パッド２ａを露出させる。この時、第１アルミ電極パッド２ａの周囲の保護膜２ｇ上には第１絶縁膜２ｈが堆積されている。

また、チップ領域１ｄでのポリイミド膜デポ＋リソ（リソグラフィ）と一緒にダイシング領域１ｃにおいても、図４に示すように保護膜２ｇ上にポリイミド等から成る第１絶縁膜２ｈを形成し、その後、第２アルミ電極パッド９ａ上の第１絶縁膜２ｈをフォトエッチングによって除去して第２アルミ電極パッド９ａを露出させる。この時、第２アルミ電極パッド９ａの周囲の保護膜２ｇ上には第１絶縁膜２ｈが堆積されている。

その後、図３及び図４のステップＳ５に示すシード層スパッタを行う。ここでは、図３に示すように、それぞれのチップ領域１ｄにおいて、スパッタによってシード層２ｍを第１アルミ電極パッド２ａ上及び第１絶縁膜２ｈ上に形成する。シード層２ｍは、例えば、Ｃｕ／Ｔｉ／ＴｉＮ／Ｔｉから成り、厚さは、例えば、６０ｎｍ程度である。

また、チップ領域１ｄでのシード層スパッタと一緒にダイシング領域１ｃにおいて、図４に示すように、スパッタによってシード層２ｍを第２アルミ電極パッド９ａ上及び第１絶縁膜２ｈ上に形成する。

その後、図３及び図４のステップＳ６に示す再配線（Ｎｉ／Ｃｕ）形成を行う。ここでは、図３に示すように、それぞれのチップ領域１ｄにおいて、まず、シード層２ｍ上にＣｕ層２ｑを形成し、さらにＣｕ層２ｑ上にＮｉ層２ｐを形成する。すなわち、シード層２ｍ上にＣｕ層２ｑとＮｉ層２ｐを形成してシード層２ｍとＣｕ層２ｑとＮｉ層２ｐから成る第１引き出し配線である再配線２ｅを第１アルミ電極パッド２ａ上に形成する。なお、Ｃｕ層２ｑの厚さは、例えば、５７００ｎｍ程度であり、Ｎｉ層２ｐの厚さは、例えば、２７００ｎｍ程度である。

したがって、再配線（第１引き出し配線）２ｅの厚さは、例えば、９〜１０μｍ（９０００〜１００００ｎｍ）である。

また、チップ領域１ｄでの再配線（Ｎｉ／Ｃｕ）形成と一緒にダイシング領域１ｃにおいても、図４に示すように、シード層２ｍ上にＣｕ層２ｑを形成し、さらにＣｕ層２ｑ上にＮｉ層２ｐを形成する。すなわち、シード層２ｍ上にＣｕ層２ｑとＮｉ層２ｐを形成してシード層２ｍとＣｕ層２ｑとＮｉ層２ｐから成る第２引き出し配線である再配線９ｅを第２アルミ電極パッド９ａ上に形成する。第２アルミ電極パッド９ａ上の再配線９ｅについても、その厚さは、例えば、９〜１０μｍ（９０００〜１００００ｎｍ）である。

その後、図５及び図６のステップＳ７に示すポリイミド膜デポ＋リソ（リソグラフィ）を行う。その際、まず、それぞれのチップ領域１ｄにおいて、図５に示すようにＮｉ層２ｐ上にポリイミド等から成る第２絶縁膜２ｉを形成し、その後、Ｎｉ層２ｐ上の一部（第１電極パッド２ｓ）の第２絶縁膜２ｉをフォトエッチングによって除去して第１電極パッド２ｓとなるＮｉ層２ｐを露出させる。この時、再配線２ｅの周囲の第１絶縁膜２ｈ上には第２絶縁膜２ｉが堆積されている。

また、チップ領域１ｄでのポリイミド膜デポ＋リソ（リソグラフィ）と一緒にダイシング領域１ｃにおいても、図６に示すようにＮｉ層２ｐ上にポリイミド等から成る第２絶縁膜２ｉを形成し、その後、Ｎｉ層２ｐ上の一部（第２電極パッド）の第２絶縁膜２ｉをフォトエッチングによって除去して第２電極パッドとなるＮｉ層２ｐを露出させる。この時、露出したＮｉ層２ｐの周囲には第２絶縁膜２ｉが堆積されている。

その後、図５及び図６のステップＳ８に示すＡｕメッキ形成を行う。その際、まず、それぞれのチップ領域１ｄにおいて、図５に示すように第２絶縁膜２ｉが開口されてそこから露出したＮｉ層２ｐ上にＡｕ膜２ｎをメッキによって形成し、Ａｕ膜２ｎから成る第１電極パッド２ｓを形成する。なお、Ａｕ膜２ｎは、その厚さが、例えば、８０ｎｍである。

これにより、それぞれのチップ領域１ｄにおいて、複数の第１アルミ電極パッド２ａそれぞれが、再配線２ｅによって引き出されて複数の第１電極パッド２ｓとして表面に配置された状態となる。言い換えると、複数の第１アルミ電極パッド２ａと複数の第１電極パッド２ｓとがそれぞれ再配線２ｅによって電気的に接続された状態となる。さらに、別の表現をすると、第１アルミ電極パッド２ａ上に、第１アルミ電極パッド２ａと電気的に接続される再配線２ｅと、再配線２ｅに電気的に接続され、かつ表面に露出する第１電極パッド２ｓとを有する金属膜２ｔが形成されたことになる。この金属膜２ｔは、第１アルミ電極パッド２ａよりその厚さが遥かに厚い。

また、チップ領域１ｄでのＡｕメッキ形成と一緒にダイシング領域１ｃにおいても、図６に示すように、第２絶縁膜２ｉが開口されてそこから露出したＮｉ層２ｐ上にＡｕ膜２ｎをメッキによって形成し、Ａｕ膜２ｎから成る第２電極パッドであるテスト用電極パッド９ｓを形成する。なお、テスト用電極パッド９ｓのＡｕ膜２ｎも、その厚さは、例えば、８０ｎｍである。

これにより、ダイシング領域１ｃにおいても、複数の第２アルミ電極パッド９ａそれぞれが、再配線９ｅによって引き出されて複数のテスト用電極パッド９ｓとして表面に配置された状態となる。言い換えると、複数の第２アルミ電極パッド９ａと複数のテスト用電極パッド９ｓとがそれぞれ再配線９ｅによって電気的に接続された状態となる。

さらに、別の表現をすると、第２アルミ電極パッド９ａ上に、第２アルミ電極パッド９ａと電気的に接続される再配線９ｅと、再配線９ｅに電気的に接続され、かつ表面に露出するテスト用電極パッド９ｓとを有する金属膜９ｔが形成されたことになる。この金属膜９ｔは、第２アルミ電極パッド９ａよりその厚さが遥かに厚い。これにより、ダイシング領域１ｃにおける第２アルミ電極パッド９ａ上に、この第２アルミ電極パッド９ａと電気的に接続され、かつ第１アルミ電極パッド２ａより遥かに厚い金属膜９ｔが形成されたことになる。

なお、図８は、ダイシング領域１ｃに形成された再配線９ｅによって引き出されて形成されたテスト用電極パッド９ｓの構造と大きさの一例を示すものであり、第２アルミ電極パッド９ａの開口部の一辺の長さ（Ｌ）は、Ｌ＝約２５μｍであるのに対し、表面のテスト用電極パッド９ｓの一辺の長さ（Ｍ）は、Ｍ＝約４０μｍである。ただし、これら電極パッドの大きさは、これらの数値に限定されないことは言うまでもない。

以上のように本実施の形態の半導体装置の組み立てでは、図３〜図６のステップＳ１（アルミ電極パッド形成）〜ステップＳ８（Ａｕメッキ形成）に示す工程において、チップ領域１ｄの第１アルミ電極パッド２ａ上と、ダイシング領域１ｃの第２アルミ電極パッド９ａ上とに、それぞれ金属膜２ｔ，９ｔを同層で形成して各電極パッドにそれぞれ電気的に接続させている。

その後、図５及び図６に示すステップＳ９の電気的特性検査及びステップＳ１０のＰ検測定を行う。ここでは、図９に示すように、ダイシング領域１ｃに形成されたテスト用電極パッド９ｓに、テスト用基板４ｂとプローブ針４ａから成るプローバ４のプローブ針４ａを接触させて、この状態で半導体ウェハ１の電気的特性検査やプローブ検査を行う。すなわち、ＷＰＰ配線（再配線２ｅ，９ｅ）形成後に、電気的特性検査やプローブ検査を行う。ここでは、例えば、ＷＰＰ配線抵抗、アルミ電極パッド−ＷＰＰ配線接触抵抗、Ｏｐｅｎ−Ｓｈｏｒｔチェック等を行う。

その後、図５及び図６に示すステップＳ１１の半田バンプ形成を行う。ここでは、図５に示すように、各チップ領域１ｄのそれぞれの第１電極パッド２ｓに半田バンプ３を接合する。

その後、図５及び図６に示すステップＳ１２のＢＧ（裏面研磨）を行う。ここでは、半導体ウェハ１の裏面１ｂ（図８参照）を研磨して半導体ウェハ１の薄型化を図る。

その後、図５及び図６に示すステップＳ１３のダイシングを行って個片化する。ここでは、まず、図７に示すダイシング領域１ｃに沿って図１０に示すようにレーザー６を照射し、その後、図１４及び図１５に示すようにダイシング用のブレードを用いてダイシング領域１ｃに沿って切削を行い、これによって、チップ領域単位に個片化する。

すなわち、本実施の形態の半導体装置の組み立てにおけるダイシング工程では、ダイシング領域１ｃ上に厚さの厚い（例えば、厚さ１０μｍ前後）再配線９ｅ（メタル層）が形成されているため、レーザーダイシングとブレードダイシングの両者を行うダイシング方法を採用することで、ブレードを損傷させることなく、かつ配線剥がれ等を発生させることなくダイシングを行うことを可能にしている。

まず、図７に示すダイシング領域１ｃに沿って図１０に示すようにレーザー６を照射してレーザーダイシングを行う。この時、本実施の形態のレーザーダイシングでは、図１１及び図１２に示すように、ダイシング領域１ｃの幅方向８の端部からレーザー６を照射し、その後、幅方向８の中央部に照射する。

例えば、図１１中、ダイシング領域１ｃの幅方向８において、向かって左側の端部を１番目の照射（１ｓｔ）、右側の端部を２番目の照射（２ｎｄ）、中央部左寄りを３番目の照射（３ｒｄ）、中央部右寄りを４番目の照射（４ｔｈ）、中央部を５番目の照射（５ｔｈ）としてレーザー照射を行う。

さらに、例えば、レーザー６の５本中４本（１ｓｔ、２ｎｄ、３ｒｄ、４ｔｈ）の焦点位置は、加工表面となるシリコン面（半導体ウェハ１の主面１ａ）に設定する。残りの１本は、中央部（５ｔｈ）において、焦点を加工面からＰ（例えば、０．２ｍｍ）だけ上方にずらすことでスポット径６ａを広くしているが、その反面、加工エネルギー密度が低下し、レーザー外側でのエネルギー不足からメタル膜剥がれ等の欠点が生じるため、３ｒｄ照射及び４ｔｈ照射を高出力条件を維持して行ってシリコン面で加工することでメタル膜剥がれ等を防いでいる。つまり、５ｔｈ照射では、焦点位置をシリコン面より上方に設定するとともに、スポット径６ａを広めの条件とすることで、荒れた両サイドをならしつつ、残った真中（中央部）を加工している。

また、１ｓｔ照射及び２ｎｄ照射（幅方向８の端部の照射）は、３ｒｄ照射以降の粗い加工に対するメタル膜の剥がれ防止の役割があるため、３ｒｄ照射〜５ｔｈ照射に比べて低出力で行う。ダイシング領域１ｃの幅方向８において、端部からレーザー６を照射し、その後、中央部に照射することでメタル膜の剥がれを防止することができる。

以上の１ｓｔ〜５ｔｈ照射による加工イメージを、図１２に示す。図１２では、横軸はダイシング領域１ｃの幅方向８でのレーザー照射位置とその加工幅、縦軸はレーザーエネルギーの大きさを示している。

また、図１３は、レーザー照射後のダイシング領域１ｃの断面形状の一例を示すものであり、３ｒｄ照射と４ｔｈ照射による溝が明確に表れているが、中央部の５ｔｈ照射で溶けた溝はその後埋め戻された状態となっている（Ｑ部）。これは、厚さ約１０μｍのメタル層（第２アルミ電極パッド９ａ＋再配線９ｅ＋テスト用電極パッド９ｓ）がそのまま溶けて埋まるわけではなく、一旦完全に溶けて前記メタル層は無くなった後、シリコンとの化合物２ｕとなって埋まった状態となっている。したがって、図１３のＱ部は、体積的には約１０μｍ厚の前記メタル層に比べて遥かに少なく、ブレードダイシングでシリコンを切断するのに近い状態となっている。

ダイシング領域１ｃに沿ったレーザー６の照射終了後、ブレードダイシングを行う。ここでは、図１４に示すように、先に幅の広い第１ブレード７ａをダイシング領域１ｃに通し、その後、第１ブレード７ａより幅の狭い図１５に示す第２ブレード７ｂをダイシング領域１ｃに通して切削を行う。

すなわち、レーザー照射によって溶かしたダイシング領域１ｃ上のメタル層（第２アルミ電極パッド９ａ＋再配線９ｅ＋テスト用電極パッド９ｓ）を、図１４に示すように幅広の第１ブレード７ａによって除去し、その後、図１５に示すように、幅狭の第２ブレード７ｂによって残ったダイシング領域１ｃのシリコンを除去して個片化を完了する。

このように先に幅の広い第１ブレード７ａをダイシング領域１ｃに通し、その後、幅の狭い第２ブレード７ｂをダイシング領域１ｃに通して切削を行うことで、ダイシング領域１ｃ上に前記メタル層を残すことなくきれいに切断を行うことができる。

本実施の形態の半導体装置の製造方法によれば、再配線形成後のダイシング工程で、レーザーダイシングとブレードダイシングを行うことで、ダイシング領域１ｃ上に形成された厚いメタル層（約１０μｍ）であっても前記メタル層を残すことなくきれいに切断を行うことができるようになったため、再配線形成後にもダイシング領域１ｃ上に配置されたテスト用電極パッド９ｓを用いて半導体ウェハ１や再配線等の電気的特性検査を行うことができる。

また、再配線形成後の電気的特性検査が可能となったため、ウェハテスト後に電気的特性検査のウェハ全面測定等を実施することで、不良カテゴリと電気特性の相関解析をスムーズに実施でき、歩留への早期フィードバックを行うことが可能となる。

さらに、再配線形成後の電気的特性検査が可能となったため、再配線２ｅそのものの電気的特性（抵抗、Open-Shortチェック等）の測定が可能となり、再配線形成工程での不具合有無を電気的特性検査にて確認することができる。その結果、再配線２ｅそのものの電気的特性を十分に管理することができる。

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、ダイシング領域１ｃ上に再配線等の厚い金属膜９ｔまたはメタル層（例えば、厚さ約１０μｍ程度）が形成されている場合を説明したが、ダイシング領域１ｃ上に形成される前記メタル層は、再配線等に限定されるものではなく、厚い接続孔等であってもよい。

本発明は、ダイシングが行われて組み立てられる電子装置に好適である。

１ 半導体ウェハ
１ａ 主面
１ｂ 裏面
１ｃ ダイシング領域
１ｄ チップ領域
２ 半導体チップ
２ａ 第１アルミ電極パッド
２ｂ 主面
２ｅ 再配線（第１引き出し配線）
２ｆ 絶縁層
２ｇ 保護膜
２ｈ 第１絶縁膜
２ｉ 第２絶縁膜
２ｋ シリコン基板
２ｍ シード層
２ｎ Ａｕ膜
２ｐ Ｎｉ層
２ｑ Ｃｕ層
２ｒ レジスト膜
２ｓ 第１電極パッド
２ｔ 金属膜
２ｕ 化合物
３ 半田バンプ
４ プローバ
４ａ プローブ針（測定端子）
４ｂ テスト用基板
５ ウェハプロセスパッケージ（半導体装置）
６ レーザー
６ａ スポット径
７ａ 第１ブレード
７ｂ 第２ブレード
８ 幅方向
９ａ 第２アルミ電極パッド
９ｅ 再配線（第２引き出し配線）
９ｓ テスト用電極パッド（第２電極パッド）
９ｔ 金属膜

Claims (13)

1. （ａ）主面とその反対側の裏面を有し、前記主面に複数のチップ領域と前記チップ領域を区画形成するダイシング領域とが形成され、前記複数のチップ領域それぞれに複数の第１アルミ電極パッドが形成され、前記ダイシング領域に第２アルミ電極パッドが形成された半導体ウェハを準備する工程と、
   （ｂ）前記第２アルミ電極パッド上に前記第２アルミ電極パッドと電気的に接続され、かつ前記第１アルミ電極パッドより厚い金属膜を形成する工程と、
   （ｃ）前記ダイシング領域にレーザーを照射し、その後、ダイシング用のブレードを用
   いて前記ダイシング領域に沿って切削を行って前記チップ領域単位に個片化する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、前記金属膜は、前記第２アルミ電極パッドと電気的に接続される第２引き出し配線と、前記第２引き出し配線に電気的に接続され、かつ表面に露出する第２電極パッドとを有することを特徴とする半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法において、前記（ｂ）工程では、前記第２アルミ電極パッド上に前記金属膜を形成するとともに、前記第１アルミ電極パッド上にも前記金属膜と同様の金属膜を同層で前記第１アルミ電極パッドに電気的に接続させて形成することを特徴とする半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法において、前記第２引き出し配線と同層で形成された第１引き出し配線を介して前記第１アルミ電極パッドと電気的に接続された第１電極パッドと、前記第２引き出し配線を介して前記第２アルミ電極パッドと電気的に接続された前記第２電極パッドは、それぞれＡｕ膜によって形成されていることを特徴とする半導体装置の製造方法。
5. 請求項４記載の半導体装置の製造方法において、前記（ｂ）工程の後、前記第２電極パッドに測定端子を接触させて前記半導体ウェハの電気的特性検査を行うことを特徴とする半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法において、前記第１及び第２引き出し配線は、シード層と、前記シード層上に形成されたＣｕ層と、前記Ｃｕ層上に形成されたＮｉ層とから成ることを特徴とする半導体装置の製造方法。
7. 請求項６記載の半導体装置の製造方法において、前記第１引き出し配線は、前記複数の第１アルミ電極パッドのパッドピッチと、複数の前記第１電極パッドのパッドピッチを変換する配線であることを特徴とする半導体装置の製造方法。
8. 請求項７記載の半導体装置の製造方法において、前記（ｃ）工程における前記レーザーの照射では、前記ダイシング領域の幅方向の端部から前記レーザーを照射し、その後、前記幅方向の中央部に照射することを特徴とする半導体装置の製造方法。
9. 請求項８記載の半導体装置の製造方法において、前記（ｃ）工程における前記ブレードを用いたダイシングでは、先に幅の広い第１ブレードを前記ダイシング領域に通し、その後、前記第１ブレードより幅の狭い第２ブレードを前記ダイシング領域に通して切削を行うことを特徴とする半導体装置の製造方法。
10. （ａ）主面とその反対側の裏面を有し、前記主面に複数のチップ領域と前記チップ領域を区画形成するダイシング領域とが形成され、前記複数のチップ領域それぞれに複数の第１アルミ電極パッドが形成され、前記ダイシング領域に第２アルミ電極パッドが形成された半導体ウェハを準備する工程と、
    （ｂ）前記第１アルミ電極パッド上と前記第２アルミ電極パッド上とに、それぞれ引き出し配線を含むとともに前記第１アルミ電極パッドより厚い金属膜を同層で各電極パッドにそれぞれ電気的に接続させて形成する工程と、
    （ｃ）前記ダイシング領域にレーザーを照射し、その後、ダイシング用のブレードを用
    いて前記ダイシング領域に沿って切削を行って前記チップ領域単位に個片化する工程と、
    を有することを特徴とする半導体装置の製造方法。
11. 請求項１０記載の半導体装置の製造方法において、前記（ｂ）工程の後、前記引き出し配線のうち前記ダイシング領域に形成された第２引き出し配線を介して前記第２アルミ電極パッドと電気的に接続された第２電極パッドに測定端子を接触させて、前記半導体ウェハの電気的特性検査を行うことを特徴とする半導体装置の製造方法。
12. 請求項１１記載の半導体装置の製造方法において、前記（ｃ）工程における前記レーザーの照射では、前記ダイシング領域の幅方向の端部から前記レーザーを照射し、その後、前記幅方向の中央部に照射することを特徴とする半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、前記（ｃ）工程における前記ブレードを用いたダイシングでは、先に幅の広い第１ブレードを前記ダイシング領域に通し、その後、前記第１ブレードより幅の狭い第２ブレードを前記ダイシング領域に通して切削を行うことを特徴とする半導体装置の製造方法。

Images