JP2002090422A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002090422A
JP2002090422A JP2000278703A JP2000278703A JP2002090422A JP 2002090422 A JP2002090422 A JP 2002090422A JP 2000278703 A JP2000278703 A JP 2000278703A JP 2000278703 A JP2000278703 A JP 2000278703A JP 2002090422 A JP2002090422 A JP 2002090422A
Authority
JP
Japan
Prior art keywords
pad
test
bump
semiconductor device
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000278703A
Other languages
English (en)
Inventor
Yuriko Ogawa
由里子 小川
Kazuto Hayasaka
一人 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000278703A priority Critical patent/JP2002090422A/ja
Publication of JP2002090422A publication Critical patent/JP2002090422A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】バンプ接続用パッドを有する半導体装置の製造
に際して、バンプ接続部の信頼性の低下を防止するとと
もに、フリップチップ接続時の信頼性の低下を防止する
ことができ、ダイソートテストを容易かつ簡便に行う。 【解決手段】半導体素子が形成された半導体チップ上に
主としてアルミニウムにより形成され、パッケージ基板
に接続するためのバンプ7 が接続された複数のバンプ接
続用パッド21、および、これらに各対応して連なり、ウ
エハ状態で電気的測定評価を行うために設けられたテス
ト用パッド22とを具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ接
続用バンプ電極を有する半導体装置およびその製造方法
に係り、特にウエハ状態でのテスト（ダイソートテスト
など）に際して使用されるテスト用パッドを有する半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路の製造工程では、一般
に、ウエハ製造プロセス終了後にダイソートテストによ
って良品を選別し、不良品をマークし、その後、良品チ
ップをパッケージに収納して最終製品の形態にアセンブ
リする。また、上記製造工程においては、ダイソートテ
スト時以外にも、ウエハの集積回路チップ領域上のボン
ディングパッドにテスターのプローブカードの針を接触
させる場合がある。その一例としては、ダイソートテス
トを行う前に、電源パッド以外の特定のボンディングパ
ッドにプローブカードの針を接触させて電圧を印加し、
特定の内部回路（例えばメモリセルのゲート、ワード
線）に電圧ストレスを印加することにより不良のスクリ
ーニングを行う場合が考えられる。
【０００３】しかし、集積回路チップをパッケージへ収
納する前のウエハ状態でボンディングパッドにプローブ
カードの針が接触した回数が多くなると、ワイヤーボン
ディングの歩留り、ひいてはアセンブリの歩留りが悪く
なる。
【０００４】上記問題点を解決するために、本願出願人
は、ウエハ状態でプローブカードを用いてバーンインを
実施する場合に、アセンブリに使用されるボンディング
パッドに対する針の接触回数が従来よりも多くならない
で済み、アセンブリの歩留りを向上させることが可能に
なる半導体装置及びその製造方法（特開平4-7853、特許
第2531827 号）を提案した。
【０００５】上記提案に係る半導体装置は、電源以外の
任意の信号端子について複数個のボンディングパッドが
設けられていることを特徴とする。複数個のボンディン
グパッドのうちの少なくとも１個は、ウエハ製造プロセ
ス終了後からアセンブリまでの間にプローブカードを用
いて電気的測定評価を行うテストに際して使用し、アセ
ンブリ時には使用しないようにすることが可能になる。
これにより、アセンブリ時に使用されるボンディングパ
ッドに対するプローブカード針の接触回数が従来よりも
多くならないで済み、アセンブリの歩留りを向上させる
ことが可能になる。
【０００６】一方、半導体装置の応用製品の小型化に伴
って、フリップチップ接続用バンプを有する半導体装置
が多く使用されており、従来はウエハ状態でバンプ電極
が形成されている。これにより、ウエハ状態でのテスト
に際してバンプ電極にプローブカードの針を接触させる
ことによる固有の問題が発生している。
【０００７】以下、従来のフリップチップ接続用バンプ
を有する半導体装置の製造に際して発生する固有の問題
について詳述する。なお、ここでは、このような半導体
装置の製造方法およびチップ組立方法については説明を
省略する。
【０００８】図９（ａ）および（ｂ）は、従来のフリッ
プチップ接続用バンプ電極を有する半導体装置のウエハ
状態での一部（あるチップ領域の基板上に形成されたバ
ンプ電極の１個分およびその周辺部）を示す断面図およ
び上面図である。
【０００９】ウエハ基板のチップ領域には、半導体素子
（図示せず）およびチップ接続用パッド2 が形成されて
いる。そして、全面にパッシベーション膜3 およびポリ
イミド膜4が形成され、チップ接続用パッド2 上にバリ
アメタル5 を介して半田バンプ7 が形成されている。
【００１０】次に、上記したようなバンプ電極を有する
半導体装置のウエハ状態における従来のダイソートテス
ト方法について述べる。
【００１１】チップ接続用パッド2 上に半田バンプ7 を
形成した後、バンプにプローブカードの針を直接コンタ
クトさせてダイソートテストを行う。この際、工程の流
れとしては、ワイヤーボンディングによる組立方法を用
いる半導体装置と同様に、（シリコン）ウエハに素子を
形成後、ダイソートテストを行う方が容易であるが、テ
スト後に半田バンプ7 を形成すると、チップ接続用パッ
ド2 にプローブカードの針痕が生じるので、バンプ7 と
フリップチップ接続用のパッケージ基板（図示せず）の
接続が弱くなるので、信頼性上好ましくない。
【００１２】このようなバンプ7 を有する半導体装置の
ダイソートテストでは、一般的なワイヤーボンディング
用のボンディングパッドを有する半導体装置のダイソー
トテストで使用するような針先が尖っているプローブカ
ードではなく、特に針先が平らなプローブカード、例え
ばコブラカード（Wentworth 社製またはV-Tech社製、針
先端径4 または5mil）を使用する。この理由は、バンプ
7 を有する半導体装置のダイソートテスト後に、図１０
（ａ）に示すように、バンプ表面が平らに押し潰された
形状がフリップチップ接続を行う際に理想的であるから
である。
【００１３】また、バンプ7 を有する半導体装置の従来
のダイソートテストは、オーバードライブ量120 〜140
μｍ、ウエハの各チップ領域について連続的に針をバン
プにコンタクトさせて行い、通常、室温で2 回と高温
（85℃）で2 回行う。なお、バンプ形成時のバンプ高さ
は100 μｍ（ばらつき±15μｍ）程度であり、ダイソー
トテスト後のバンプ高さは70〜85μｍとなる。
【００１４】しかし、上記したようなダイソートテスト
に際して、半田バンプ7 にコンタクトを繰り返し行って
いると、半田は柔らかい金属であるので、針に半田が僅
かずつ付着する。付着した半田は空気中で酸化し、次に
コンタクトするバンプに異物として半田酸化物が付着す
る。針に付着した半田酸化物を取り除くために、500チ
ップ領域のダイソートテスト毎に、針をクリーニングシ
ート（住友3M社製＃8000）に1200回コンタクトさせるこ
とにより、クリーニングを行う。
【００１５】次に、上述した従来のダイソートテストの
問題点について述べる。
【００１６】（１）プローブカードの針のクリーニング
を行うために、クリーニングシートヘ1200回ものコンタ
クトを行っているが、針に付着した半田酸化物を完全に
取り除くのは困難である。そのため、図１０（ｂ）に示
すように、バンプ7 に半円酸化物8 が付着し、バンプ7
の半田濡れ性が悪化する。
【００１７】（２）針に付着した半田酸化物により、図
１０（ａ）に示したようにバンプ7の表面が平らに押し
潰されない場合には、図１０（ｃ）に示すように、バン
プ7の表面に窪みが生じてボイドとなる。このようにバ
ンプ表面が平坦でないと、バンプ7 とパッケージ基板の
接合部のシェア強度やプル強度が十分でないため、接続
の信頼性が悪化し、接合部で剥がれを生じるという問題
がある。
【００１８】（３）ダイソートテストを行う際には、50
0 チップコンタクト毎に1200回ものクリーニングのコン
タクトを行うので、ダイソートテスト処理に時間がかか
る。さらに、ダイソートテストで一般に行われているよ
うに針をアルミパッドにコンタクトする場合では殆ど認
められない針先の欠けが生じており、図１０（ｄ）に示
すように、バンプ7 上に針先の破片9 が残るおそれがあ
る。
【００１９】（４）先に述べたように、フリップチップ
接続による組立では、バンプ表面の状態が、図１０
（ａ）に示したような理想的な平坦潰れの状態でなく、
図１０（ｂ）、（ｃ）に示したように窪み（ボイド）が
生じた状態では、接続の信頼性に問題が生じる。したが
って、バンプ7 の表面の形状が非常に重要であり、ま
た、バンプ7 の高さも重要である。
【００２０】即ち、フリップチップ接続では、チップと
パッケージ基板の熱膨張係数の差により熱ストレスが接
合部にかかるので、一般に熱ストレスを吸収するために
は接合部の半田高さが50μｍ以上であることが好まし
い。また、バンプ表面の潰れ方が激しいと、組立の際、
チップを浮かせて半田をリフローさせるなどの複雑な方
法を用いる必要がある。
【００２１】また、従来のフリップチップ接続用半田バ
ンプを有する半導体装置の製造方法では、バンプ形成時
のバンプ高さは100 μｍ程度であり、ダイソートテスト
後のバンプ高さは70〜85μｍ程度であるが、テスト回数
が多い場合や、バンプ形成時のばらつき（±15μｍ）に
よってプローブカードの作り方によっては特定の針でバ
ンプの潰れ方が激しくなることを考慮すると、バンプ表
面の潰れ量やそのばらつきが、図１０（ｅ）に示すよう
に大きくなる可能性もあり、この場合には接合部の信頼
性または組立上の問題が発生する。
【００２２】
【発明が解決しようとする課題】上記したように従来の
フリップチップ接続用半田バンプを有する半導体装置
は、ウエハ状態で半田バンプ形成後にダイソートテスト
を行う際、プローブカードの針をバンプに直接コンタク
トさせるので、ウエハの各チップ領域に対して連続的に
繰り返してコンタクトすると、針に付着した半田はクリ
ーニングを行っても完全に除去できず、半田酸化物がバ
ンプに付着し、バンプの半田濡れ性が悪化し、バンプ接
合部のシェア強度やプル強度が低下し、信頼性に問題が
生じるだけでなく、パッケージ基板に対するフリップチ
ップ接続による組立も困難になるという問題があった。
【００２３】本発明は上記の問題点を解決するためにな
されたもので、バンプ接続用パッドを有する半導体装置
の製造に際して、バンプ接続部の信頼性の低下を防止す
るとともに、フリップチップ接続時の信頼性の低下を防
止することができ、ダイソートテストを容易かつ簡便に
行うことが可能となる半導体装置およびその製造方法を
提供することを目的とする。
【００２４】
【課題を解決するための手段】本発明の第１の半導体装
置は、半導体素子が形成された半導体チップと、前記半
導体チップ上に主としてアルミニウムにより形成され、
パッケージ基板に接続するためのバンプが接続された複
数のバンプ接続用パッド、および、これらに各対応して
連なり、ウエハ状態で電気的測定評価を行うために設け
られたテスト用パッドとを具備することを特徴とする。
【００２５】ここで、前記複数のバンプ接続用パッドお
よびテスト用パッドのうちで少なくとも１組のバンプ接
続用パッドおよびテスト用パッドについては、バンプ接
続用パッドおよびテスト用パッドを連ねるようにフュー
ズ素子を形成しておき、ウエハ状態でのテスト終了後に
切断するようにしてもよい。また、前記複数のバンプ接
続用パッドおよびテスト用パッドをそれぞれ正方形のパ
ターンで形成し、対応するバンプ接続用パッドとテスト
用パッドが平面内で左右および上下方向にずれるように
配置するとともに、それらの各一部同士を直接に隣接さ
せて連ねるように形成してもよい。
【００２６】本発明の第２の半導体装置は、半導体素子
が形成された半導体チップと、前記半導体チップ上に形
成され、パッケージ基板に接続するためのバンプが接続
された複数のバンプ接続用パッドとを具備し、前記バン
プ接続用パッドのパターン形状は、パッド内部にパッド
欠落部を有することを特徴とする。
【００２７】本発明の半導体装置の製造方法は、本発明
の半導体装置の製造に際して、半導体ウエハの各チップ
領域上に、半導体素子を形成した後、主としてアルミニ
ウムを用いた複数のバンプ接続用パッドおよびこれらに
各対応して連なるテスト用パッドを同時に形成する工程
と、ウエハ状態で前記テスト用パッドにテスターのプロ
ーブカードの針をコンタクトさせてダイソートテストを
行う工程と、前記ダイソートテストの後に、前記バンプ
接続用パッド上にパッケージ基板に接続するためのバン
プを接続する工程と、前記半導体ウエハを各チップ領域
毎に分離し、良品と判別された半導体チップをパッケー
ジ基板にフリップチップ接続する工程とを具備すること
を特徴とする。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００２９】＜半導体装置の第１の実施の形態＞図１
（ａ）、（ｂ）は、本発明の第１の実施の形態に係るフ
リップチップ接続用バンプ電極（半田バンプ）を有する
半導体装置のウエハ状態での一部（あるチップ領域に形
成されたバンプ電極の１個分およびその周辺部）を示す
断面図および上面図である。
【００３０】ウエハ基板のチップ領域には、半導体素子
（図示せず）およびパッド配線20が形成される。この場
合、パッド配線20は、バンプ接続用パッド領域21の周辺
に、ウエハ状態でのテストに使用されるテスト用パッド
領域22が設けられており、上記２個のパッド領域21、22
は配線領域23を介して互いに連なっている。なお、上記
パッド配線20は、主としてアルミニウム(Al)を用いて同
時に形成されており、以下、パッド領域をパッドと記
す。そして、バンプ接続用パッド領域21上には、パッシ
ベーション膜3 およびポリイミド膜4 が形成され、チッ
プ接続用パッド21上にバリアメタル5 を介して半田バン
プ7 が形成されている。
【００３１】＜半導体装置の製造方法の第１の実施の形
態＞次に、図１（ａ）、（ｂ）を参照しながら、ウエハ
上の素子形成、ダイソートテスト、半田バンプ形成、チ
ップ組立に分けて半導体装置の製造方法の第１実施例に
ついて説明する。
【００３２】まず、一般的な半導体装置の製造と同様
に、ウエハ上に形成された多層配線素子上の層間絶縁膜
（図示せず）に、パッド配線層として例えば厚さが約2
μｍのAl・Cu層を形成し、レジストパターンニングとエ
ッチングにより加工し、バンプ用パッド21およびこれに
連なるテスト用パッドパッド22を有するようにパッド配
線20を形成する。さらに、配線保護および密着性強化の
ために、パッシベーション膜3 として例えば厚さがそれ
ぞれ約0.5 μｍのSi3 N 4 /SiO2 膜および厚さが約5 μ
ｍのポリイミド膜4 を形成し、パッド孔を開口する。
【００３３】このように、バンプ接続用パッド21とテス
ト用パッド22を同時に形成するので、製造上の工程数は
従来技術によるものと全く同じである。
【００３４】なお、パッド孔底面の周縁部には、パッシ
ベーション膜3 の一部が露呈しており、図１（ｂ）中の
斜線部分はポリイミド膜4 である。
【００３５】次に、テスト用パッドにテスターのプロー
ブカードの針をコンタクトさせ、ダイソートテストを行
う。次に、バンプ接続用パッド上に、パッケージ基板に
接続するためのバンプ7 を接続（形成）する。
【００３６】次に、半導体ウエハを各チップ領域毎に分
離し、良品と判別された半導体チップをパッケージ基板
（図示せず）にフリップチップ接続により実装する。
【００３７】図２は、図１（ａ）、（ｂ）中のバンプ接
続用パッド2a上へバンプを形成する工程のフローの一例
を示す。この工程自体は、従来と同様である。
【００３８】即ち、まず、半導体ウエハ1 上に半田バン
プを形成する時の半田拡散を予防するために、Alパッド
2 上を含むポリイミド膜4 上の全面に、バリアメタル(B
arrier metal) 層5aとして例えば厚さがそれぞれ約0.2/
0.3/5 μｍのTi/Cu/Ni膜をスパッタリング(sputtering)
により形成する。この場合、バリアメタル層5aとして
は、Ti/Cu 、Cr/Cu 等も使用可能である。
【００３９】次に、PEP 工程を用いたレジスト(Photore
sist)6のパターニングおよびエッチングを行い、電解メ
ッキ法により、バンプ接続用パッド21上にSn-Pb 共晶半
田（Sn/Pb=60/40 重量パーセント）7aを形成する。この
場合、半田としては、Sn-Agなど様々な組成のものを使
用可能である。また、バンプ形成方法としては、メッキ
法、蒸着法、印刷法なども使用可能である。そして、レ
ジスト6 を除去後、バリアメタル層5aのうちでバンプ接
続用パッド上以外の部分をエッチング(etching) により
除去し、バンプ接続用パッド21上にバリアメタル7 を残
す。そして、前記半田7aのリフロー(Reflow)を行い、バ
ンプ7 を得た後、検査(inspection)を行う。
【００４０】図３は、図２のウエハ1 から分離されたチ
ップの良品をパッケージ基板にフリップチップ接続によ
り実装する工程のフローの一例を示す。この工程自体
は、従来と同様である。
【００４１】即ち、まず、チップ(chip)30上の半田バン
プ(solder bump)7にフラックス(Flux)31を塗布して半田
酸化膜の除去を行う。そして、チップ30をパッケージ基
板32側のパッドにフエースダウンによりマウント(Moun
t) することにより、チップ30とパッケージ基板32はフ
ラックスにより仮回定される。さらに、半田バンプ7 を
リフローさせることにより、フリップチップ接続が形成
される。その後、超音波洗浄(Ultrasonic cleaning) を
行った後、半田接合部を補強するために、パッケージ基
板32とチップ30の隙間にアンダーフィル(Underfill) 材
として、例えばエポキシ樹脂33を充填し、硬化させる。
この後、必要に応じて、パッケージ基板32にボールアレ
イを形成する。
【００４２】なお、前述した図２中のバンプ形成工程で
は、バンプ接続用パッド21上（バンプと半田バンプとの
間）にバリアメタル5 を形成したが、バリアメタル5 を
形成することなく半田バンプ7 を形成することも可能で
ある。
【００４３】即ち、上記したようなバンプ接続用パッド
21を有する半導体装置の製造に際して、バンプ接続用パ
ッド21の周辺にウエハ状態でのテスト（ダイソートテス
トなど）用のパッド22を別に設けることことにより、バ
ンプ形成前にテストを行っても、バンプ接続用パッド21
の損傷は発生しないので、バンプ接続の信頼性に関する
問題は生じない。
【００４４】また、パッケージ基板32に対するフリップ
チップ接続による組立時に、バンプの7 形状はバンプ形
成時のままであるので、パッケージ基板32の接続の信頼
性の信頼性の低下などのフリップチップ接続上の問題は
発生しなくなる。
【００４５】したがって、半田バンプ7 を用いない従来
の組立方法と同様に、ウエハ1 上の素子形成後に直接に
ダイソートテスト工程に移ることが可能になるので、工
程の流れが簡便となり、ダイソートテストを容易かつ簡
便に行うことが可能となる。当然ながら、従来の方法と
同様にバンプ形成後にダイソートテストを行うことも可
能である。
【００４６】さらに、ダイソートテストに際して、プロ
ーブカードの針はアルミ(Al)を用いたパッド22にコンタ
クトするので、半田酸化物が針に付着することがなく、
針のクリーニングは不要になり、針先の欠けが生じるお
それもない。
【００４７】また、ダイソートテストに際して、プロー
ブカードの針をバンプ7 にコンタクトさせないので、ダ
イソートテスト後のバンプ形状はバンプ形成時のままで
あり、フリップチップ接続を行うには理想的な形状であ
り、フリップチップ接続に際してバンプ7 の半円濡れ性
が悪化することはない。
【００４８】また、ダイソートテスト後のバンプ7 の高
さも、ダイソートテスト回数に関係なく、バンプ形成時
の100 μｍのままであり、バンプ7 の高さのばらつきは
バンプ形成時のばらつきであり、±15μｍと小さく、組
立に十分なバンプ高さを有する。
【００４９】したがって、バンプ7 とパッケージ基板32
の接合部のシェア強度やプル強度は接続の信頼性で問題
にならない程度となり、フリップチップ接続による組立
は容易である。
【００５０】＜半導体装置およびその製造方法の第２の
実施の形態＞前記したように、バンプ接続用パッド21上
にのみバリアメタル5 を残すように形成した場合には、
Alを主成分とするテスト用パッド22がその後のエッチン
グ工程で使用する薬液の種類によって腐食されるおそれ
がある場合には、テスト用パッド22上もバリアメタルに
より保護すればよく、その実施の形態を以下に説明す
る。
【００５１】図４（ａ）、（ｂ）は、第２の実施の形態
に係るフリップチップ接続用バンプ電極（半田バンプ）
を有する半導体装置のウエハ状態での一部（あるチップ
領域に形成されたバンプ電極の１個分およびその周辺
部）を示す断面図および上面図である。
【００５２】図４（ａ）、（ｂ）に示す構造は、図１
（ａ）、（ｂ）を参照して前述した構造と比べて、テス
ト用パッド22上にもバリアメタル5 が形成されている点
が異なり、その他は同じであるので図１（ａ）、（ｂ）
中と同一符号を付している。
【００５３】上記構造を実現するため、前述した第１の
実施の形態のバンプ形成工程と同様にバリアメタル層5a
を形成した後、バンプ接続用パッド21上だけでなく、テ
スト用パッド22上のバリアメタル5 も残すようにエッチ
ングする。
【００５４】この場合でも、テスト時にプローブカード
の針にコンタクトするのはバリアメタル5 であって硬い
金属であるので、第１の実施の形態で前述したと同様
に、針が汚れることによる問題は生じない。
【００５５】ところで、図１（ａ）、（ｂ）および図４
（ａ）、（ｂ）に示した構造は、バンプ接続用パッド21
に連なるようにテスト用パッド22を付加することに伴
い、パッド面積が増加することによる配線容量の増加が
生じる。そこで、パッド面積の増加を可能な限り低減さ
せることにより、配線容量の増加を低減するための複数
の実施の形態を以下に説明する。
【００５６】＜半導体装置およびその製造方法の第３の
実施の形態＞図５（ａ）、（ｂ）は、第３の実施の形態
に係る半導体装置の製造工程の一部について、バンプ接
続用パッドおよびテスト用パッドの１組を代表的に取り
出して示す上面図である。
【００５７】即ち、ウエハ状態において、図５（ａ）に
示すように、１組をなすバンプ接続用パッド51およびテ
スト用パッド52をそれらのパターン幅よりも細い配線パ
ターン53で連ねるように形成し、配線の面積を減らして
いる。そして、バンプ接続用パッド51上にバリアメタル
（図示せず）を形成し、図５（ｂ）に示すように、バン
プ接続用パッド51上に前記バリアメタルを介して半田バ
ンプ7 を形成する。なお、図５（ｂ）中、3 はパッド上
のパッド孔周縁部に露呈しているパッシベーション膜部
分であり、斜線部分はポリイミド膜4 である。
【００５８】＜半導体装置およびその製造方法の第４の
実施の形態＞図６（ａ）、（ｂ）は、第４の実施の形態
に係る半導体装置の製造工程の一部について、バンプ接
続用パッドおよびテスト用パッドの１組を代表的に取り
出して示す上面図である。
【００５９】即ち、ウエハ状態において、図６（ａ）に
示すように、１組をなすバンプ接続用パッド61およびテ
スト用パッド62の各１つのコーナー部を直接に隣接させ
る（つまり、１組のパッド間の配線を省略する）ように
形成し、配線の面積を減らしている。そして、バンプ接
続用パッド61上にバリアメタル（図示せず）を形成し、
図６（ｂ）に示すように、バンプ接続用パッド61上に前
記バリアメタルを介して半田バンプ7 を形成する。な
お、図６（ｂ）中、3 はパッド上のパッド孔周縁部に露
呈しているパッシベーション膜部分であり、斜線部分は
ポリイミド膜4 である。
【００６０】上記したような構造によれば、バンプ接続
用パッド61とテスト用パッド62の配置関係は、水平方向
および垂直方向にずれ、くびれ状態になっているので、
バンプ7 の形成時に半田がバンプ接続用パッド61とテス
ト用パッド62に流れ込まないようになっている。
【００６１】＜半導体装置およびその製造方法の第５の
実施の形態＞一般的な半導体装置では、入力ピンの容量
を5 〜6pF 程度に抑えている。前記各実施の形態のよう
に、テスト用パッドをバンプ接続用パッドに連なるよう
に形成すると、パッドのうちで入力ピンに連なるパッド
として、一辺が例えば100 μｍの正方形のパッドが二つ
（バンプ接続用パッドおよびテスト用パッド）存在する
場合には、入力ピンの容量が6 〜8pF 程度にもなる。こ
の容量の増加を低減するための第５の実施の形態を以下
に説明する。
【００６２】図７（ａ）、（ｂ）は、第５の実施の形態
に係る半導体装置の製造工程の一部について、バンプ接
続用パッドおよびテスト用パッドの１組を代表的に取り
出して示す上面図である。
【００６３】即ち、ウエハ状態において、図７（ａ）に
示すように、例えばアルミニウムを主成分とする１組を
なすバンプ接続用パッド71およびテスト用パッド72をそ
れらのパターン幅よりも細い配線パターン73で連ねるよ
うに形成する。ここで、上記細い配線パターン73は、フ
ューズ素子としての役割を有する。
【００６４】そして、一般的にウエハ状態でのダイソー
トテスト後のリダンダンシ工程で行われるフューズ切断
の際に、前記フューズ素子73を例えばレーザービームに
より溶断する。このように、ダイソートテスト後にテス
ト用パッド72をバンプ接続用パッド71から切り離すこと
により、入力ピンの容量が3 〜4pF 程度に半減させるこ
とが可能になる。
【００６５】この後、バンプ接続用パッド71上にバリア
メタル（図示せず）を形成し、図７（ｂ）に示すよう
に、バンプ接続用パッド71上に前記バリアメタルを介し
て半田バンプ7 を形成する。当然ながら、上記バリアメ
タルおよび半田バンプの形成後に、前記フューズ素子73
の溶断を行うことも可能である。
【００６６】なお、図７（ｂ）中、3 はパッド上のパッ
ド孔周縁部に露呈しているパッシベーション膜部分であ
り、斜線部分はポリイミド膜4 である。
【００６７】なお、前記各実施の形態において、パッド
の形状をさらに小さくするには、パッドを正方形から円
形に変更するようにしてもよい。
【００６８】また、ウエハ状態でのテストの多数個取り
（同時にテストが可能となるチップ領域数を多く取るこ
と）、あるいは、ウエハ上の全チップの一斉テストなど
を考慮すると、顕微鏡の視野に入らないチップでもテス
ト用パッドに対してプローブカード針の接触が簡単かつ
確実に行われるようにすることが望ましい。そのために
は、テスト用パッドをバンプ接続用パッド（入力容量の
規格により、むやみに大きく形成できないことが多い）
よりも大きく形成することも可能である。
【００６９】＜半導体装置およびその製造方法の第６の
実施の形態＞バンプ接続用パッドに連なるテスト用パッ
ドが存在しない従来例で前述したように、ウエハ状態で
のテスト後にバンプ接続用パッド上に半田バンプを形成
する場合には、ウエハ状態でのテスト時にバンプ接続用
パッドに針痕が生じているので、接続信頼性上好ましく
ない。そこで、バンプ接続用パッドに針痕が生じても信
頼性上問題が生じない程度に、バンプ接続用パッドの面
積を大きくすれば、針当たり後の半田バンプ形成は可能
である。
【００７０】その際、バンプ接続用パッドの面積が増加
することによる配線容量の増加を低減するためには、図
８（ａ）、（ｂ）に示すように、バンプ接続用パッド81
のパターン形状として、パッド内部にパッド配線の欠落
部80を設けるようにしてもよい。この欠落部80を形成す
るには、パッド配線のパターニングに際して、欠落部80
に対応してエッチングを行えばよい。なお、図８（ｂ）
中、7 はバンプ接続用パッド81上に形成された半田バン
プである。
【００７１】以上、この明細書および図面で詳細に示し
た実施例は本発明を限定するものではない。本発明の主
旨および特許請求の範囲内での種々な変形は本発明の範
囲内である。
【００７２】
【発明の効果】上述したように本発明の半導体装置およ
びその製造方法によれば、バンプ接続用パッドを有する
半導体装置の製造に際して、バンプ接続部の信頼性の低
下を防止するとともに、フリップチップ接続時の信頼性
の低下を防止することができ、ダイソートテストを容易
かつ簡便に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るフリップチッ
プ接続用バンプ電極を有する半導体装置のウエハ状態で
の一部を示す断面図および上面図。
【図２】図１中のバンプ接続用パッド上へバンプを形成
する工程のフローの一例を示す図。
【図３】図２のウエハから分離された良品チップをパッ
ケージ基板にフリップチップ接続により実装する工程の
フローの一例を示す図。
【図４】第２の実施の形態に係るフリップチップ接続用
バンプ電極を有する半導体装置のウエハ状態での一部を
示す断面図および上面図。
【図５】第３の実施の形態に係る半導体装置の製造工程
の一部についてバンプ接続用パッドおよびテスト用パッ
ドの１組を代表的に取り出して示す上面図。
【図６】第４の実施の形態に係る半導体装置の製造工程
の一部についてバンプ接続用パッドおよびテスト用パッ
ドの１組を代表的に取り出して示す上面図。
【図７】第５の実施の形態に係る半導体装置の製造工程
の一部についてバンプ接続用パッドおよびテスト用パッ
ドの１組を代表的に取り出して示す上面図。
【図８】第６の実施の形態に係る半導体装置の製造工程
の一部についてバンプ接続用パッドを示す上面図。
【図９】従来のフリップチップ接続用バンプ電極を有す
る半導体装置のウエハ状態での一部を示す断面図および
上面図。
【図１０】従来の半導体装置のダイソートテストに伴う
半田バンプの変化の態様を示す断面図。
【符号の説明】
3 …パッシベーション膜、 4 …ポリイミド膜、 5 …バリアメタル、 7 …半田バンプ、 20…パッド配線、 21…バンプ接続用パッド領域、 22…テスト用パッド領域、 23…配線領域。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA01 AK01 AL00 4M106 AD01 AD06 AD09 AD13 5F033 HH07 HH09 HH11 HH18 MM13 MM21 PP15 PP27 QQ73 QQ75 RR04 RR06 RR22 VV07 VV11 VV12 XX24 XX37 5F044 QQ05 QQ06

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が形成された半導体チップ
    と、 前記半導体チップ上に主としてアルミニウムにより形成
    され、パッケージ基板に接続するためのバンプが接続さ
    れた複数のバンプ接続用パッド、および、これらに各対
    応して連なり、ウエハ状態で電気的測定評価を行うため
    に設けられたテスト用パッドとを具備することを特徴と
    する半導体装置。
  2. 【請求項２】 前記複数のバンプ接続用パッドおよびテ
    スト用パッドは、対応するバンプ接続用パッドとテスト
    用パッドがこれらのパッドと同じ材料からなる配線によ
    り連なっていることを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 前記配線は、前記パッドの幅よりも細い
    ことを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 半導体素子が形成された半導体チップ
    と、 前記半導体チップ上に主としてアルミニウムにより形成
    され、パッケージ基板に接続するためのバンプが接続さ
    れた複数のバンプ接続用パッド、および、これらに各対
    応してウエハ状態で電気的測定評価を行うために設けら
    れたテスト用パッドとを具備し、 前記複数のバンプ接続用パッドおよびテスト用パッドの
    うちで少なくとも１組のバンプ接続用パッドおよびテス
    ト用パッドの間に形成され、ウエハ状態ではバンプ接続
    用パッドとテスト用パッドとを連ねており、ウエハ状態
    でのテスト終了後には切断されるフューズ素子をさらに
    具備し、残りの組のバンプ接続用パッドおよびテスト用
    パッドはテスト終了後にも連なっていることを特徴とす
    る半導体装置。
  5. 【請求項５】 前記バンプとバンプ接続用パッドとの間
    にバリアメタルが形成されていることを特徴とする請求
    項１乃至４のいずれか１項に記載の半導体装置。
  6. 【請求項６】 前記複数のバンプ接続用パッドおよびテ
    スト用パッドは、それぞれ正方形のパターンを有し、対
    応するバンプ接続用パッドとテスト用パッドが平面内で
    左右および上下方向にずれるように配置されるととも
    に、それらの各一部同士が直接に隣接するように連なっ
    ていることを特徴とする請求項１乃至５のいずれか１項
    に記載の半導体装置。
  7. 【請求項７】 前記各パッドは、正方形あるいは円形の
    パターンを有することを特徴とする請求項１乃至５のい
    ずれか１項に記載の半導体装置。
  8. 【請求項８】 前記テスト用パッド上にはバリアメタル
    が形成されていることを特徴とする請求項１乃至７のい
    ずれか１項に記載の半導体装置。
  9. 【請求項９】 半導体素子が形成された半導体チップ
    と、 前記半導体チップ上に形成され、パッケージ基板に接続
    するためのバンプが接続された複数のバンプ接続用パッ
    ドとを具備し、前記バンプ接続用パッドのパターン形状
    は、パッド内部にパッド欠落部を有することを特徴とす
    る半導体装置。
  10. 【請求項１０】 請求項１乃至８のいずれか１項に記載
    の半導体装置の製造に際して、 半導体ウエハの各チップ領域上に、半導体素子を形成し
    た後、主としてアルミニウムを用いた複数のバンプ接続
    用パッドおよびこれらに各対応して連なるテスト用パッ
    ドを同時に形成する工程と、 ウエハ状態で前記テスト用パッドにテスターのプローブ
    カードの針をコンタクトさせてダイソートテストを行う
    工程と、 前記ダイソートテストの後に、前記バンプ接続用パッド
    上にパッケージ基板に接続するためのバンプを接続する
    工程と、 前記半導体ウエハを各チップ領域毎に分離し、良品と判
    別された半導体チップをパッケージ基板にフリップチッ
    プ接続する工程とを具備することを特徴とする半導体装
    置の製造方法。
JP2000278703A 2000-09-13 2000-09-13 半導体装置及びその製造方法 Pending JP2002090422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000278703A JP2002090422A (ja) 2000-09-13 2000-09-13 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000278703A JP2002090422A (ja) 2000-09-13 2000-09-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002090422A true JP2002090422A (ja) 2002-03-27

Family

ID=18763828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000278703A Pending JP2002090422A (ja) 2000-09-13 2000-09-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002090422A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340557A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 半導体ウェハ及び半導体チップの製造方法
JP2006100828A (ja) * 2004-09-29 2006-04-13 Agere Systems Inc フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するための方法および構造
JP2006210438A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置およびその製造方法
JP2007096030A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007109746A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
KR100772903B1 (ko) 2006-10-23 2007-11-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2008218442A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP2010080546A (ja) * 2008-09-24 2010-04-08 Panasonic Corp 半導体装置および半導体装置の製造方法
WO2010064341A1 (ja) * 2008-12-01 2010-06-10 パナソニック株式会社 チップを有する半導体装置
JP2010153750A (ja) * 2008-12-26 2010-07-08 Renesas Electronics Corp 半導体装置の製造方法
JP2010245536A (ja) * 2009-04-03 2010-10-28 Samsung Electronics Co Ltd 半導体装置、及びその製造方法
JP2011003911A (ja) * 2010-07-22 2011-01-06 Renesas Electronics Corp 半導体装置
JP2011171607A (ja) * 2010-02-19 2011-09-01 Sony Corp 半導体装置および貫通電極のテスト方法
WO2011115126A1 (ja) * 2010-03-17 2011-09-22 富士フイルム株式会社 固体撮像素子及びその製造方法並びに撮像装置
KR20130139540A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 전기적 연결 구조 및 그의 제조방법
JP2014003167A (ja) * 2012-06-19 2014-01-09 Murata Mfg Co Ltd 電子部品
JP2014160851A (ja) * 2014-04-18 2014-09-04 Renesas Electronics Corp 半導体装置
US8927987B2 (en) 2010-05-21 2015-01-06 Panasonic Corporation Semiconductor device including external connection pads and test pads
US9449904B2 (en) 2002-07-19 2016-09-20 Renesas Electronics Corporation Semiconductor device
CN110233140A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法和工作方法
JP2020155660A (ja) * 2019-03-22 2020-09-24 富士電機株式会社 半導体装置および半導体装置の検査方法
WO2021035322A1 (pt) * 2019-08-27 2021-03-04 Ceitec - Centro Nacional De Tecnologia Eletrônica Avançada S.A. Método de montagem de chip com pads de teste expostos e chip com pads de teste expostos

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449904B2 (en) 2002-07-19 2016-09-20 Renesas Electronics Corporation Semiconductor device
JP2005340557A (ja) * 2004-05-28 2005-12-08 Kyocera Corp 半導体ウェハ及び半導体チップの製造方法
JP2006100828A (ja) * 2004-09-29 2006-04-13 Agere Systems Inc フリップ・チップ・バンピング・プロセスの実行に先立って半導体ウェハを試験するための方法および構造
JP2006210438A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置およびその製造方法
JP2007096030A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
JP2007109746A (ja) * 2005-10-12 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4744259B2 (ja) * 2005-10-12 2011-08-10 パナソニック株式会社 半導体装置およびその製造方法
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
KR100772903B1 (ko) 2006-10-23 2007-11-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2008218442A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP2010080546A (ja) * 2008-09-24 2010-04-08 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2010129959A (ja) * 2008-12-01 2010-06-10 Panasonic Corp チップを有する半導体装置
WO2010064341A1 (ja) * 2008-12-01 2010-06-10 パナソニック株式会社 チップを有する半導体装置
US8067950B2 (en) 2008-12-01 2011-11-29 Panasonic Corporation Semiconductor device including chip
JP2010153750A (ja) * 2008-12-26 2010-07-08 Renesas Electronics Corp 半導体装置の製造方法
US8309373B2 (en) 2008-12-26 2012-11-13 Renesas Electronics Corporation Method of manufacturing semiconductor device
KR101071074B1 (ko) 2008-12-26 2011-10-10 르네사스 일렉트로닉스 가부시키가이샤 반도체 디바이스 제조 방법
JP2010245536A (ja) * 2009-04-03 2010-10-28 Samsung Electronics Co Ltd 半導体装置、及びその製造方法
JP2011171607A (ja) * 2010-02-19 2011-09-01 Sony Corp 半導体装置および貫通電極のテスト方法
WO2011115126A1 (ja) * 2010-03-17 2011-09-22 富士フイルム株式会社 固体撮像素子及びその製造方法並びに撮像装置
JP2011216853A (ja) * 2010-03-17 2011-10-27 Fujifilm Corp 固体撮像素子及びその製造方法並びに撮像装置
US8698141B2 (en) 2010-03-17 2014-04-15 Fujifilm Corporation Solid state image pickup device and manufacturing method of solid state image pickup device, and image pickup apparatus
US8927987B2 (en) 2010-05-21 2015-01-06 Panasonic Corporation Semiconductor device including external connection pads and test pads
JP2011003911A (ja) * 2010-07-22 2011-01-06 Renesas Electronics Corp 半導体装置
KR20130139540A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 전기적 연결 구조 및 그의 제조방법
KR102012935B1 (ko) 2012-06-13 2019-08-21 삼성전자주식회사 전기적 연결 구조 및 그의 제조방법
JP2014003167A (ja) * 2012-06-19 2014-01-09 Murata Mfg Co Ltd 電子部品
JP2014160851A (ja) * 2014-04-18 2014-09-04 Renesas Electronics Corp 半導体装置
CN110233140A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法和工作方法
JP2020155660A (ja) * 2019-03-22 2020-09-24 富士電機株式会社 半導体装置および半導体装置の検査方法
JP7334435B2 (ja) 2019-03-22 2023-08-29 富士電機株式会社 半導体装置および半導体装置の検査方法
WO2021035322A1 (pt) * 2019-08-27 2021-03-04 Ceitec - Centro Nacional De Tecnologia Eletrônica Avançada S.A. Método de montagem de chip com pads de teste expostos e chip com pads de teste expostos

Similar Documents

Publication Publication Date Title
JP2002090422A (ja) 半導体装置及びその製造方法
KR101250167B1 (ko) 반도체 집적 회로 장치의 제조 방법
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
KR100298827B1 (ko) 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
KR100290193B1 (ko) 반도체장치및그제조방법
KR100385225B1 (ko) 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및 그 제조방법
US9093333B1 (en) Integrated circuit device having extended under ball metallization
JP2002261111A (ja) 半導体装置及びバンプ形成方法
JP6329059B2 (ja) 半導体装置の製造方法
WO2006043991A2 (en) Fine-pitch electronic socket for temporary or permanent attachments
US7821132B2 (en) Contact pad and method of forming a contact pad for an integrated circuit
KR20010031602A (ko) 반도체 장치 및 그 제조 방법
JP2006210438A (ja) 半導体装置およびその製造方法
KR20160001630A (ko) 반도체 장치
US5946597A (en) Semiconductor chip mounting method
JP2010186916A (ja) 半導体装置の製造方法
JP3559554B2 (ja) 半導体装置およびその製造方法
JP2715793B2 (ja) 半導体装置及びその製造方法
KR100887492B1 (ko) 반도체 장치 테스트용 소켓, 그 제조 방법 및 이를 이용한반도체 장치 테스트 방법
US7524754B2 (en) Interconnect shunt used for current distribution and reliability redundancy
JP2005223123A (ja) 半導体装置およびその製造方法
US7129581B2 (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
JP2010093106A (ja) 半導体装置およびその製造方法
JP2001118994A (ja) 半導体装置
JP2010266467A (ja) 半導体集積回路装置の製造方法