JP2715793B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2715793B2 JP2715793B2 JP4062902A JP6290292A JP2715793B2 JP 2715793 B2 JP2715793 B2 JP 2715793B2 JP 4062902 A JP4062902 A JP 4062902A JP 6290292 A JP6290292 A JP 6290292A JP 2715793 B2 JP2715793 B2 JP 2715793B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- hole
- solder bumps
- relay board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
方法に関し、特に半導体チップがフリップチップ方式で
基板に取付けられる半導体装置及びその製造方法に関す
る。
造技術における微小化と、これに伴なう高集積化,高機
能化,多端子化という傾向により、これらの半導体チッ
プの接触端子と回路基板の接続端子間の接続についても
微小化,多端子化が要求されている。半導体チップと回
路基板の接続方法には、ワイヤーボンド方式,TAB方
式,フリップチップ方式などが知られているが、多端子
を有する半導体チップの高密度実装方式としてはフリッ
プチップ方式が適している。これはフリップチップ方式
では半導体チップの表面上の全面に接続端子(バンプ)
を設けることができ、周辺部のみに接続端子を設けるワ
イヤーボンド方式やTAB方式に比べ、多端子化が容易
であるからである。
要な配線長が短いため、電気的特性も優れている。これ
らの理由により10数年前から実装方式のひとつとし
て、特に大型コンピューター用ICの実装方式としてフ
リップチップ方式が実用化されており、最近では液晶表
示電子部品への実装方式としても検討されている。従来
のフリップチップ方式を用いる半導体チップは、その表
面に形成されたパッド部に、例えば半田バンプをメッキ
法や半田ボール供給法で形成する方式であったが、最近
では半田バンプに代り、金バンプか銅バンプあるいはワ
イヤーボンド方式により金のボールのバンプが用いられ
ている。また半田バンプの形状については球状から鼓状
への変更等各種の研究や実験が行なわれている。
素子は、チップに切断する前のウェハー状態でDC特性
等の電気的評価を行っている。しかし、AC特性等の電
気的評価は、チップが搭載されているパッケージあるい
は回路基板にフリップチップボンディングを行い、最終
製品の形態に仕上げてから行われている。従ってフリッ
プチップボンディングを行った後に特性評価を行って、
もし異状があった場合、このチップの取り外し(リペ
ア)は非常に困難である。
製造される従来の半導体装置においては、上述したよう
に、フリップチップボンディングを実施したあとで最終
的な電気的特性評価が行なわれていた。従ってチップに
異状があった時、製造工程における損失が大きいという
問題があった。これらの原因はフリップチップボンディ
ングを実施する前に、チップ状態で最終的な電気的特性
の評価を十分に実施することが困難であったからであ
る。これは図3に示すように、ウェハー状態でメッキ法
等により半田バンプ2を形成するプロセスでは、ウェハ
ー内またはチップ内においても、半田バンプ2の高さに
ばらつきが生じてしまい、チップ状態で特性検査を行う
時、加圧のみでは検査用基板20の電極21と半田バン
プ2との電気的導通が十分に得られないからである。
導体チップ1と検査用基板20の間に例えば金属細線に
より厚さ方向のみに導電性を有する導電性弾性シート8
等を介在させ、半導体チップ1の半田バンプ2と検査用
基板20の電極21とを加圧のみにより電気的導通を得
る方法がある。この方法においては半導体チップ上の半
田バンプの僅かな高さの差を導電性弾性シートにより吸
収でき、半田バンプ2と検査用基板の電極21の接触が
完全に得られる。しかしながら、導電性弾性シート8の
導電抵抗は例えば、数百mΩから数Ω程度と大きい。従
ってICがパワーIC等の場合、検査時の大電流により
導電性弾性シートが発熱し、その物性値が劣化してしま
うという点や、半田バンプに高さの差が有るために各半
田バンプと導電性弾性シートとの接触抵抗に差が生じ
る。特に多端子のICの場合、完全な接続を得るには大
きな圧力、例えば300ピンのICでは4.5kg〜6
kg程の圧力が必要となり、半導体チップ及び検査用基
板が破損する恐れが有る等の問題点があった。
ように、検査用基板20又は回路基板と半導体チップ1
は、不活性ガスを使用したリフロー炉で熱処理を行うこ
とにより半田バンプ2を溶融させてフリップチップボン
ディングを実施し、最終的な電気的特性評価が行なわれ
ていた。
は、複数のスルーホールが形成された耐熱性の絶縁シー
トとこのスルーホールをふさぐように絶縁シートの裏面
に設けられたパッドとからなるシート状の中継板と、前
記スルーホールを介し前記パッドに先端部が接続された
半田バンプを有する半導体チップとを含むものである。
ルーホールが形成された耐熱性の絶縁シートとこのスル
ーホールをふさぐように絶縁シートの裏面に設けられた
パッドからなる中継板と、半田バンプを有する半導体チ
ップとを用意する工程と、前記中継板のスルーホール内
に前記半導体チップの半田バンプを入れ、熱処理して半
田バンプと前記パッドとを接続する工程とを含むもので
ある。
ルーホールが形成された耐熱性の絶縁シートとこのスル
ーホールをふさぐように絶縁シートの裏面に設けられた
パッドからなる中継板と、半田バンプを有する半導体チ
ップとを用意する工程と、前記中継板のスルーホール内
に前記半導体チップの半田バンプを入れ、熱処理して半
田バンプと前記パッドとを接続する工程と、前記中継板
のパッドに直接または導電性弾性シートを介して検査用
基板の電極を接触させ電気的特性を評価する工程とを含
むものである。
る。図1(a)〜(d)は本発明の第1の実施例を説明
するための断面図である。
バンプ2が形成された半導体チップ1と、スルーホール
4を有する耐熱性の絶縁フィルム3とこのスルーホール
4をふさぐように設けられたパッド5とCu層6とから
なるシート状の中継板10とを用意する。半田バンプ2
はウェハー状態でメッキ法等により形成されるが、その
高さは例えば平均値が100μmに対し±10〜30μ
mのばらつきが生じている。
プ2の先端部にスルーホール4が形成されたシート状の
中継板10を配置し、この状態で不活性ガスを使用した
リフロー炉で熱処理を行なうことによって、半田バンプ
2を中継板10のパッド5に接続し、半導体装置を完成
させる。
プの製法等を用いて製造する。すなわち、ポリイミド等
の絶縁フィルム3上に無電解メッキ等により給電用のC
u膜を形成し、このCu膜上にフォトレジストからなる
マスクを設け、電解メッキ法によりCuからなるパッド
5を形成する。次で、このパッド5に対応する絶縁フィ
ルム3にウェットエッチング法によりスルーホール4を
形成する。この時スルーホール4の開口部はテーパー状
になる。次で、必要に応じてスルーホール4内に電解メ
ッキ法によりCu層6を、そしてパッド5の表面にNi
またはAuメッキを施したのち、パッド5以外のCu膜
を除去して中継板10を完成させる。
であるため、半田バンプ2の先端部はこのテーパーによ
りガイドされてスムーズにスルーホール4内に入り込
み、半導体チップ1と中継板10の位置決めが容易かつ
正確に行なわれる。さらに、半田バンプ2の半田量の差
を吸収する事が可能となる。この状態で熱を加えて半田
バンプを溶融するが、チップサイズ,半田バンプの数、
半田バンプの高さのばらつき状態を考慮して、半導体チ
ップ1の上に重り等を載置することにより、半導体チッ
プ1を確実に中継板10に接続できる。またリフロー炉
での処理時には必要に応じてフラックスを半田バンプ部
に塗布してもよい。このようにして取り付けられた中継
板10のパッド5が形成された面は、平面度が十分に保
たれ、例えばポリイミドフィルムを用いた場合±1μm
以下の平面度が確保できる。次に、このようにして作ら
れた半導体装置を図1(c)に示すように、検査用基板
20上に配置された電極21に中継板10のパッド5を
位置合わせして加圧した状態で電気的導通が十分に得ら
れるようにし、電気的特性を検査する。検査用基板20
上の電極21も高さのばらつきは小さい方が良いので、
検査用基板20の材質が例えばアルミナセラミックの場
合、電極21の形成前に研磨処理を行ない、その後でス
クリーン印刷法,蒸着法,メッキ法等により電極21を
形成する。またパワーIC等以外の大電流を検査時に必
要としないICでは、従来と同様に導電性弾性シートを
中継板10と検査用基板3の間に介在させた形態で電気
特性の検査を行ってもよい。
リップチップボンディングを回路基板30に行なうと
き、例えば回路基板30がアルミナセラミックである場
合、中継板10に用いるポリイミド材は、半導体チップ
がSiの時、Siとアルミナセラミックの熱膨張係数の
中間値のものを選定する。例えば、熱膨張係数が3.0
×10-6のSiと、6.8×10-6のアルミナセラミッ
ク板を用いる場合は熱膨張係数が4〜5×10-6のポリ
イミドフィルムを用いる。更に、回路基板30と中継板
10の接続部の半田バンプ2Aは、半田バンプ2よりも
低融点の半田を選定する。これにより中継板のとりはず
し等の工程がなく、回路基板に実装しても熱膨張係数差
による熱応力集中を防止し、信頼性の高いフリップチッ
プボンディングが可能となる。
チップに中継板を接続し、検査用基板と組合せることに
より、最終的なフリップチップボンディングを実施する
前にICに必要な最終的な電気的特性評価を実施できる
ようになる。従来フリップチップ方式の半導体装置は、
フリップチップボンディングを行ってから電気的評価を
行っていたために欠陥品が生じた時には、リペア等が困
難であるために、生産性を非常に悪くしていたが、本実
施例によればこの問題は解決し、製造効率の向上や信頼
性向上に大きな効果がある。
例を説明するための断面図である。まず図2(a)に示
すように、半田バンプ2が形成された半導体チップ1
と、階段状のスルーホール4Aが設けられた絶縁シート
7とスルーホール4Aをふさぐように設けられたパッド
5Aとからなるシート状の中継板10Aを用意する。
ル4Aと半田バンプ2とを位置合せした後、不活性ガス
を使用したリフロー炉で熱処理を行うことによって、半
田バンプ2を中継板10Aのパッド5Aに接続する。こ
こでシート状の中継板10Aは、例えば耐熱性と電気絶
縁性を有するガラスエポキシ等のシートで構成され、そ
の製法は例えばCOB(Chip on board)
用基板や、P−PGA(プラスチックピングリッドアレ
イ)用基板と同様の製法が適用される。
ラスエポキシシートを貼り合わせ、次にスルーホール径
の小さい側へCu箔等を貼り合わせ、次いで所定のパッ
ド等のパターンを形成し、次で仕上メッキとしてNi,
Au等を施し中継板を完成させる。このスルーホール4
Aの形状はテーパー状でなく、階段状であるが、半導体
チップ1上の半田バンプ2の先端部は、この階段状のス
ルーホール4Aによりガイドされてスムーズに入り込む
ため、半導体チップ1とシート状の中継板10Aの位置
決めが容易かつ正確に行なわれる。
とにより半導体チップ1と中継板10Aは接続される。
このようにして取り付けられた中継板10Aのパッド5
Aが形成された面は平面度が十分に保たれ、例えばガラ
スエポキシシートでは±2μm程度が確保できる。また
ガラスエポキシシートそのものはポリイミドフィルムの
1/10〜1/20のコストであるため、中継板10A
は第1の実施例のものより安価に製造できる。
1(c)で説明したと同様に、検査用基板を用いるか、
または図2(c)に示すように、真空吸着口23を有す
る検査用治具22と検査用のプローバー24を用いて、
検査用基板を使用しない電気特性の検査を行う。これは
直接半田バンプの先端部に検査用プローバーを接触させ
る方法ではないために、安定した電気的導通が得られ
る。電気的特性評価後に最終実装用回路基板に実施する
場合は、図1(d)に示したようにバンプ2Aを用い
る。
ールとパッドとが設けられたシート状の中継板の、この
スルーホールを介して半導体チップの半田バンプをパッ
ドに接続することにより、フリップチップボンディング
前に半導体装置の電気的特性を評価することができる。
このため、従来の最終的なフリップチップボンディング
を行ってから電気的特性評価を行っていたため生じる生
産性の悪化が改善されると共に、信頼性を向上させるこ
とができるという効果がある。
図。
図。
ための断面図。
ための断面図。
ための断面図。
Claims (7)
- 【請求項1】 複数のスルーホールが形成された耐熱性
の絶縁シートとこのスルーホールをふさぐように絶縁シ
ートの裏面に設けられたパッドとからなるシート状の中
継板と、前記スルーホールを介し前記パッドに先端部が
接続された半田バンプを有する半導体チップとを含むこ
とを特徴とする半導体装置。 - 【請求項2】 半田バンプが入るスルーホールの開口部
にはテーパが形成されている請求項1記載の半導体装
置。 - 【請求項3】 半田バンプが入るスルーホールの開口部
は階段状に形成されている請求項1記載の半導体装置。 - 【請求項4】 中継板の熱膨張係数は半導体チップと実
装回路基板との中間値を有する請求項1記載の半導体装
置。 - 【請求項5】 スルーホールが形成された耐熱性の絶縁
シートとこのスルーホールをふさぐように絶縁シートの
裏面に設けられたパッドからなる中継板と、半田バンプ
を有する半導体チップとを用意する工程と、前記中継板
のスルーホール内に前記半導体チップの半田バンプを入
れ、熱処理して半田バンプと前記パッドとを接続する工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項6】 スルーホールが形成された耐熱性の絶縁
シートとこのスルーホールをふさぐように絶縁シートの
裏面に設けられたパッドからなる中継板と、半田バンプ
を有する半導体チップとを用意する工程と、前記中継板
のスルーホール内に前記半導体チップの半田バンプを入
れ、熱処理して半田バンプと前記パッドとを接続する工
程と、前記中継板のパッドに直接または導電性弾性シー
トを介して検査用基板の電極を接触させ電気的特性を評
価する工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項7】 中継板のパッドに検査用プローブを接触
させて電気的特性を評価する請求項6記載の半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4062902A JP2715793B2 (ja) | 1992-03-19 | 1992-03-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4062902A JP2715793B2 (ja) | 1992-03-19 | 1992-03-19 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05267393A JPH05267393A (ja) | 1993-10-15 |
JP2715793B2 true JP2715793B2 (ja) | 1998-02-18 |
Family
ID=13213651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4062902A Expired - Fee Related JP2715793B2 (ja) | 1992-03-19 | 1992-03-19 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2715793B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2705658B2 (ja) * | 1994-08-31 | 1998-01-28 | 日本電気株式会社 | 電子デバイス組立体およびその製造方法 |
JP2914308B2 (ja) * | 1996-07-16 | 1999-06-28 | 日本電気株式会社 | インターポーザー及び半導体デバイスの試験方法 |
JPH11160356A (ja) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法 |
KR20010104147A (ko) * | 2000-05-13 | 2001-11-24 | 윤종광 | 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법 |
JP2006269917A (ja) * | 2005-03-25 | 2006-10-05 | Kyocera Corp | 積層配線基板及びその実装方法 |
JP4889464B2 (ja) * | 2006-12-08 | 2012-03-07 | パナソニック株式会社 | 電子部品の実装方法 |
US7808258B2 (en) * | 2008-06-26 | 2010-10-05 | Freescale Semiconductor, Inc. | Test interposer having active circuit component and method therefor |
US9177899B2 (en) * | 2012-07-31 | 2015-11-03 | Mediatek Inc. | Semiconductor package and method for fabricating base for semiconductor package |
TWI562295B (en) | 2012-07-31 | 2016-12-11 | Mediatek Inc | Semiconductor package and method for fabricating base for semiconductor package |
US10991669B2 (en) | 2012-07-31 | 2021-04-27 | Mediatek Inc. | Semiconductor package using flip-chip technology |
-
1992
- 1992-03-19 JP JP4062902A patent/JP2715793B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05267393A (ja) | 1993-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
US5576630A (en) | Probe structure for measuring electric characteristics of a semiconductor element | |
US6559666B2 (en) | Method and device for semiconductor testing using electrically conductive adhesives | |
JP2000111576A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
JP5918205B2 (ja) | 試験装置及びその試験方法 | |
JPH08504036A (ja) | エリアアレイ配線チップのtabテスト | |
JPH10223826A (ja) | 半導体装置の実装構造および実装方法 | |
JP2002005960A (ja) | プローブカードおよびその製造方法 | |
JP3052074B2 (ja) | 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法 | |
JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
JP2004347591A (ja) | 集積回路用プローブ・カード | |
US7500308B2 (en) | Method of detaching electronic component from printed circuit board | |
US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
JP3050172B2 (ja) | フリップチップicの検査方法及び検査用基板 | |
JPH0763787A (ja) | プローブ構造 | |
RU2134466C1 (ru) | Носитель кристалла ис | |
JPH05335311A (ja) | フリップチップ半導体装置及びその製造方法 | |
KR100214853B1 (ko) | 노운 굳 다이 테스트용 패키지 및 그의 제조 방법 | |
KR960000219B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR20000007516A (ko) | 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트방법 | |
JP2003282656A (ja) | 半導体装置およびその製造方法 | |
JPH065669A (ja) | 半導体素子検査用配線基板とそれを用いた半導体素子検査方法 | |
KR100233556B1 (ko) | 반도체 칩의 신뢰성 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |