JP2002005960A - プローブカードおよびその製造方法 - Google Patents

プローブカードおよびその製造方法

Info

Publication number
JP2002005960A
JP2002005960A JP2000186584A JP2000186584A JP2002005960A JP 2002005960 A JP2002005960 A JP 2002005960A JP 2000186584 A JP2000186584 A JP 2000186584A JP 2000186584 A JP2000186584 A JP 2000186584A JP 2002005960 A JP2002005960 A JP 2002005960A
Authority
JP
Japan
Prior art keywords
probe
probe card
semiconductor integrated
connection member
connecting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000186584A
Other languages
English (en)
Inventor
Naoyuki Fujimura
直之 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2000186584A priority Critical patent/JP2002005960A/ja
Priority to US09/875,067 priority patent/US20010054906A1/en
Publication of JP2002005960A publication Critical patent/JP2002005960A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads

Abstract

(57)【要約】 【課題】 ウェハ一括検査用プローブカードにおいて、
全てのプローブを基板から除去することなしに、不良が
発生したプローブを修理可能にする。 【解決手段】 半導体ウェハ上に形成された複数の半導
体集積回路を試験するためのプローブカードであって、
半導体ウェハの各検査用電極と接続するための複数のプ
ローブ3と、前記プローブ3と接合するためのパッド2
を有する配線基板1とを備え、前記パッド2は、前記配
線基板1の表面上に形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェハ上に
形成された複数の半導体集積回路の通電等の試験をウェ
ハの状態で同時に行うために用いられるプローブカード
およびその製造方法に関する。
【0002】
【従来の技術】近年、電子機器の小型化における進歩は
目覚ましく、電子機器に搭載される半導体集積回路も小
型化の要求が高まっている。このような要求に伴い、半
導体ウェハから切り出したままの状態、すなわち、ベア
チップの状態で、半導体集積回路を直接回路基板に実装
する方法が開発されている。それ故、品質が保証された
ベアチップを供給することが望まれている。
【0003】ベアチップを品質保証するためには、全て
の半導体集積回路をベアチップの状態でバーンインスク
リーニングする必要がある。この工程を効率良く行うた
めに、ベアチップを切り出す前のウェハの状態で一括し
てバーンインスクリーニングを行うことが要求される。
【0004】ベアチップに対して、ウェハの状態で一括
してバーンインスクリーニングを行うには、同一のウェ
ハ上に形成された複数のチップに電源電圧や信号を同時
に印加し、該複数のチップを動作させる必要がある。こ
のためには、数千個以上のプローブを持つプローブカー
ドを用意する必要があるが、従来のニードル型プローブ
カードではピン数や価格の点からも対応できないという
問題がある。
【0005】そこで、図3に示すような、微細なスプリ
ングをワイヤボンディングにより基板上に形成したプロ
ーブカードが、特表平10−506197号、特開20
00−67953号により開示されている。
【0006】図3において、符号210はプローブ、2
12は基板、214は端子、216はワイヤコア、21
8は内層、220は外層である。ワイヤコア216は通
常、ワイヤボンディングで使用される金などの軟質金属
であり、基板212に設けられた端子214上にワイヤ
ボンディングにより成形、切断によりスプリング形状に
形成される。
【0007】このワイヤコア216にめっきを施すこと
により、内層218、外層220が形成される。内層2
18は、スプリング性を持たせるために硬質材料が用い
られ、外層220は酸化防止性、導電率が優れた材料が
用いられる。
【0008】
【発明が解決しようとする課題】このプローブカードの
全てのプローブは、軟質金属がワイヤボンディングによ
り成形された後に、一度にめっき処理が施されているこ
とによって形成されるため、数千本形成されたプローブ
のある一部分の不良や、繰り返し使用後の部分的不良が
発生した時に、不良箇所のみの部分的な修理ができな
い。このため、全てのプローブを基板から除去後、最初
から全てのプローブを形成する必要が生じる。
【0009】本発明の課題は、上記事情に鑑みてなされ
たもので、ウェハ一括検査用プローブカードにおいて、
全てのプローブを基板から除去することなしに、不良が
発生したプローブを修理可能にすることである。
【0010】
【課題を解決するための手段】以上の課題を解決するた
め、請求項1記載の発明は、例えば、図1に示すよう
に、半導体ウェハ上に形成された複数の半導体集積回路
を試験するためのプローブカードであって、半導体ウェ
ハの各検査用電極と接続するための複数の接続部材
(3)と、前記接続部材と電気的に接続されている配線
手段(1)とを備え、前記接続部材は前記配線手段上に
形成されている接合部(2)に接合されていることを特
徴とする。
【0011】ここで、接続部材とは、配線手段から複数
の半導体集積回路に電源電圧や信号等を同時に印加でき
るように配線手段と前記半導体集積回路を接続するもの
であれば何れでもよく、例えば、プローブなどが挙げら
れる。配線手段とは、例えば、配線基板等、電源電圧や
信号等を各半導体集積回路に導通させるように配線する
ものであればよい。接合部とは、電気的に導通性を有
し、半田付け等によって接続部材を接合できるものであ
ればよく、例えば、金属製のパッドが挙げられる。
【0012】請求項1記載の発明によれば、接続部材
と、配線手段とを備え、接続部材が配線手段上に形成さ
れている接合部に接合されているプローブカードなの
で、プローブカードを繰り返し使用した場合等、一部の
接続部材に不良が発生したとき、不良が発生した接続部
材のみを接合部から容易に除去できるとともに、新たな
接続部材を容易に接合部へ接合できる。このことから、
全ての接続部材を配線手段から除去することなしに、不
良が発生した接続部材を1個単位で修理することが可能
となる。
【0013】請求項2記載の発明は、例えば、図2に示
すように、請求項1記載のプローブカードであって、前
記接続部材(3)は前記接合部(2)へ半田付けによっ
て接合されることを特徴とする。
【0014】請求項2記載の発明によれば、請求項1記
載の接続部材が接合部へ半田付けによって接合されてい
るプローブカードなので、確実に接続部材を接合部へ接
合できる。
【0015】請求項3記載の発明は、請求項1または2
記載のプローブカードであって、前記接合部材(3)
は、硬質金属を所定の形状に成形しめっきを施すことに
よって形成されることを特徴とする。
【0016】硬質金属の例として、ニッケル、クロム、
鉄などの金属またはそれらを主成分とした合金などが挙
げられる。
【0017】請求項3記載の発明によれば、請求項1ま
たは2記載の接続部材が硬質金属を所定の形状に成形し
めっきを施すことによって形成されるので、金などの軟
質金属がワイヤボンディングによって成形されめっき処
理が施されることによって形成された接続部材と異な
り、接続部材の部分的不良が発生したときでも不良箇所
のみの部分的な修理ができる。
【0018】請求項4記載の発明は、請求項1、2また
は3記載のプローブカードであって、前記接続部材
(3)は弾性的に変形する構造を有することを特徴とす
る。
【0019】請求項4記載の発明によれば、請求項1、
2または3記載の接続部材が弾性的に変形するプローブ
カードなので、半導体集積回路と接続部材とを圧力接触
することによって生じる圧力を接続部材が十分に吸収で
きる。このことから、必要以上の圧力を吸収し、適正な
圧力で接続部材が半導体集積回路と接触できる。
【0020】請求項5記載の発明は、請求項4記載のプ
ローブカードであって、前記接続部材(3)は略S字状
の形状を有することを特徴とする。
【0021】請求項5記載の発明によれば、請求項4記
載の接続部材が略S字状の形状を有するプローブカード
なので、圧力接触による圧力だけでなく、その圧力方向
に対して直交方向に作用する力も十分に吸収できる。
【0022】請求項6記載の発明は、例えば、図2に示
すように、半導体ウェハ上に形成された複数の半導体集
積回路を試験するためのプローブカードの製造方法であ
って、半導体ウェハの各検査用電極と接続するための接
続部材(3)を形成する工程と、配線手段(1)上に形
成されている接合部(2)に、形成された接続部材
(3)を接合する工程とを有することを特徴とする。
【0023】請求項6記載の発明によれば、接続部材の
形成工程と、接合工程とを有するプローブカードの製造
方法なので、配線手段に接合されていない状態で1個単
位で接続部材を形成できるとともに、形成された接続部
材を1個単位で接合部に接合できる。このことによっ
て、不良が発生した接合部材を1個単位で交換や修復が
できる。
【0024】
【発明の実施の形態】以下、図を参照して本発明の実施
の形態を詳細に説明する。図1は、本発明を適用した一
例としてのプローブカードを示した部分斜視図である。
図2は、本発明のプローブカードにプローブを接合する
方法を示した図である。これらの図において、1は配線
基板(配線手段)、2はパッド(接合部)、3はプロー
ブ(接触部材)、4は半田である。
【0025】配線基板1は、半導体ウェハ上に形成され
た複数の半導体集積回路の通電等を試験するための電源
電圧や信号等を同時にそれら半導体集積回路に印加する
ために、複数の配線(リード)を有している。また、図
1に示すように、配線基板1の表面上に複数(例えば、
数千個)のパッド2が形成されていて、各配線は、前記
試験が適切に行われるように、対応したパッド2に接続
されている。
【0026】パッド2は、後述するプローブ3と接合さ
れるものであり、配線基板1の表面に金属層が被膜され
たことによって形成されている。また、パッド2は、半
導体ウェハ上に形成された複数の半導体集積回路を一度
に試験しやすいようにそれぞれ半導体集積回路に対応し
た位置に形成されている。
【0027】プローブ3は、半導体ウェハの各検査用電
極と圧力接触され、配線基板1から出力された信号等を
各半導体集積回路に供給する。図2に示すように、プロ
ーブ3は、パッド2に接合するパッド接合部3aと、2
つの湾曲部3b・3cと、半導体ウェハ上に形成された
半導体集積回路と圧力接触する圧力接触部3dとを有す
る。パッド2に接合しやすいように、パッド接合部3a
は、底面が平らで、パッド接合部3aと湾曲部3bとの
中間部分と比べて、下方向に延出するように厚く形成さ
れている。2つの湾曲部3b・3cは、互いに反対方向
に突出する形で湾曲している。圧力接触部3dは、半導
体集積回路に圧力接触しやすいように上面が平らで、上
方向に突出したような形状となっている。湾曲部3bか
ら湾曲部3cへ向かうにつれてプローブ3の幅は、徐々
に狭くなっており、湾曲部3c部分で最も狭くなってい
る。さらに、プローブ3の幅は、湾曲部3cから圧力接
触部3dへ向かうにつれて徐々に広くなっている。その
結果、プローブ3は、略S字状の形状を有することにな
る。
【0028】プローブ3は、ニッケルやその合金等の硬
質金属を上記のような形状に成形した後、酸化防止対策
として、電解めっき、無電解めっき等による金属めっき
が施されることによって形成される。
【0029】プローブ3が上記のような形状を有し、硬
質金属で形成されているので、外力がプローブ3に加わ
ったときプローブ3は弾性変形する。すなわち、プロー
ブ3はスプリング性を有する。プローブ3がスプリング
性を有するので、プローブ3が半導体ウェハ上の半導体
集積回路と圧力接触したときに接触面に対して垂直方向
に作用する圧力は、プローブ3が弾性変形することによ
って吸収される。それゆえ、必要以上の圧力を吸収し、
適正な圧力でプローブ3が半導体集積回路と接触するこ
とができる。さらに、プローブ3が上記のような形状を
有するので、この圧力に対して直交方向に作用する力も
十分に吸収される。その結果、プローブ3の圧力接触部
3dと半導体集積回路との接触面がずれることがなくな
る。
【0030】次に、このプローブカードにプローブを接
合する方法を説明する。まず、図2に示すように、配線
基板1上のパッド2に適量の半田4を塗布する。半田ご
て等の加熱手段(図示せず)により半田4を溶融させ
る。あらかじめ硬質金属を上記のように成形し、めっき
工法によって単独に形成されたプローブ3を保持手段
(図示せず)によって保持し、位置、傾き、高さ等を制
御しながらプローブ3を下降させ、半田4と接触させ
る。パッド2上での位置、傾き、高さ等を確認した後、
加熱手段を停止することによってプローブ3をパッド2
へ接合させる。このとき、プローブ3は、パッド2へ1
本ずつあるいは複数本まとめて接合されてもよい。
【0031】一部のプローブ3に不良が発生したとき、
不良が発生したプローブ3は以下のように修復される。
まず、プローブ3が、不良が発生した本数分だけ硬質金
属を上記の形状に成形し、金属めっき処理することによ
って形成される。そして、不良が発生したプローブ3の
みが配線基板1上のパッド2から除去された後、その形
成されたプローブ3が半田付けでそのパッド2へ接合さ
れる。その結果、プローブ3を1本単位で形成できると
ともに、一部のプローブ3に不良が発生した場合でも、
不良が発生したプローブ3を1本単位で交換や修復がで
きる。
【0032】以上のように、プローブ3が配線基板1上
に形成されているパッド2に接合されているので、プロ
ーブカードを繰り返し使用した場合等、一部のプローブ
3に不良が発生したとき、不良が発生したプローブのみ
をパッド2から容易に除去できるとともに、新たに形成
されたプローブ3を容易にパッド2へ接合できる。これ
によって、全てのプローブ3を配線基板1から除去する
ことなしに、不良が発生したプローブ3を1本単位で修
理できる。
【0033】また、プローブ3が形成されたのち、その
形成されたプローブ3がパッド2へ接合されるので、プ
ローブ3を1本単位で形成できるとともに、プローブカ
ードを繰り返し使用した場合等、一部のプローブ3に不
良が発生した場合でも、不良が発生したプローブ3を1
本単位で交換や修復ができる。
【0034】なお、以上の実施の形態においては、硬質
金属をニッケルやその合金等としたが、本発明はこれに
限定されるものではなく、その他の硬質金属としても良
い。また、その他、具体的な細部構造等についても適宜
に変更可能であることはもちろんである。
【0035】
【発明の効果】請求項1記載の発明によれば、接続部材
と、配線手段とを備え、接続部材が配線手段上に形成さ
れている接合部に接合されていることにより、プローブ
カードを繰り返し使用した場合等、一部の接続部材に不
良が発生したとき、不良が発生した接続部材のみを接合
部から容易に除去できるとともに、新たな接続部材を容
易に接合部へ接続できるので、全ての接続部材を配線手
段から除去することなしに、不良が発生した接続部材を
1個単位で修理できるといった利点が得られる。
【0036】請求項2記載の発明によれば、接続部材が
接合部へ半田付けによって接合されているので、請求項
1記載の発明によって得られる効果に加えて、確実に接
続部材を接合部へ接合できるといった利点が得られる。
【0037】請求項3記載の発明によれば、接続部材が
硬質金属を所定の形状に成形しめっきを施すことによっ
て形成されることにより、請求項1または2記載の発明
によって得られる効果に加えて、金などの軟質金属がワ
イヤボンディングによって成形されめっき処理が施され
ることによって形成された接続部材と異なり、接続部材
の部分的不良が発生したときでも不良箇所のみの部分的
な修理ができるといった利点が得られる。
【0038】請求項4記載の発明によれば、接続部材が
弾性的に変形することにより、半導体集積回路と接続部
材との間で圧力接触することによって生じる力を接続部
材が十分に吸収することができるので、請求項1、2ま
たは3記載の発明によって得られる効果に加えて、必要
以上の圧力を吸収し、適正な圧力で接続部材が半導体集
積回路と接触できるといった利点が得られる。
【0039】請求項5記載の発明によれば、接続部材が
略S字状の形状を有するので、請求項4記載の発明によ
って得られる効果に加えて、圧力接触による圧力方向に
対して直交方向に作用する力も十分に吸収できるといっ
た利点が得られる。
【0040】請求項6記載の発明によれば、接続部材の
形成工程と、接合工程とによって、配線手段に接合され
ていない状態で1個単位で接続部材を形成できるととも
に、形成された接続部材を1個単位で接合部に接合でき
るので、不良が発生した接続部材を1個単位で交換や修
復ができるといった利点が得られる。
【図面の簡単な説明】
【図1】本発明を適用した一例としてのプローブカード
を示した部分斜視図である。
【図2】本発明のプローブカードにプローブを接合する
方法を示した図である。
【図3】従来のプローブカードの構造を示す部分断面図
である。
【符号の説明】
1 配線基板(配線手段) 2 パッド(接合部) 3 プローブ(接続部材) 4 半田

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】半導体ウェハ上に形成された複数の半導体
    集積回路を試験するためのプローブカードであって、 半導体ウェハの各検査用電極と接続するための複数の接
    続部材と、 前記接続部材と電気的に接続されている配線手段とを備
    え、 前記接続部材は前記配線手段上に形成されている接合部
    に接合されていることを特徴とするプローブカード。
  2. 【請求項2】前記接続部材は前記接合部へ半田付けによ
    って接合されることを特徴とする請求項1記載のプロー
    ブカード。
  3. 【請求項3】前記接合部材は、硬質金属を所定の形状に
    成形しめっきを施すことによって形成されることを特徴
    とする請求項1または2記載のプローブカード。
  4. 【請求項4】前記接続部材は弾性的に変形する構造を有
    することを特徴とする請求項1、2または3記載のプロ
    ーブカード。
  5. 【請求項5】前記接続部材は略S字状の形状を有するこ
    とを特徴とする請求項4記載のプローブカード。
  6. 【請求項6】半導体ウェハ上に形成された複数の半導体
    集積回路を試験するためのプローブカードの製造方法で
    あって、 半導体ウェハの各検査用電極と接続するための接続部材
    を形成する工程と、 配線手段上に形成されている接合部に、形成された接続
    部材を接合する工程とを有することを特徴とするプロー
    ブカードの製造方法。
JP2000186584A 2000-06-21 2000-06-21 プローブカードおよびその製造方法 Pending JP2002005960A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000186584A JP2002005960A (ja) 2000-06-21 2000-06-21 プローブカードおよびその製造方法
US09/875,067 US20010054906A1 (en) 2000-06-21 2001-06-06 Probe card and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000186584A JP2002005960A (ja) 2000-06-21 2000-06-21 プローブカードおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2002005960A true JP2002005960A (ja) 2002-01-09

Family

ID=18686717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000186584A Pending JP2002005960A (ja) 2000-06-21 2000-06-21 プローブカードおよびその製造方法

Country Status (2)

Country Link
US (1) US20010054906A1 (ja)
JP (1) JP2002005960A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007107937A (ja) * 2005-10-11 2007-04-26 Japan Electronic Materials Corp プローブカードのプローブ交換方法及びプローブカード
JP2010504531A (ja) * 2006-09-21 2010-02-12 フォームファクター, インコーポレイテッド 導電性材料を用いた電子デバイスへの電気素子のアタッチメント
US7909666B2 (en) 2006-11-01 2011-03-22 Yamaichi Electronics Co., Ltd. Solder attached contact and a method of manufacturing the same
KR101355484B1 (ko) * 2007-07-24 2014-01-28 주식회사 코리아 인스트루먼트 프로브 카드 기단부 수선 방법 및 그에 의해 수선된 프로브카드

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
AU2002327490A1 (en) 2001-08-21 2003-06-30 Cascade Microtech, Inc. Membrane probing system
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
JP2007517231A (ja) 2003-12-24 2007-06-28 カスケード マイクロテック インコーポレイテッド アクティブ・ウェハプローブ
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
JP2008512680A (ja) 2004-09-13 2008-04-24 カスケード マイクロテック インコーポレイテッド 両面プロービング構造体
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
CN101176003A (zh) * 2005-02-24 2008-05-07 Sv探针私人有限公司 用于晶片测试装置的探测器
US7498825B2 (en) * 2005-07-08 2009-03-03 Formfactor, Inc. Probe card assembly with an interchangeable probe insert
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007107937A (ja) * 2005-10-11 2007-04-26 Japan Electronic Materials Corp プローブカードのプローブ交換方法及びプローブカード
JP2010504531A (ja) * 2006-09-21 2010-02-12 フォームファクター, インコーポレイテッド 導電性材料を用いた電子デバイスへの電気素子のアタッチメント
US7909666B2 (en) 2006-11-01 2011-03-22 Yamaichi Electronics Co., Ltd. Solder attached contact and a method of manufacturing the same
KR101355484B1 (ko) * 2007-07-24 2014-01-28 주식회사 코리아 인스트루먼트 프로브 카드 기단부 수선 방법 및 그에 의해 수선된 프로브카드

Also Published As

Publication number Publication date
US20010054906A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
JP2002005960A (ja) プローブカードおよびその製造方法
US6655023B1 (en) Method and apparatus for burning-in semiconductor devices in wafer form
US5884398A (en) Mounting spring elements on semiconductor devices
US5897326A (en) Method of exercising semiconductor devices
US5878486A (en) Method of burning-in semiconductor devices
US5983493A (en) Method of temporarily, then permanently, connecting to a semiconductor device
KR100278093B1 (ko) 반도체장치에탄성접촉구조물을장착하는방법
US5838160A (en) Integral rigid chip test probe
EP0792463B1 (en) Mounting spring elements on semiconductor devices
US6104201A (en) Method and apparatus for passive characterization of semiconductor substrates subjected to high energy (MEV) ion implementation using high-injection surface photovoltage
JP2000111576A (ja) コンタクトストラクチャのパッケ―ジング・相互接続
JP2002158264A (ja) プローブカード及びその製造方法
US20090058447A1 (en) Fault analyzer
JP2002031652A (ja) プローブカード、その修復方法及びその製造方法
JP2002164104A (ja) プローブカード
JP2715793B2 (ja) 半導体装置及びその製造方法
JP2002283049A (ja) コンタクトピンのはんだ付け方法およびコンタクトピン
JP2006525516A (ja) マッチングデバイスを利用するデバイスのプロービング
KR100548803B1 (ko) 프로브 카드의 프로브 핀 블록
JPH11224915A (ja) 半導体接続用基板
KR101024098B1 (ko) 프로브 본딩 방법
JPH08327689A (ja) コネクタおよびそれを用いる半導体検査方法ならびに装置
JP2005164480A (ja) プローブカード及びその製造方法
KR20060099745A (ko) 비지에이 패키지 검사장치
JPH1062488A (ja) ベアチップの位置決め構造、およびこれを用いたベアチップキャリア、バーンイン装置