JP2000111576A - コンタクトストラクチャのパッケ―ジング・相互接続 - Google Patents

コンタクトストラクチャのパッケ―ジング・相互接続

Info

Publication number
JP2000111576A
JP2000111576A JP11265177A JP26517799A JP2000111576A JP 2000111576 A JP2000111576 A JP 2000111576A JP 11265177 A JP11265177 A JP 11265177A JP 26517799 A JP26517799 A JP 26517799A JP 2000111576 A JP2000111576 A JP 2000111576A
Authority
JP
Japan
Prior art keywords
contact
packaging
interconnection
printed circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11265177A
Other languages
English (en)
Inventor
Mark R Jones
マーク・Ｒ・ジョーンズ
Theodore A Khoury
テオドール・Ａ・コーリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2000111576A publication Critical patent/JP2000111576A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 （修正有） 【課題】 高速で高周波数で半導体ウエハ，ＬＳＩパッ
ケージその他をテストすることができる接続技術を提供
する。 【解決手段】フォトリソグラフィ製法によりコンタクト
基板２０上に導電材料で形成されたコンタクトストラク
チャ３０と、一端が上記コンタクトストラクチャに電気
的に接続されその他端が上記コンタクト基板の端部に引
き渡されたコンタクトトレイス３２と、上記コンタクト
トレイスの上記他端と電気的に接続するためにプリント
回路基板６２上に設けられたプリント回路基板パッド３
８と、上記コンタクト基板の下部に設けられ、パッケー
ジング・相互接続に柔軟性を与えるためのエラストマ４
２と、上記エラストマと上記プリント回路基板との間に
設けられ、上記コンタクトストラクチャ、コンタクト基
板およびエラストマを支持するためのサポートストラク
チャ５２、とにより構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、対象物との電気
的接触をするためのコンタクト構造（コンタクトストラ
クチャ）についての、電気的パッケージング・相互接続
に関する。特に本発明は、コンタクト構造を、半導体ウ
エハ、半導体チップ、半導体部品パッケージ又はプリン
ト回路基板などをテストするのに使用するプローブカー
ドやその等価物に搭載するための、電気的パッケージ・
相互接続を、高周波数帯域、高集積度や高品質で実現す
る技術に関する。
【０００２】
【従来の技術】ＬＳＩやＶＬＳＩ回路のような、高密度
で高速度の電子部品をテストする場合には、高性能なプ
ローブコンタクタ、あるいはテストコンタクタを使用し
なければならない。本発明におけるコンタクト構造の電
気的パッケージ・相互接続は、半導体ウエハや半導体ダ
イのテスト、あるいはバーンインといった応用に限定さ
れるものではなく、半導体パッケージ部品やプリント回
路基板等のテストやバーンインへの応用、あるいは試験
以外のより一般的で広範囲な応用にも実施可能である。
しかし、説明を容易にするために、以下における本発明
の開示では、主に半導体ウエハテストで使用するプロー
ブカードへの応用を基にして、本発明の説明をする。
【０００３】被テスト半導体部品が半導体ウエハである
場合、ＩＣテスタのような半導体テストシステムは、一
般に自動ウエハプローバのような基板用ハンドラーに接
続して用いられる。そのような構成例を、第１図に示
す。この図において、半導体テストシステムは通常、別
のハウジングであるテストヘッド１００を有しており、
そのテストヘッド１００はケーブル束でテストシステム
本体に接続されている。テストヘッド１００と基板用ハ
ンドラ４００は、例えばマニピュレータ５００と駆動モ
ータ５１０により機械的に位置合わせされ、互いに機械
的電気的に接続される。試験される半導体ウエハは、基
板用ハンドラによって、テストヘッド上のテスト位置に
自動的に供給される。
【０００４】テストヘッド上で、被テスト半導体ウエハ
は、半導体テストシステムが発生するテスト信号を受け
る。被テスト半導体ウエハから、そのテスト信号の結果
として発生される出力信号は、半導体テストシステムに
送信され、そこで、期待値と比較され、被試験半導体ウ
エハ上のＩＣ回路が、正常に機能しているかどうかが検
証される。
【０００５】第１図および第２図において、テストヘッ
ド１００と基板用ハンドラ４００間は、インターフェイ
ス部１４０を介して接続されている。インターフェイス
部１４０は、テストヘッドの電気的回路配置に固有の回
路接続を有するパーフォーマンスボード１２０と、同軸
ケーブルと、ポゴピンと、コネクタ等で構成されてい
る。テストヘッド１００内には、テストチャンネルに対
応する多数のプリント回路基板１５０が設けられてい
る。
【０００６】これらのプリント回路基板１５０は、パー
フォーマンスボード１２０上の対応するコンタクト端子
１２１を受けるために、それぞれコネクタ１６０を有し
ている。基板用ハンドラー４００に対する接続位置を正
確に検知するために、フロッグリング１３０が、パーフ
ォーマンスボード１２０上に備え付けられている。フロ
ッグリング１３０は、ＺＩＦコネクターやポゴピンのよ
うな接続ピン１４１を多数有しており、それら接続ピン
１４１は、同軸ケーブル１２４を介して、パーフォーマ
ンスボード１２０上の接続端子１２１に接続されてい
る。
【０００７】第２図では、半導体ウエハのテストにおけ
る、基板用ハンドラ（ウエハプローバ）４００や、テス
トヘッド１００、およびインターフェイス部１４０の構
造をより詳細に示している。第２図に示してあるよう
に、テストヘッド１００は、基板用ハンドラ４００上に
設置され、インターフェイス部１４０を介して、基板用
ハンドラ４００に、機械的かつ電気的に接続される。基
板用ハンドラ４００では、被試験半導体ウエハ３００
を、チャック１８０上に搭載する。プローブカード１７
０は、被試験半導体ウエハ３００の上部に設けられてい
る。プローブカード１７０は、テスト時に回路端子、す
なわち被試験半導体ウエハ３００上のＩＣ回路の各コン
タクトターゲットと接触するための、多数のプローブコ
ンタクタ（例えばカンチレバーやニードル）１９０を有
している。
【０００８】プローブカード１７０の電気端子または接
触用リセプタクルは、フロッグリンク１３０に設置した
接続ピン１４１に、電気的に接続される。これら接続ピ
ン１４１はさらに、パーフォーマンス１２０のコンタク
ト端子１２１に接続され、そのコンタクト端子１２１
は、それぞれテストヘッド１００のプリント回路基板１
５０に、同軸ケーブル１２４を介して接続される。加え
て、プリント回路基板１５０は、例えば数百の内部ケー
ブルを有するケーブル束１１０を介して、半導体テスト
システム本体に接続されている。
【０００９】このような構成において、プローブコンタ
クタ１９０は、被試験半導体ウエハにテスト信号を送
り、結果としての出力信号を受けるために、チャック１
８０上にある半導体ウエハ３００の表面と接触する。被
試験半導体ウエハ３００が正常に機能しているかどうか
を検証するために、半導体ウエハ３００からの出力信号
を、半導体テストシステムが発生する期待値と比較す
る。
【００１０】第３図は、第２図のプローブカード１７０
の底面図である。この例では、プローブカード１７０に
は、ニードルまたはカンチレバーと呼ばれるプローブコ
ンタクタ１９０を上部に複数個設置した、エポキシリン
グが設けられている。第２図において、半導体ウエハ３
００を搭載したチャック１８０が上方に移動すると、カ
ンチレバー（プローブコンタクタ）１９０の先端は、半
導体ウエハ３００の接続パッドや接続バンプ（突起）に
接触する。カンチレバー１９０の他端は、電線１９４に
接続され、更にその電線１９４は、プローブカード１７
０に形成された伝送ラインに接続されている。伝送ライ
ンは、第２図のポゴピン１４１に接触するための、電極
１９７に接続されている。
【００１１】一般に、プローブカード１７０は、アース
層、電源層、および複数の信号送信ライン層により構成
される、ポリイミドの多層基板で形成されている。周知
のように、ポリイミドの例えば誘電率、プローブカード
１７０内の信号のインダクタンスとキャパシタンスのよ
うな様々なパラメターの平衡を保つようにすることで、
例えば５０オームのような、特性インピーダンスが得ら
れるように、各伝送ラインは設計されている。従って、
これら信号伝送ラインはインピーダンス整合しており、
被試験ウエハ３００に対する高周波数帯域での動作が実
現できる。このため定常状態では定常電流を供給し、被
試験部品の出力切り替え時には、高電流ピークを供給す
ることができる。またノイズ除去の為に、プローブカー
ド１７０には、電源層とグラウンド層間に、キャパシタ
１９３と１９５が設けられている。
【００１２】従来技術によるプローブカードにおける、
帯域の限界を説明するために、プローブカード１７０の
等価回路を第４図に示す。第４図（Ａ）と第４図（Ｂ）
に示すように、プローブカード１７０の信号伝送ライン
は、電極１９７から、ストリップライン１９６（インピ
ーダンス整合している）、電線１９４、そしてニードル
（カンチレバー）１９０に達している。第４図（Ｃ）に
示すように、電線１９４とニードル１９０はインピーダ
ンスマッチしていないので、高周波数帯域ではこれらの
部分は、インダクターＬとして作用する。電線１９４と
ニードル１９０の長さは、全体として２０−３０ｍｍ程
度であるから、被テスト部品の高周波数帯域でのテスト
では、大幅にその周波数が制限される。
【００１３】プローブカード１７０の周波数帯域を制限
する他の要素としては、第４図（Ｄ）と第４図（Ｅ）に
示すように、電源用ニードルとグラウンド用ニードルに
ある。テスト時に電源ラインが充分な電流を高速に被テ
スト部品に供給できるのであれば、部品テストにおける
動作帯域の制限は深刻ではない。しかし、電源を供給す
るために直列に接続される電線１９４とニードル１９０
（第４図（Ｄ））、そして、電源と信号をグラウンド接
続するために直列で接続される電線１９４とニードル１
９０（第４図（Ｅ））は、上記のように等価的にインダ
クターとなるため、高速の電流動作は大幅に制限され
る。
【００１４】また、電源ラインへのノイズやサージパル
スを除去することにより、テスト時の被テスト部品の適
切な機能が確保できるように、キャパシタ１９３と１９
５が、電源ラインとグラウンドラインの間に設置されて
いる。キャパシタ１９３は、例えば１０マイクロファラ
ッドのような比較的大きな値をとり、必要に応じてスウ
ィッチを用いて切り離しできる。キャパシタ１９５は、
例えば０．０１マイクロファラッドのような比較的小さ
な値をとり、ＤＵＴの近くに固定的に設けられている。
これらのキャパシタは、電源ラインに対する高周波数除
去（デカップリング）として作用する。
【００１５】従って、もっとも広く使用されている上記
のプローブコンタクタにおいては、その周波数帯域が２
００ＭＨｚ程度に制限されてしまい、最近の半導体部品
のテストには不十分となっている。半導体試験の業界で
は、現在では１ＧＨｚ以上の動作帯域となっているＩＣ
テスターの周波数帯域機能に、少なくとも等しい程度の
周波数帯域が、近い将来のプローブコンタクタに必要に
なるであろうと見られている。また、業界では、テスト
処理量を向上させるために、並列に（並列テスト）例え
ば３２個以上のような、多数の半導体部品、特にメモリ
ーのような半導体部品を取り扱えるプローブカードが望
まれている。
【００１６】上述した次世代テストの要求を満たすため
に、本特許出願の発明者は、１９９８年６月１９日提出
の米国特許出願番号09/099,614「フォトリソグラフィ行
程により作成するプローブコンタクタ」において、コン
タクト構造の新概念を提示している。この特許出願にお
いて、コンタクト構造はシリコン基板上又は誘電体基板
上に、フォトリソグラフィ行程を経て形成される。第５
図と第６図は上述の発明の概要を示している。第５図で
は、フォトリソグラフィ製法を用いて、コンタクト構造
３０の全てがシリコン基板２０上に形成されている。テ
スト時に半導体ウエハ３００が上昇すると、コンタクト
構造３０は、ウエハ３００上の対応するコンタクトター
ゲット（エレクトロード或いはパッド）３２０に接触す
る。
【００１７】このシリコン基板２０上の新規なコンタク
ト構造３０は、第３図に示すように、プローブカード上
に直接搭載することもできるし、またリードのついた従
来のＩＣパッケージなどのようなパッケージにモールド
し、そのパッケージをプローブカード上に搭載するよう
に形成することもできる。ただし、プローブカード又は
その同等物に対するコンタクト構造３０との間の、その
ようなパッケージング・相互接続については、上記特許
出願では言及していない。
【００１８】
【発明が解決しようとする課題】したがって、本発明の
目的は、新規なコンタクト構造（コンタクトストラクチ
ャ）を、半導体ウエハ，ＬＳＩパッケージその他をテス
トするために用いるプローブカード又はその同等物に対
して、パッケージング・相互接続する技術を提供するこ
とにある。
【００１９】また、本発明の他の目的は、新規なコンタ
クト構造を、プローブカード又はその等価物に対して、
パッケージング・相互接続を施すことにより、高速で高
周波数で半導体ウエハ，ＬＳＩパッケージその他をテス
トすることができる接続技術を提供することにある。
【００２０】また、本発明のさらに他の目的は、プロー
ブカード又はその等価物に対し、コンタクト構造の端部
から、パッケージング・相互接続が形成されるようにし
た、接続技術を提供することにある。
【００２１】また、本発明のさらに他の目的は、プロー
ブカード又はその等価物に対するコンタクト構造のパッ
ケージングおよび相互接続を、コンタクト構造の端部に
構成されたコンタクトトレイスとプリント回路基板上の
接続パッドとの間で形成する接続技術を提供することに
ある。
【００２２】また、本発明のさらに他の目的は、プロー
ブカード又はその等価物に対するコンタクト構造のパッ
ケージングおよび相互接続を、コンタクト構造の端部に
構成されたコンタクトトレイスとコネクタとの間で形成
する接続技術を提供することにある。
【００２３】また、本発明のさらに他の目的は、プロー
ブカード又はその等価物に対するコンタクト構造のパッ
ケージング・相互接続を、コンタクト構造の端部に構成
されたコンタクトトレイスとソルダー（半田）バンプと
の間で形成する接続技術を提供することにある。
【００２４】また、本発明のさらに他の目的は、プロー
ブカード又はその等価物に対するコンタクト構造のパッ
ケージング・相互接続を、コンタクト構造の端部に構成
されたコンタクトトレイスと導電性ポリマーとの間で形
成する接続技術を提供することにある。
【００２５】
【課題を解決するための手段】本発明では、半導体ウエ
ハ，半導体チップ、半導体パッケージ部品、プリント回
路基板その他をテストするためのプローブカード或いは
その等価物にて使用されるコンタクト構造の、電気的パ
ッケージングと相互接続を、コンタクト構造の端部に設
けられたコンタクトトレイスとプローブカード上の各種
の接続手段との間で形成する。
【００２６】本発明の１の態様におけるパッケージング
と相互接続は、フォトリソグラフィ製法により、コンタ
クト基板上に導電材料で形成されたコンタクトストラク
チャであって、そのコンタクト基板に対して直立に形成
されたベース部と、一端がベース部上に形成された水平
部と、その水平部の他端に形成された接触部とにより構
成されるコンタクトストラクチャと；そのコンタクト基
板上に形成され、一端が上記コンタクトストラクチャに
電気的に接続され、その他端が上記コンタクト基板の端
部に引き渡されたコンタクトトレイスと；上記コンタク
トトレイスの上記他端と電気的に接続するために、プリ
ント回路基板上に設けられたプリント回路基板パッド
と；上記コンタクト基板の下部に設けられ、上記パッケ
ージング・相互接続に柔軟性を与えるためのエラストマ
と；上記エラストマと上記プリント回路基板との間に設
けられ、上記コンタクトストラクチャ、コンタクト基板
およびエラストマを支持するためのサポートストラクチ
ャ、とにより構成される。
【００２７】本発明のもう１つの態様においては、その
コンタクトトレイスの他端を受け入れその他端との間で
電気的接続を実現するために、コネクタが設けられてい
る。本発明のさらに他の態様においては、そのコンタク
トトレイスの他端とプリント基板との間に導電バンプが
設けられて、その他端とプリント基板との間の電気的接
続を実現している。本発明のさらに他の態様において
は、そのコンタクトトレイスの他端とプリント基板との
間に導電ポリマーが設けられて、その他端とプリント基
板との間の電気的接続を実現している。
【００２８】本発明によれば、パッケージング・相互接
続は、次世代半導体技術のテストの必要事項を満たした
高周波帯域を実現できる。本発明のパッケージと相互接
続は、コンタクト構造のエッジ部を介して周辺部品・電
気接続をすることで、プローブカード上あるいはそれに
等価なものに、コンタクト構造を搭載することが出来
る。さらに、組み立てに用いる部品が全体的に比較的少
ないので、本発明のパッケージングは低コスト、高信頼
性、且つ高生産性で製造できる。
【００２９】
【発明の実施の形態】プローブカードとコンタクト構造
との間のパッケージング・相互接続を直接的に実現する
ために、あるいは、ＩＣパッケージを介して間接的にプ
ローブカードとコンタクト構造との間のパッケージング
・相互接続を形成するためのコンタクト構造の基本形態
を第６図（Ａ）−第６図（Ｃ）に示す。この例では、そ
のようなパッケージング・相互接続を形成するために、
コンタクト構造から引き出される電気的信号路の３種類
の基本形態を示している。
【００３０】第６図（Ａ）は、そのような電気相互接続
を、基板の上部で形成するための構成例を示す。第６図
（Ｂ）は、そのような電気相互接続を、基板の底部で形
成するための構成例を示す。第６図（Ｃ）は、そのよう
な電気相互接続を、基板の端部で形成するための構成例
を示す。現存するほとんどのタイプのＩＣパッケージの
デザインやプローブカードのデザインにおいても、第６
図（Ａ）−第６図（Ｃ）の相互接続の、いずれか１つを
採用することができる。
【００３１】第６図（Ａ）−第６図（Ｃ）の各例では、
符号ａとしても示されているコンタクトトレイス３２を
有している。このコンタクトトレイス３２は、プローブ
カードとの電気的接続を形成するため、又はプローブカ
ードへ仲介物を経由して電気的接続を形成するためのも
のである。コンタクト構造３０は、縦部ｂおよびｄ、横
部（横ビーム）ｃおよび先端部ｅで構成される。コンタ
クト構造３０の先端部ｅは、第３図に示したように、コ
ンタクトターゲットに押されたときに擦り付け（スクラ
ビング）の効果を達成するように、鋭利な形状であるこ
とが望ましい。横部ｃのバネ力は、コンタクトターゲッ
ト３２０に対し、適切なコンタクト力（接触圧力）をも
たらす。本願の発明者は、コンタクト構造３０とコンタ
クトトレイス３２をシリコン基板２０に形成するための
製造方法を、上記の米国特許出願番号０９／０９９６１
４に詳細に開示している。
【００３２】本発明では、コンタクト構造のパッケージ
・相互接続は、第６図（Ｃ）に示すように、その端部に
コンタクトトレイスを有する形態（エッジ型コンタクト
トレイス）のコンタクト構造について、そのパッケージ
ング・相互接続を対象とするものである。エッジ型のパ
ッケージング・相互接続に関する本発明の様々な実施例
を、図面を参照にして以下に詳細に説明する。
【００３３】第７図−第１０図は、本発明の第１の実施
例であり、エッジ型コンタクトトレイスが、プリント回
路基板上に設けられた相互接続パッドに接続される。第
７図の第１実施例では、コンタクト基板２０上に形成さ
れたコンタクト構造３０は、電気的にコンタクトトレイ
ス３２と接続しており、そのコンタクトトレイスは上記
したエッジ型コンタクトトレイスとなっている。コンタ
クト基板２０は、通常はシリコン基板であるが、他の材
料、例えばガラスエポキシ基板、ポリイミド基板、セラ
ミック基板、アルミナ基板のような誘電材料を用いるこ
とも可能である。コンタクトトレイス３２の終端は、プ
リント回路基板（ＰＣＢ）６２上に設けられたＰＣＢ相
互接続パッド３８に接続される。第７図のほぼ中心に示
すように、コンタクト基板２０は、エラストマ４２とサ
ポートストラクチャ（支持構造）５２を介して、ＰＣＢ
基板６２上に搭載されている。コンタクト基板２０、エ
ラストマ４２、サポートストラクチャ５２およびＰＣＢ
基板６２は、例えば接着剤（図示せず）で互いに固定さ
れている。
【００３４】コンタクトトレイス３２とＰＣＢパッド３
８との間の電気的な接続は、例えばサーモソニック（熱
音波）ボンド、サーモコンプレッション（熱圧縮）ボン
ド、ウルトラソニック（超音波）ボンド等の技術を含む
様々な接続技術によって確立される。また、他の態様に
おいては、そのような電気的接続は、例えばスクリーン
印刷ハンダペーストを用いた表面実装技術によって実現
される。ハンダ付行程は、この技術分野では周知のハン
ダペーストや他の半田材料におけるリフロウ（溶融凝
固）特性に基づいて行われる。
【００３５】ＰＣＢ６２は、それ自体が第３図に示すプ
ローブカードであるか、あるいはプローブカードとは別
個に設けられ、直接的または間接的にプローブカードに
搭載される。前者の場合には、ＰＣＢ６２は、第２図に
示すような方法を用いて、ＩＣテスタのようなテストシ
ステムのインターフェイス部と直接的に接触する。後者
の場合には、ＰＣＢ６２は、プローブカード上の次のレ
ベルの接続メカニズムに対して電気的接続を確立するた
めに、ピン接合あるいは導電性ポリマー等により接合す
る。そのようなピン接合や導電性ポリマーを介したＰＣ
Ｂ６２とプローブカードとの電気接続の場合は、フィー
ルド（現場）での修理が可能である。
【００３６】ＰＣＢ６２は多層構造でもよい。多層構造
では、信号の高帯域化、電源回路のフィルタのための高
周波数分布キャパシタンス、さらに高密度ピン数（Ｉ／
Ｏピンとそれに関連する信号通路の数）を実現できる。
ＰＣＢ６２の材料例としては、スタンダード高性能ガラ
スエポキシ樹脂がある。他の材料例としては、セラミッ
クがあり、セラミックの場合、半導体ウエハやパッケー
ジされたＩＣ部品のバーンインテストのような高温度下
での使用において、温度膨張率（ＣＴＥ）のミスマッチ
（不整合）を最小にすることが期待できる。
【００３７】サポートストラクチャ（支持構造）５２
は、コンタクト構造のパッケージング・相互接続におけ
る強度を確立するためのものである。サポートストラク
チャ５２は、例えば、セラミック、モールドしたプラス
チックまたは金属により構成される。エラストマ４２
は、このような技術応用において潜在的に存在するプラ
ナライゼーション（表面不平坦）を克服するために、本
発明のパッケージング・相互接続におけるフレキシビリ
ティを実現するためのものである。エラストマ４２はま
た、コンタクト基板２０とＰＣＢ基板６２との間におけ
る、温度膨張率（ＣＴＥ）の係数のミスマッチを吸収す
る役割も果たす。
【００３８】コンタクトトレイス３２の長さは、例えば
数１０マイクロメーターから数百マイクロメータの範囲
である。このように信号経路が短いので、本発明のパッ
ケージング・相互接続は、数ＧＨｚやそれ以上の高周波
数帯域で容易に機能できる。また、比較的に少量の部品
で組み立てられているので、本発明のパッケージング・
相互接続は、生産性が高く、低価格、高信頼性を実現で
きる。
【００３９】第８図は本発明による第１実施例のもう一
つの例を示す。コンタクトトレイス３２２は下向きに曲
がっており、表面実装技術で使用される標準的な「ガル
ウイング・リード」に類似した、カモメの羽（ガルウイ
ング）の形状を有している。コンタクトトレイス３２２
がガルウイング形なので、ＰＣＢ基板６２２上のＰＣＢ
相互接続パッド３８は、第７図のものより下の位置にあ
る。換言すれば、ＰＣＢ基板６２２の厚さは、第７図の
ＰＣＢ基板６２の厚さよりも小さい。従って、第８図の
例では、ＰＣＢパッド３８とコンタクトトレイス３２２
の間の接続部の上部には、より大きな縦方向のスペース
が得られる。
【００４０】上記したコンタクトレイス３２２の特有な
リード形状（下部への曲がり、ガルウイングリード）の
ために、そのリードの作成には特殊なツールが必要とな
り得る。しかし、半導体部品の試験に用いられる場合に
は、コンタクトトレイスとＰＣＢパッドとの間の相互接
続は、極めて多数、例えば数百の接続数が用いられるの
で、そのような多数のコンタクトトレイス用に固有のツ
ールを標準化して使用しても不合理ではない。
【００４１】コンタクトトレイス３２２とＰＣＢパッド
３８との間の電気的接続は、表面実装技術（ＳＭＴ）を
用いて実施される。表面実装技術における、そのような
接続としては、そのスクリーンプリント・ハンダペース
トの使用や、サーモソニックボンド、サーモコンプレッ
ションボンド、ウルトラソニックボンド技術がある。本
発明においては、コンタクト構造３０とコンタクトトレ
イス３２２に係わる部品のサイズや信号通路の長さが非
常に小さい。したがって第８図の相互接続・パッケージ
ングは、例えば数ＧＨｚのような非常に高周波の帯域で
動作できる。さらに、組み立てる部品が数が少なく単純
であるので、本発明の相互接続・パッケージングは、生
産性が高く、低価格で且つ信頼性を高く形成できる。
【００４２】第９図は、本発明の第１実施例の更に他の
例を示す。この例では、２つのガルウイングリードＡと
Ｂが、コンタクト構造３０に接続されたコンタクトトレ
イス３２３に設けられている。第９図でガルウイングリ
ードＡは、ガルウイングリードＢよりも、より上側でか
つ外側に備えられている。ガルウイングリードＡはＰＣ
Ｂパッド３８に接続されており、ガルウイングＢはＰＣ
Ｂパッド３９に接続されている。ＰＣＢパッド３８と３
９をその上に備えるために、ＰＣＢ基板６２３は、その
端部がより厚く、例えば段のようになっていおり、その
上にＰＣＢパッド３８を搭載し、その端部の内側に隣接
する部分は、ＰＣＢパッド３９を搭載するために、より
薄く構成されている。
【００４３】上記したコンタクトレイス３２３の特有な
リード形状（下部への曲がり、ガルウイングリード）の
ために、そのリードの作成には特殊なツール（工具）が
必要となり得る。所定のピッチ間隔で多数のコンタクト
トレイスを用いる場合、それに固有のツールを用意して
も不合理ではない。コンタクトトレイス３２３とＰＣＢ
パッド３８および３９との間の電気的接続は、表面実装
技術（ＳＭＴ）を用いて実施される。表面実装技術にお
ける、そのような接続技術としては、スクリーンプリン
ト・ハンダペーストの使用や、サーモソニックボンド、
サーモコンプレッションボンド、ウルトラソニックボン
ド技術がある。
【００４４】上述のような重複構造のガルウイングリー
ドＡとＢを有するので、コンタクトトレイス３２２は、
縦方向に信号通路を拡散（ファンアウト）する。これ
は、信号や電力を２つ以上の経路を通して分配するのに
便利である。ファンアウトのもう一つの利点は、コンタ
クトパッドの数を増やすこと、すなわち、コンタクトパ
ッド間の有効ピッチ（距離）を減少きることである。第
８図の例の場合と同様に、第９図のコンタクトトレイス
３２３の形状により、コンタクトトレイス３２３とＰＣ
Ｂパッド３８、３９との間の接続箇所の上部に、縦方向
の空間を得ることができる。
【００４５】第１０図は、本発明の第１実施例のさらに
他の例を示している。この例では、コンタクトトレイス
３２４は、表面実装技術で一般に使用されているＪリー
ドのような形状を有している。Ｊリードはコンタクト基
板２０２の端部に設けられ、その端部を囲むように形成
されている。コンタクトトレイス３２４の底表面（Ｊリ
ード）は、ＰＣＢ基板６２４上のＰＣＢパッド３８２に
接続される。第１０図に示すように、コンタクトトレイ
ス３２４のＪリード形状に対応して、サポートストラク
チャ（支持構造）５２２とＰＣＢ基板６２４は、上述し
たサポートストラクチャやＰＣＢ基板と、その形状が少
し異なる。
【００４６】上記したコンタクトレイス３２４の特有な
リード形状（Ｊリード）のために、そのリードの作成に
は特殊なツールが必要となり得る。所定のピッチ間隔で
多数のコンタクトトレイスを用いる場合、それに固有の
ツールを用意しても不合理ではない。コンタクトトレイ
ス３２４とＰＣＢパッド３８２との間の電気的接続は、
表面実装技術（ＳＭＴ）を用いて実施される。表面実装
技術における、そのような接続技術としては、スクリー
ンプリント・ハンダペーストの使用や、サーモソニック
ボンド、サーモコンプレッションボンド、ウルトラソニ
ックボンド技術がある。
【００４７】Ｊリードを有するコンタクトトレイス３２
４の構造は、その大部分がコンタクト基板２０２で支え
られているので、より高い強度を実現できる。この例の
さらに他の利点は、コンタクトトレイス３２４の長さ
が、コンタクト基板２０２の長さとほぼ等しいことであ
る。換言すれば、第１０図におけるリード形状とＰＣＢ
基板への取り付け構造では、コンタクト基板２０２によ
り使用される平面面積以上には、追加の面積を必要とし
ない。
【００４８】第１１図と１２図は本発明の第２実施例を
示しており、エッジ型コンタクトトレイスは、プリント
回路基板や他の構造に設けられたコネクタに結合され
る。第１１図の例では、コンタクトトレイス３２５はコ
ンタクト基板２０上に形成され、そのコンタクトトレイ
ス３２５は、サポートストラクチャ（支持構造）５２３
上に設けられたコネクタ４６に接続される。通常は、コ
ンタクト基板２０はシリコン基板で構成されるが、ガラ
スエポキシ、ポリイミド、セラミック、アルミナのよう
な、他の誘電体基板を使用することも可能である。
【００４９】この例では、表面実装技術に広く使用さ
れ、第８図の例でも用いられている、ガルウイングに類
似した形状のコンタクトトレイス３２５を有している。
第１１図のほぼ中心部において、エラストマ４２を介し
て、サポートストラクチャ５２３上にコンタクト基板２
０が搭載されている。コンタクト基板２０とエラストマ
４２およびサポート構造５２３は、相互に、例えば接着
剤（図示せず）により取り付けられている。
【００５０】コネクタ４６は取り付け機構（図示せず）
を介して、機械的にサポートストラクチャ５２３に固定
される。コンタクトトレイス３２５の一端は、コネクタ
４６のリセプタクル（図示せず）に挿入されている。こ
の技術分野では周知のように、そのようなリセプタクル
は、コンタクトトレイス３２５の一端を受け入れるとき
に、充分な接触圧力を供給できるようなバネ構造を有し
ている。またこの技術分野では周知のように、そのよう
なリセプタクルの内面は、金、銀、パラジウム、または
ニッケルのような導電金属材料が用いられている。
【００５１】コネクタ４６は、直線的あるいは直角的な
ピンを一体的に有しており、それらのピンはプリント回
路基板（ＰＣＢ）への直接接続が可能なように、上述の
リセプタクルに接続されている。コネクタ４６をその上
部に搭載するためのＰＣＢは、固定的なものでもフレキ
シブルなものでもよい。この技術分野では周知のよう
に、フリキシブルＰＣＢは、フレキシブルな基板材料上
に形成され、平坦なケーブルを有している。あるいは、
コネクタ４６は同軸ケーブルに一体的に取り付けられ、
コンタクトトレイス３２５を受け入れるために、リセプ
タクルが同軸ケーブルの内部コンダクタに接続されるよ
うな構成でもよい。コネクタ４６と、コンタクトトレイ
ス３２５またはサポートストラクチャ５２３との間の接
触は、永続的なものではなく、このためフィールドでの
交換やコンタクト部の修理が可能である。
【００５２】コンタクト基板２０は、一般的にはシリコ
ン基板であるが、ガラスエポキシ、ポリイミド、セラミ
ック、アルミナ等のような他のタイプの基板も使用でき
る。サポートストラクチャ５２３は、コンタクト構造の
パッケージング・相互接続における物理的な強度を確立
するためのものである。サポートストラクチャ５２３
は、例えば、セラミックや、モールドプラスチックやモ
ールド金属で構成されている。エラストマ４２は、本発
明のパッケージング・相互接続における、表面の平坦化
（プラナリゼイション）を実現するために、フレキシビ
リティを得るためのものである。またエラストマ４２
は、コネクタ４６を搭載するコンタクト基板２０とＰＣ
Ｂ基板との間の、温度膨張率のミスマッチを緩和する機
能も果たす。
【００５３】コンタクトトレイス３２５の長さの例とし
ては、数十マイクロメータから数百マイクロメータの範
囲である。このように信号経路が短いので、本発明のパ
ッケージング・相互接続は、数ＧＨｚやそれ以上の高周
波数帯域で容易に機能できる。また、比較的に少量の部
品で組み立てられているので、本発明のパッケージング
・相互接続は、生産性が高く、低価格、高信頼性を実現
できる。ガルウイング形状のコンタクトトレイス３２５
は、その製造のために特別な工具が必要となりうる。そ
のような工具は、所定のピッチ間隔のコンタクトトレイ
スを多数製造するために、規格化して用いることができ
る。コンタクトトレイス３２５の上記のような形状によ
り、縦方向に空間が得られる。
【００５４】第１２図は、本発明の第２実施例のもう一
つの例を示す。この例では、コンタクトストラクチャ
（構造）３０に接続されたコンタクトトレイス３２６
に、２つのリードＡとＢが設けられている。リードＡと
リードＢは、図１１の例と同様にガルウイング型であ
る。リードＡは、第９図に示すようにリードＢの上部に
位置づけられている。電気的接続を確立するために、リ
ードＡとＢは、対応するコネクタ４６２のリセプタクル
（図示せず）に挿入される。コネクタ４６２はサポート
ストラクチャ５２３に機械的に取り付けられている。
【００５５】上述のコンタクトトレイス３２６のリード
の形状（下曲がり、ガルウイングリード）により、その
リードを形成をするためには、特別な工具が必要となり
得る。そのような工具は、所定ピッチ間隔で多数のコン
タクトトレイスを作るためには、規格化して使用しても
よい。階層構造のガルウイングリードＡとＢを有してい
るので、コンタクトトレイス３２６は、縦方向にファン
アウト（経路の分配）を確立できる。これは、信号や電
力を２つ以上の電気通路に供給するのに便利である。他
の利点としては、コンタクトパッドの数を増加させるこ
と、すなわち、コンタクトパッド間の有効ピッチ（距
離）を減少できることである。第１１図の例と同様に、
第１２図のコンタクトトレイス３２６は、コンタクトト
レイス３２６とコネクタ４６２の接続部上に縦方向の空
間を得ることができる。
【００５６】図１３−１６は、本発明の第３実施例を示
しており、この実施例では、エッジ型コンタクトトレイ
スが、プリント回路基板上に設けられた接続パッドに、
導電バンプを経由して結合している。第１３図の例で
は、コンタクトトレイス３２は、コンタクト基板２０上
に形成される。コンタクト基板としては通常はシリコン
基板であるが、ガラスエポキシ、ポリイミド、セラミッ
ク、アルミナ基板のような、誘電材料も使用できる。コ
ンタクトトレイス３２は、導電バンプ５６を介して、Ｐ
ＣＢ基板６２５上に設けられたＰＣＢ（プリント回路基
板）パッド３８に接続される。
【００５７】この例では、コンタクトトレイス３２は、
第７図に示す例と同様に、直線形状を有している。第１
３図のほぼ中央に、コンタクト基板２０は、サポートス
トラクチャ（支持構造）５２とエラストマ４２を介し
て、ＰＣＢ基板６２５に搭載されている。コンタクト基
板２０、エラストマ４２、サポートストラクチャ５２、
およびＰＣＢ基板６２５は、例えば接着剤（図には無
い）により相互に取り付けられている。
【００５８】熱を加えることにより、導電バンプ５６は
ＰＣＢパッド３８に溶解凝固（リフロー）し、コンタク
トトレイス３２とＰＣＢパッド３８とを接続する。導電
バンプ５６の例としては、標準的なハンダボール技術で
使用しているハンダバンプがある。導電バンプの他の例
としては、プラズマアシステド・ドライハンダ技術で使
用しているフラックスレスハンダボールがある。
【００５９】導電バンプ５６の更に他の例は、導電ポリ
マーバンプやコンプライアントバンプであり、それらに
おいては、バンプとしてポリマーを用いている。ポリマ
ーを用いた導電バンプでは、パッケージング・相互接続
における、プラナリゼイション（平面の不均一性）問題
やＣＴＥ（温度膨張係数）ミスマッチを最小にできる働
きがある。ハンダの場合のような金属の溶解凝固（リフ
ロー）がないので、コンタクト点間でのブリッジを防止
できる。導電ポリマーバンプは、スクリーンプリント導
電接着剤で構成される。コンプライアントバンプは、金
属コーティング付きのポリマーコアで構成される。この
ポリマーは一般に金メッキされており、弾力性を有して
いる。導電バンプ５６の更に他の例は、制御コラプスチ
ップ接続技術で使用されるバンプであり、そのハンダバ
ンプは蒸着行程で形成される。
【００６０】ＰＣＢ基板６２５自体が図３に示すような
プローブカードであるか、あるいはプローブカードとは
別個に設けられて、プローブカードに直接的又は間接的
に搭載される。前者の場合は、ＰＣＢ基板６２５は、第
２図に示すＩＣテスタのようなテストシステムのインタ
ーフェイスに直接接触して設けられる。後者の場合、Ｐ
ＣＢ基板６２５は、次レベルの電気的接続を確立するた
めに、ピン結合あるいは導電ポリマー等によりプローブ
カードに固定される。ピン結合あるいは導電ポリマーに
よるＰＣＢ基板６２５とプローブカードとの電気接続の
場合、フィールドでの修理が可能である。
【００６１】ＰＣＢ基板６２５は多層基板構造を用いて
も良い。多層基板構造の場合、高帯域信号、高周波分布
キャパシタンス、電力供給部分の高周波数除去用チップ
キャパシタンス、および高ピンカウント（Ｉ／Ｏピン
と、その関連する信号経路の数）が実現できる。ＰＣＢ
基板６２５の材料の例としては、標準的な高性能ガラス
エポクシ樹脂がある。他の材料の例は、セラミックであ
り、半導体ウエハやパッケージＩＣ部品のバーンインテ
ストのような高温度の応用において、温度膨張率（ＣＴ
Ｅ）係数のミスマッチを最小にする役割を果たす。
【００６２】サポートストラクチャ５２は、コンタクト
構造のパッケージング・相互接続における物理的強度を
得るためのものである。サポートストラクチャ５２は、
例えば、セラミック、モールドプラスチック、あるいは
金属で構成されている。エラストマ４２は、プラナリゼ
イション（平面の不均一性）を克服するために、本発明
のパッケージングと相互接続におけるフレキシビリティ
ーを実現するためのものである。エラストマ４２は、コ
ンタクト基板２０とＰＣＢ基板６２５との間の、温度膨
張比率のミスマッチを緩和する働きもある。
【００６３】コンタクトトレイス３２の長さの例として
は、数十マイクロメータから数百マイクロメータの範囲
である。このように信号経路が短いので、本発明の相互
接続・パッケージングは、数ＧＨｚやそれ以上の高周波
領域でも容易に機能できる。また、組み立てに要する部
品点数がより少ないので、本発明のパッケージング・相
互接続は、生産性が高く、且つ低価格、高信頼性を実現
できる。
【００６４】第１４図は、本発明の第３実施例のもう１
つの例を示す。この例でコンタクトトレイス３２７は下
側に曲がっており、第８図や第１１図の例と同様に、表
面実装技術に使用されている標準的な「ガルウイングリ
ード」に類似したガルウイング形状を有している。コン
タクトトレイス３２７がガルルウイング形状のため、Ｐ
ＣＢ基板６２６上のＰＣＢ相互接続パッド３８は、第１
３図の接続パッド３８より下方に位置している。この例
では、ＰＣＢ基板６２６は全体にわたって平坦な表面を
しており、段は設けられていない。従って、ＰＣＢパッ
ド３８とコンタクトトレイス３２７との間の接続部の上
方に、十分な空間を得ることができる。
【００６５】上述したコンタクトトレイス３２７のリー
ドの形状（下部に曲がり、ガルウイングリード）のため
に、そのリードを製造するために特殊な工具が必要とな
り得る。そのような工具は、所定のピッチ間隔でコンタ
クトトレイスを多数製造するために、規格化して使用し
ても良い。使用部品のサイズが微少であり、かつコンタ
クト構造３０とコンタクトトレイス３２７との経路が短
いので、第１４図の例は、数ＧＨｚのような高周波数領
域で機能できる。そのうえ、組み立てに要する部品点数
が少なく単純な構造であるので、本発明のパッケージン
グと相互接続は、低コスト、高性能性、且つ高信頼性を
実現できる。
【００６６】第１５図は、本発明の第３実施例の他の例
を示している。この例では、２つのガルウイングリード
ＡとＢが、コンタクト構造３０に接続されたコンタクト
トレイス３２８に設けられている。ガルウイングリード
Ａは、ガルウイングＢよりも、第１５図においてより上
側かつ外側の位置に設けらている。ガルウイングリード
Ａは、導電バンプ５６を介して、ＰＣＢ接続パッド３８
に接続されている。ガルウイングリードＢは、導電バン
プ５７を介して、ＰＣＢ接続パッド３９に接続されてい
る。ＰＣＢ接続パッド３８と３９とを保持するために、
ＰＣＢ基板６２７はＰＣＢパッド３８を搭載するため
の、より大きな厚さの端部（エッジ）部、すなわち段を
有し、その内側に隣接して、ＰＣＢパッド３９を搭載す
るために、より小さな厚さの内側部を有する。
【００６７】上述のコンタクトトレイスのリードの固有
な形状（下向き曲がり、ガルウイングリード）のため
に、その製造には特殊な工具を必要としうる。そのよう
な工具は、ある所定ピッチで多数のコンタクトトレイス
を製造する場合には、規格化して使用しても良い。コン
タクトトレイス３２８はこのような多重構造ガルウイン
グリードＡとＢを有するので、その縦方向にファンアウ
ト（信号通路の分配）を実現できる。これは、２つ以上
の経路に、信号や電力を供給するのに便利である。他の
利点としては、コンタクトパッドの数を増加させるこ
と、すなわち、コンタクトパッド間の実効的ピッチ（距
離）を減少できることである。第１４図の例と同様に、
第１５図のコンタクトトレイス３２８は、コンタクトト
レイス３２８とＰＣＢパッド３８、３９との接続部の上
方に空間を得ることができる。
【００６８】第１６図は、本発明の第３実施例の更に他
の例を示す。この例では、コンタクトトレイス３２９
は、表面実装技術で使用されるＪリードに類似した形状
をしている。Ｊリードはコンタクト基板の端部（エッ
ジ）を取り囲むような形で、コンタクトト基板２０２に
形成されている。コンタクトトレイス３２９（Ｊリー
ド）の底表面は、導電バンプ５６を介して、ＰＣＢ基板
６２８上のＰＣＢパッド３８に接続されている。サポー
トストラクチャ５２５とＰＣＢ基板６２８の形状は、コ
ンタクトトレイス３２９の形状に合うように、上述の例
とは少し異なっている。上述のコンタクトトレイス３２
９のリードの形（Ｊリード）は、その製造に、特殊な工
具を必要としうる。そのような機械は、所定ピッチ間隔
で多数のコンタクトトレイスを製造するときは、規格化
して使用しても良い。
【００６９】Ｊリードを有するコンタクトトレイス３２
９の構造は、その大部分がコンタクト基板２０２で支持
されているので、より高い強度を実現できる。この例の
更にもう１つの利点は、コンタクトトレイス３２９の長
さが、コンタクト基板２０２の長さとほぼ等しいことで
ある。換言すれば、第１６図のリード形状とそのＰＣＢ
基板への取り付けにおいては、コンタクト基板２０２の
使用する面積以上には、付加的な横方向の面積を要しな
い。
【００７０】第１７図−２０図は、本発明の第４実施例
を示す。この実施例では、エッジ型コンタクトトレイス
は、導電ポリマーを介して、プリント回路基板上の接続
パッドに接続される。第１７図の例で、コンタクトトレ
イス３２はコンタクト基板２０上に形成されており、導
電ポリマー６６を介して、ＰＣＢ基板６２５上に設けら
れたＰＣＢ（プリント回路基板）パッド３８に接続され
る。コンタクト基板２０は通常はシリコン基板である
が、ガラスエポキシ、ポリイミド、セラミック、アルミ
ナ等の誘電材料による基板も使用できる。
【００７１】この例では、コンタクトトレイス３２は、
第７図や第１３図の例に示すのと同様に、直線形状を有
している。第１７図のほぼ中央に、コンタクト基板２０
が、サポートストラクチャ５２とエラストマ４２を介し
て、ＰＣＢ基板６２５上に取り付けられている。コンタ
クト基板２０、エラストマ４２、サポートストラクチャ
５２、およびＰＣＢ基板６２５は、例えば接着剤（図示
せず）により、相互に取り付けられている。
【００７２】通常ほとんどの導電ポリマーは、縦方向あ
るいは所定角度の方向では、対向する電極間で導電性を
示し、横方向では導電性を有しないように設計されてい
る。導電ポリマー６６の例としては、導電エラストマで
あり、そのエラストマの両極表面に、突起するように充
填された導電線を有している。
【００７３】導電ポリマー６６としては、他に各種のタ
イプが可能であり、アニソトロピック（異方性）導電接
着剤、アニソトロピック（異方性）導電フィルム、アニ
ソトロピック（異方性）導電ペースト、アニソトロピッ
ク（異方性）導電粒等がある。アニソトロピック導電接
着剤は、互いに接触しない導電粒が埋め込まれている。
２つのエレクトロード（電極）間に設けられた導電接着
剤を、所定位置で押しつけることにより、両電極間に導
電通路が形成される。アニソトロピック導電フィルム
は、互いに接触しない導電粒が埋め込まれた、薄い誘電
体樹脂である。電極間に設けられた導電フィルムを、所
定位置で押しつけることにより、両電極間に導電通路が
形成される。
【００７４】アニソトロピック導電ペーストは、スクリ
ーンプリントペーストであり、互いに接触しない導電粒
が埋め込まれている。２つの電極間に設けられた導電ペ
ーストを、所定位置で押しつけることにより、両電極間
に導電通路が形成される。アニソトロピック導電粒は、
導電粒をごく薄い誘電体樹脂層内に包み込み、かつ電気
絶縁のためにコーティングしたものである。２つの電極
間に設けられた導電粒を、所定位置で押しつけ、誘電体
のコーティングを破壊することにより、両電極間に導電
通路が形成される。
【００７５】ＰＣＢ基板６２５自体が図３に示すような
プローブカードであるか、あるいはプローブカードとは
別個に設けられて、プローブカードに直接的又は間接的
に搭載される。前者の場合は、ＰＣＢ基板６２５は、第
２図に示すＩＣテスタのようなテストシステムのインタ
ーフェイスに直接接触して設けられる。後者の場合、Ｐ
ＣＢ基板６２５は、次レベルの電気的接続を確立するた
めに、ピン結合あるいは導電ポリマー等によりプローブ
カードに固定される。ピン結合あるいは導電ポリマーに
よるＰＣＢ基板６２５とプローブカードとの電気接続の
場合、フィールドでの修理が可能である。
【００７６】ＰＣＢ基板６２５は多層基板構造を用いて
も良い。多層基板構造の場合、高帯域信号、高周波分布
キャパシタンス、電力供給部分の高周波数除去用チップ
キャパシタンス、および高ピンカウント（Ｉ／Ｏピン
と、その関連する信号経路の数）が実現できる。ＰＣＢ
基板６２５の材料の例としては、標準的な高性能ガラス
エポキシ樹脂がある。他の材料の例は、セラミックであ
り、半導体ウエハやパッケージＩＣ部品のバーンインテ
ストのような高温度の応用において、温度膨張率（ＣＴ
Ｅ）係数のミスマッチを最小にする役割を果たす。
【００７７】サポートストラクチャ５２は、コンタクト
構造のパッケージングと相互接続の物理的強度を得るた
めのものである。サポートストラクチャ５２は、例え
ば、セラミック、モールドプラスチック、あるいは金属
で構成されている。エラストマ４２は、プラナリゼイシ
ョン（平面の不均一性）を克服するために、本発明のパ
ッケージング・相互接続におけるフレキシビリティーを
実現するためのものである。エラストマ４２は、コンタ
クト基板２０とＰＣＢ基板６２５との間の、温度膨張比
率のミスマッチを緩和する働きもある。
【００７８】コンタクトトレイス３２の長さの例として
は、数十マイクロメータから数百マイクロメータの範囲
である。このように信号経路が短いので、本発明の相互
接続・パッケージングは、数ＧＨｚやそれ以上の高周波
領域でも容易に機能できる。また、組み立てに要する部
品点数がより少ないので、本発明のパッケージング・相
互接続は、生産性が高く、且つ低価格、高信頼性を実現
できる。
【００７９】第１８図は、本発明の第４実施例のもう１
つの例を示す。コンタクトトレイス３２７は、下側に曲
がっており、表面実装技術で使用され、第８図、第１１
図、第１４図の例でも使用している、標準低な「ガルウ
イングリード」に類似した形状を有している。コンタク
トトレイス３２７がガルウイング型なので、ＰＣＢ基板
６２６上のＰＣＢ相互接続パッド３８は、第１７図のそ
れよりもより下方に位置づけられている。この例では、
ＰＣＢ基板６２６は、全体により平らな表面をしてお
り、端部に段部を有しない。従って、第１８図の例で
は、ＰＣＢ相互接続パッド３８、導電ポリマー６６、コ
ンタクトトレイス３２７間の接続部分の上部に縦方向の
空間が得られる。
【００８０】上述のコンタクトトレイス３２７のリード
形状（下曲がりで、ガルウイングリード）は、その製造
に、特殊な工具を必要としうる。そのような工具は、所
定のピッチ間隔でのコンタクトトレイスを多数製造する
ために、規格化して用いても良い。このパッケージング
に使用する部品サイズが小であり、且つコンタクト構造
３０とコンタクトトレイス３２７間の経路が短いため
に、第１８図の例によるパッケージングは高周波帯域で
も機能できる。さらに、組み立てに要する部品点数がよ
り少なく単純な構造であるので、本発明の相互接続・パ
ッケージングは、生産性が高く、低価格で且つ高信頼性
を達成できる。
【００８１】第１９図は、本発明の第４実施例のさらに
他の例を示している。この例では、２つのガルウイング
リードＡとＢが、コンタクト構造３０に接続されたコン
タクトトレイス３２８に設けられている。ガルウイング
リードＡは、ガルウイングリードＢよりも、第１５図の
より上部で且つ外側に設けられている。ガルウイングリ
ードＡは、導電ポリマー６６を介して、ＰＣＢ相互接続
パッド３８に接続される。ガルウイングリードＢは導電
ポリマー６７を介して、ＰＣＢ相互接続パッド３９に接
続される。ＰＣＢ相互接続パッド３８と３９に対処する
ために、ＰＣＢ基板６２７は、ＰＣＢパッド３８を搭載
するためのより厚いエッジ部、例えば段を有し、またＰ
ＣＢパッド３９を搭載するために、エッジ部に隣接して
より薄い内側部を有している。
【００８２】上述したコンタクトトレイス３２８の固有
なリード形状（下向き曲がり、ガルウイングリード）の
ため、その製造には特殊な工具を必要としうる。そのよ
うな工具は、所定のピッチ間隔でコンタクトトレイスを
多数製造するために、規格化して用いても良い。多重構
造のガルウイングリードＡとＢを有するので、コンタク
トトレイス３２８は、縦方向にファンアウト（信号経路
の分配）を実現できる。これは２つ以上の経路に信号や
電力を分配するのに便利である。ファンアウトの他の利
点は、コンタクトパッドの数を増加させること、すなわ
ちコンタクトパッド間の実効的ピッチ（距離）を減少で
きることである。第１８図の例と同様に、第１９図のコ
ンタクトトレイス３２８は、コンタクトトレイス３２８
とＰＣＢパッド３８と３９の間の接続部の上方に、縦方
向の空間を得ることができる。
【００８３】第２０図は、本発明の第４実施例の更に他
の例を示している。この例では、コンタクトトレイス３
２９は、表面実装技術に一般的に使用されているＪリー
ド形状をしている。コンタクト基板２０２のエッジ部に
おいて、Ｊリードはそのエッジを取り囲むような形で形
成されている。コンタクトトレイス３２９（Ｊリード）
の底表面は、導電ポリマー６６を介して、ＰＣＢ基板６
２８上のＰＣＢ相互接続パッド３８に接続される。サポ
ートストラクチャ５２５とＰＣＢ基板６２８の形状は、
コンタクトトレイス３２９の形状に対応するために、前
例の形状とは少し異なっている。
【００８４】上述のコンタクトトレイス３２９のリード
形状（Ｊリード）のために、その製造には特殊な工具を
必要としうる。そのような工具は、所定のピッチ間隔で
コンタクトトレイスを多数製造する場合には、規格化し
ても良い。Ｊリードを有するコンタクトトレイス３２９
は、その大部分がコンタクト基板２０２により支持され
ているので、物理的強度が高い。さらにこの例の他の利
点は、コンタクトトレイス３２９の長さが、コンタクト
基板２０２の長さとほぼ同じことである。換言すれば、
第２０図のＰＣＢ基板へのリード形状と取り付け方法に
おいては、コンタクトトレイス２０２の使用する面積以
上には、横方向の付加的な面積を要しない。
【００８５】好ましい実施例しか明記していないが、上
述した開示に基づき、添付した請求の範囲で、本発明の
精神と範囲を離れることなく、本発明の様々な形態や変
形が可能である。
【００８６】
【発明の効果】本発明によれば、パッケージング・相互
接続は、次世代半導体技術のテストの必要条件を満たし
た高周波帯域を実現できる。本発明のパッケージ・相互
接続は、コンタクト構造のエッジ部を介して周辺部品と
電気接続をすることで、プローブカード上あるいはそれ
に等価なものに、コンタクト構造を搭載することが出来
る。そのうえ、組み立てに用いる部品が全体的に比較的
少ないので、本発明のパッケージングは低コスト、高信
頼性、且つ高生産性で製造できる。
【図面の簡単な説明】
【図１】テストヘッドを有する半導体テストシステムと
基板用ハンドラとの間の構造的関係を示した概略図であ
る。
【図２】半導体テストシステムのテストヘッドを、基板
用ハンドラに接続する際の、接続部の構成例を示した概
念図である。
【図３】カンチレバーをプローブコンタクタとして複数
個搭載するためのエポキシリングを有したプローブカー
ドの例を示した底面図である。
【図４】（Ａ）−（Ｅ）は、第３図のプローブカードの
等価回路を示した回路図である。
【図５】フォトリソグラフィープロセスを用いて製造し
た、本発明のプローブコンタクタを示した概略図であ
る。
【図６】（Ａ）−（Ｃ）は、シリコン基板上に形成され
た本発明のコンタクト構造（ストラクチャタ）を示した
概略図である。
【図７】コンタクト構造の端部に設けられたコンタクト
トレイスとプリント回路基板の相互接続パッドとの間
で、パッケージング・相互接続を形成した、本発明の第
１実施例の概略図である。
【図８】本発明による第１実施例の変形例を示す概略図
である。
【図９】本発明による第１実施例のもう１つの変形例を
示す概念図である。
【図１０】本発明による第１実施例の更にもう一つの変
形例を示す概要図である。
【図１１】コンタクト構造の端部に設けられたコンタク
トトレイスとコネクタとの間で、パッケージング・相互
接続を形成した、本発明の第２の実施例を示す概略図で
ある。
【図１２】本発明による第２実施例の変形例を示す概要
図である。
【図１３】コンタクト構造の端部に設けられたコンタク
トトレイスとプリント回路基板の相互接続パッドとの間
で、ソルダー（半田）バンプ手段を用いて、パッケージ
ング・相互接続を形成した、本発明の第３の実施例を示
す概略図である。
【図１４】本発明による第３実施例の変形例を示す概要
図である。
【図１５】本発明による第３実施例のもう一つの変形例
を示す概要図である。
【図１６】本発明による第３実施例の更にもう一つの変
形例を示す概要図である。
【図１７】コンタクト構造の端部に設けられたコンタク
トトレイスとプリント回路基板の相互接続パッドとの間
で、導電性ポリマーの手段を用いて、パッケージング・
相互接続を形成した、本発明の第４の実施例を示す概略
図である。
【図１８】本発明による第４実施例の変形例を示す概要
図である。
【図１９】本発明による第４実施例のもう一つの変形例
を示す概要図である。
【図２０】本発明による第４実施例の更にもう一つの変
形例を示す概要図である。
【符号の説明】
２０ コンタクト基板 ３０ コンタクト構造 ３２ コンタクトトレイス ３８ ＰＣＢ相互接続パッド ４２ エラストマ ５２ サポートストラクチャ ６２ ＰＣＢ基板

Claims (49)

    【特許請求の範囲】
  1. 【請求項１】 コンタクトストラクチャ（接触構造）の
    パッケージング・相互接続において：フォトリソグラフ
    ィ製法により、コンタクト基板上に導電材料で形成さ
    れ、そのコンタクト基板に対して直立に形成されたベー
    ス部と、一端がベース部上に形成された水平部と、その
    水平部の他端に形成された接触部とにより構成されるコ
    ンタクトストラクチャと；そのコンタクト基板上に形成
    され、一端が上記コンタクトストラクチャに電気的に接
    続され、その他端が上記コンタクト基板の端部に引き渡
    されたコンタクトトレイスと；上記コンタクトトレイス
    の上記他端と電気的に接続するために、プリント回路基
    板上に設けられたプリント回路基板パッドと；上記コン
    タクト基板の下部に設けられ、上記パッケージング・相
    互接続に柔軟性を与えるためのエラストマと；上記エラ
    ストマと上記プリント回路基板との間に設けられ、上記
    コンタクトストラクチャ、コンタクト基板およびエラス
    トマを支持するためのサポートストラクチャ、 とにより構成されるパッケージング・相互接続。
  2. 【請求項２】 上記コンタクト基板はシリコン基板であ
    り、上記コンタクトストラクチャはフォトリソグラフィ
    製法により、そのシリコンによるコンタクト基板上に直
    接的に形成される請求項１に記載のパッケージング・相
    互接続。
  3. 【請求項３】 上記コンタクト基板は誘電体基板であ
    り、上記コンタクトストラクチャはフォトリソグラフィ
    製法により、その誘電体によるコンタクト基板上に直接
    的に形成される請求項１に記載のパッケージング・相互
    接続。
  4. 【請求項４】 上記コンタクトトレイスは導電材料によ
    り構成され、デポジション、蒸着、スパッタリング、あ
    るいはメッキにより形成される請求項１に記載のパッケ
    ージング・相互接続。
  5. 【請求項５】 上記プリント回路基板はガラスエポキシ
    樹脂あるいはセラミックで構成される請求項１に記載の
    パッケージング・相互接続。
  6. 【請求項６】 上記プリント回路基板は多層プリント回
    路基板である請求項１に記載のパッケージング・相互接
    続。
  7. 【請求項７】 上記サポートストラクチャはセラミッ
    ク、モールドプラスチック、または金属で構成される請
    求項１に記載のパッケージング・相互接続。
  8. 【請求項８】 上記コンタクトトレイスの他端とプリン
    ト回路基板パッド間の電気的接続はワイヤボンディング
    またはハンダ付けにより確立される請求項１に記載のパ
    ッケージング・相互接続。
  9. 【請求項９】 上記コンタクトトレイスの他端は上記プ
    リント回路基板パッドに接続するためのガルウィング型
    リードで形成される請求項１に記載のパッケージング・
    相互接続。
  10. 【請求項１０】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するためのガルウィング
    型リードで形成され、そのガルウィングリードの終端は
    上記プリント回路基板の表面と平行である請求項１に記
    載のパッケージング・相互接続。
  11. 【請求項１１】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するための少なくとも２
    つのガルウィング型リードで形成される請求項１に記載
    のパッケージング・相互接続。
  12. 【請求項１２】 上記少なくとも２つのガルウィング型
    リードは実質上互いに縦方向に配置されている請求項１
    １に記載のパッケージング・相互接続。
  13. 【請求項１３】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するためのＪリードで形
    成される請求項１に記載のパッケージング・相互接続。
  14. 【請求項１４】 コンタクトストラクチャ（接触構造）
    のパッケージング・相互接続において：フォトリソグラ
    フィ製法により、コンタクト基板上に導電材料で形成さ
    れ、そのコンタクト基板に対して直立に形成されたベー
    ス部と、一端がベース部上に形成された水平部と、その
    水平部の他端に形成された接触部とにより構成されるコ
    ンタクトストラクチャと；そのコンタクト基板上に形成
    され、一端が上記コンタクトストラクチャに電気的に接
    続され、その他端が上記コンタクト基板の端部に引き渡
    されたコンタクトトレイスと；そのコンタクトトレイス
    の他端を受け入れその他端との間で電気的接続を実現す
    るためのコネクタと；上記コンタクト基板の下部に設け
    られ、上記パッケージング・相互接続に柔軟性を与える
    ためのエラストマと；上記エラストマと上記プリント回
    路基板との間に設けられ、上記コンタクトストラクチ
    ャ、コンタクト基板およびエラストマを支持するための
    サポートストラクチャ、 とにより構成されるパッケージング・相互接続。
  15. 【請求項１５】 上記コンタクト基板はシリコン基板で
    あり、上記コンタクトストラクチャはフォトリソグラフ
    ィ製法により、そのシリコンによるコンタクト基板上に
    直接的に形成される請求項１４に記載のパッケージング
    ・相互接続。
  16. 【請求項１６】 上記コンタクト基板は誘電体基板であ
    り、上記コンタクトストラクチャはフォトリソグラフィ
    製法により、その誘電体によるコンタクト基板上に直接
    的に形成される請求項１４に記載のパッケージング・相
    互接続。
  17. 【請求項１７】 上記コンタクトトレイスは導電材料に
    より構成され、デポジション、蒸着、スパッタリング、
    あるいはメッキにより形成される請求項１４に記載のパ
    ッケージング・相互接続。
  18. 【請求項１８】 上記サポートストラクチャはセラミッ
    ク、モールドプラスチック、または金属で構成される請
    求項１４に記載のパッケージング・相互接続。
  19. 【請求項１９】 上記コンタクトトレイスの他端は上記
    コネクタに接続するためのガルウィング型リードで形成
    される請求項１４に記載のパッケージング・相互接続。
  20. 【請求項２０】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するためのガルウィング
    型リードで形成され、そのガルウィングリードの終端は
    上記サポートストラクチャの表面と平行である請求項１
    ４に記載のパッケージング・相互接続。
  21. 【請求項２１】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するための少なくとも２
    つのガルウィング型リードで形成される請求項１４に記
    載のパッケージング・相互接続。
  22. 【請求項２２】 上記少なくとも２つのガルウィング型
    リードは実質上互いに縦方向に配置されている請求項２
    １に記載のパッケージング・相互接続。
  23. 【請求項２３】 コンタクトストラクチャ（接触構造）
    のパッケージング・相互接続において：フォトリソグラ
    フィ製法により、コンタクト基板上に導電材料で形成さ
    れ、そのコンタクト基板に対して直立に形成されたベー
    ス部と、一端がベース部上に形成された水平部と、その
    水平部の他端に形成された接触部とにより構成されたコ
    ンタクトストラクチャと；そのコンタクト基板上に形成
    され、一端が上記コンタクトストラクチャに電気的に接
    続され、その他端が上記コンタクト基板の端部に引き渡
    されたコンタクトトレイスと；上記コンタクトトレイス
    の上記他端と電気的に接続するために、プリント回路基
    板上に設けられたプリント回路基板パッドと；上記コン
    タクトトレースの他端とプリント基板パッドとの間に設
    けられ、その間の電気的接続を実現するための導電バン
    プと；上記コンタクト基板の下部に設けられ、上記パッ
    ケージング・相互接続に柔軟性を与えるためのエラスト
    マと；上記エラストマと上記プリント回路基板との間に
    設けられ、上記コンタクトストラクチャ、コンタクト基
    板およびエラストマを支持するためのサポートストラク
    チャ、 とにより構成されるパッケージング・相互接続。
  24. 【請求項２４】 上記コンタクト基板はシリコン基板で
    あり、上記コンタクトストラクチャはフォトリソグラフ
    ィ製法により、そのシリコンによるコンタクト基板上に
    直接的に形成される請求項２３に記載のパッケージング
    ・相互接続。
  25. 【請求項２５】 上記コンタクト基板は誘電体基板であ
    り、上記コンタクトストラクチャはフォトリソグラフィ
    製法により、その誘電体によるコンタクト基板上に直接
    的に形成される請求項２４に記載のパッケージング・相
    互接続。
  26. 【請求項２６】 上記コンタクトトレイスは導電材料に
    より構成され、デポジション、蒸着、スパッタリング、
    あるいはメッキにより形成される請求項２３に記載のパ
    ッケージング・相互接続。
  27. 【請求項２７】 上記プリント回路基板はガラスエポキ
    シ樹脂あるいはセラミックで構成される請求項２３に記
    載のパッケージング・相互接続。
  28. 【請求項２８】 上記プリント回路基板は多層プリント
    回路基板である請求項２３に記載のパッケージング・相
    互接続。
  29. 【請求項２９】 上記サポートストラクチャはセラミッ
    ク、モールドプラスチック、または金属で構成される請
    求項２３に記載のパッケージング・相互接続。
  30. 【請求項３０】 上記導電バンプはハンダボールであ
    り、熱が与えられたとき溶解凝固して、上記コンタクト
    トレイスの他端とプリント回路基板パッド間を電気的に
    接続する請求項２３に記載のパッケージング・相互接
    続。
  31. 【請求項３１】 上記導電バンプは導電ポリマーバンプ
    またはコンプライアントバンプでり、上記コンタクトト
    レイスの他端とプリント回路基板パッド間を電気的に接
    続する請求項２３に記載のパッケージング・相互接続。
  32. 【請求項３２】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するためのガルウィング
    型リードで形成される請求項２３に記載のパッケージン
    グ・相互接続。
  33. 【請求項３３】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するための少なくとも２
    つのガルウィング型リードで形成される請求項２３に記
    載のパッケージング・相互接続。
  34. 【請求項３４】 上記少なくとも２つのガルウィング型
    リードは実質上互いに縦方向に配置されている請求項３
    ３に記載のパッケージング・相互接続。
  35. 【請求項３５】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するためのＪリードで形
    成される請求項２３に記載のパッケージング・相互接
    続。
  36. 【請求項３６】 コンタクトストラクチャ（接触構造）
    のパッケージング・相互接続において：フォトリソグラ
    フィ製法により、コンタクト基板上に導電材料で形成さ
    れ、そのコンタクト基板に対して直立に形成されたベー
    ス部と、一端がベース部上に形成された水平部と、その
    水平部の他端に形成された接触部とにより構成されたコ
    ンタクトストラクチャと；そのコンタクト基板上に形成
    され、一端が上記コンタクトストラクチャに電気的に接
    続され、その他端が上記コンタクト基板の端部に引き渡
    されたコンタクトトレイスと；上記コンタクトトレイス
    の上記他端と電気的に接続するために、プリント回路基
    板上に設けられたプリント回路基板パッドと；上記コン
    タクトトレースの他端とプリント基板パッドとの間に設
    けられ、その間の電気的接続を実現するための導電ポリ
    マーと；上記コンタクト基板の下部に設けられ、上記パ
    ッケージング・相互接続に柔軟性を与えるためのエラス
    トマと；上記エラストマと上記プリント回路基板との間
    に設けられ、上記コンタクトストラクチャ、コンタクト
    基板およびエラストマを支持するためのサポートストラ
    クチャ、 とにより構成されるパッケージング・相互接続。
  37. 【請求項３７】 上記コンタクト基板はシリコン基板で
    あり、上記コンタクトストラクチャはフォトリソグラフ
    ィ製法により、そのシリコンによるコンタクト基板上に
    直接的に形成される請求項３６に記載のパッケージング
    ・相互接続。
  38. 【請求項３８】 上記コンタクト基板は誘電体基板であ
    り、上記コンタクトストラクチャはフォトリソグラフィ
    製法により、その誘電体によるコンタクト基板上に直接
    的に形成される請求項３６に記載のパッケージング・相
    互接続。
  39. 【請求項３９】 上記コンタクトトレイスは導電材料に
    より構成され、デポジション、蒸着、スパッタリング、
    あるいはメッキにより形成される請求項３６に記載のパ
    ッケージング・相互接続。
  40. 【請求項４０】 上記プリント回路基板はガラスエポキ
    シ樹脂あるいはセラミックで構成される請求項３６に記
    載のパッケージング・相互接続。
  41. 【請求項４１】 上記プリント回路基板は多層プリント
    回路基板である請求項３６に記載のパッケージング・相
    互接続。
  42. 【請求項４２】 上記サポートストラクチャはセラミッ
    ク、モールドプラスチック、または金属で構成される請
    求項３６に記載のパッケージング・相互接続。
  43. 【請求項４３】 上記導電ポリマーは導電接着剤、導電
    フィルム、導電ペイスト、または導電粒子である請求項
    ３６に記載のパッケージング・相互接続。
  44. 【請求項４４】 上記導電バンプは導電エラストマであ
    り、その導電エラストマはアニソトロピック（異方性）
    導電接着剤、アニソトロピック導電フィルム、アニソト
    ロピック導電ペースト、またはアニソトロピック導電粒
    子であり、上記コンタクトトレイスの他端とプリント回
    路基板パッド間を電気的に接続する請求項３６に記載の
    パッケージング・相互接続。
  45. 【請求項４５】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するためのガルウィング
    型リードで形成される請求項３６に記載のパッケージン
    グ・相互接続。
  46. 【請求項４６】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するためのガルウィング
    型リードで形成され、そのガルウィングリードの終端は
    上記プリント回路基板の表面と実質上平行である請求項
    ３６に記載のパッケージング・相互接続。
  47. 【請求項４７】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するための少なくとも２
    つのガルウィング型リードで形成される請求項３６に記
    載のパッケージング・相互接続。
  48. 【請求項４８】 上記少なくとも２つのガルウィング型
    リードは実質上互いに縦方向に配置されている請求項４
    ７に記載のパッケージング・相互接続。
  49. 【請求項４９】 上記コンタクトトレイスの他端は上記
    プリント回路基板パッドに接続するためのＪリードで形
    成される請求項３６に記載のパッケージング・相互接
    続。
JP11265177A 1998-09-21 1999-09-20 コンタクトストラクチャのパッケ―ジング・相互接続 Pending JP2000111576A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/157,842 US6184576B1 (en) 1998-09-21 1998-09-21 Packaging and interconnection of contact structure
US09/157842 1998-09-21

Publications (1)

Publication Number Publication Date
JP2000111576A true JP2000111576A (ja) 2000-04-21

Family

ID=22565504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11265177A Pending JP2000111576A (ja) 1998-09-21 1999-09-20 コンタクトストラクチャのパッケ―ジング・相互接続

Country Status (6)

Country Link
US (1) US6184576B1 (ja)
JP (1) JP2000111576A (ja)
KR (1) KR20000023293A (ja)
DE (1) DE19944980A1 (ja)
SG (1) SG75182A1 (ja)
TW (1) TW423121B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017335A3 (en) * 2001-08-13 2003-12-18 Honeywell Int Inc Systems for wafer level burn-in of electronic devices
JP2004245669A (ja) * 2003-02-13 2004-09-02 Seiko Epson Corp プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP2008502912A (ja) * 2004-06-14 2008-01-31 パイコム コーポレイション プローブボンディング用シリコンウェハ及びそれを用いたプローブボンディング方法
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
SG108210A1 (en) * 1998-06-19 2005-01-28 Advantest Corp Probe contactor formed by photolithography process
US6441315B1 (en) 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
SG75186A1 (en) * 1998-11-30 2000-09-19 Advantest Corp Method for producing contact structures
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
US6255585B1 (en) * 1999-01-29 2001-07-03 Advantest Corp. Packaging and interconnection of contact structure
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
JP4388620B2 (ja) * 1999-04-16 2009-12-24 株式会社アドバンテスト プローブカード及びプローブカード製造方法
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
WO2002080268A1 (en) * 2001-03-30 2002-10-10 Infineon Technologies Ag A substrate for mounting a semiconductor chip
US6811406B2 (en) 2001-04-12 2004-11-02 Formfactor, Inc. Microelectronic spring with additional protruding member
EP1407280B1 (en) 2001-07-11 2005-11-23 Formfactor, Inc. Method of manufacturing a probe card
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
US7122760B2 (en) * 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes
US20040119485A1 (en) * 2002-12-20 2004-06-24 Koch Daniel J. Probe finger structure and method for making a probe finger structure
US6945827B2 (en) * 2002-12-23 2005-09-20 Formfactor, Inc. Microelectronic contact structure
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
US8988091B2 (en) * 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US7759949B2 (en) * 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US7659739B2 (en) * 2006-09-14 2010-02-09 Micro Porbe, Inc. Knee probe having reduced thickness section for control of scrub motion
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7649367B2 (en) 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7514948B2 (en) * 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US8723546B2 (en) 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
US8441272B2 (en) * 2008-12-30 2013-05-14 Stmicroelectronics S.R.L. MEMS probe for probe cards for integrated circuits
US8073019B2 (en) * 2009-03-02 2011-12-06 Jian Liu 810 nm ultra-short pulsed fiber laser
US8278748B2 (en) * 2010-02-17 2012-10-02 Maxim Integrated Products, Inc. Wafer-level packaged device having self-assembled resilient leads
DE102013021820A1 (de) 2013-12-21 2015-06-25 Valeo Schalter Und Sensoren Gmbh Verbindungsanordnung und Kraftfahrzeug mit einer solchen Verbindungsanordnung
KR20160149905A (ko) * 2015-06-19 2016-12-28 에스케이하이닉스 주식회사 슬라이딩 접속 구조를 포함하는 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043563A (en) 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH0679039B2 (ja) * 1987-12-17 1994-10-05 東京エレクトロン株式会社 プローブカード
US4904191A (en) * 1988-04-26 1990-02-27 Westinghouse Electric Corp. Contact structure employing an elastomeric connector
DE9314259U1 (de) * 1992-09-29 1994-02-10 Tektronix Inc Sondenadapter für elektonische Bauelemente
US5390080A (en) * 1993-05-03 1995-02-14 Motorola Tin-zinc solder connection to a printed circuit board of the like
JPH0720567U (ja) * 1993-09-21 1995-04-11 株式会社アドバンテスト ファインピッチデバイス用コンタクタ並びにプローブカード
US5983493A (en) * 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
JPH07209334A (ja) * 1994-01-12 1995-08-11 Masayuki Morizaki バネ性を具備したマイクロコンタクト
JPH09127538A (ja) * 1995-11-02 1997-05-16 Sanyo Electric Co Ltd 端子接続体及びそれを用いた検査装置
JPH10239348A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 接続装置、その製造方法および検査装置
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003017335A3 (en) * 2001-08-13 2003-12-18 Honeywell Int Inc Systems for wafer level burn-in of electronic devices
US7190184B2 (en) 2001-08-13 2007-03-13 Finisar Corporation Systems for wafer level burn-in of electronic devices
US7662650B2 (en) 2001-08-13 2010-02-16 Finisar Corporation Providing photonic control over wafer borne semiconductor devices
US7700379B2 (en) 2001-08-13 2010-04-20 Finisar Corporation Methods of conducting wafer level burn-in of electronic devices
US8039277B2 (en) 2001-08-13 2011-10-18 Finisar Corporation Providing current control over wafer borne semiconductor devices using overlayer patterns
US8129253B2 (en) 2001-08-13 2012-03-06 Finisar Corporation Providing current control over wafer borne semiconductor devices using trenches
JP2004245669A (ja) * 2003-02-13 2004-09-02 Seiko Epson Corp プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP4604450B2 (ja) * 2003-02-13 2011-01-05 セイコーエプソン株式会社 プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法
JP2008502912A (ja) * 2004-06-14 2008-01-31 パイコム コーポレイション プローブボンディング用シリコンウェハ及びそれを用いたプローブボンディング方法
US7804312B2 (en) 2004-06-14 2010-09-28 Phicom Corporation Silicon wafer for probe bonding and probe bonding method using thereof

Also Published As

Publication number Publication date
TW423121B (en) 2001-02-21
KR20000023293A (ko) 2000-04-25
DE19944980A1 (de) 2000-03-23
US6184576B1 (en) 2001-02-06
SG75182A1 (en) 2000-09-19

Similar Documents

Publication Publication Date Title
JP2000111576A (ja) コンタクトストラクチャのパッケ―ジング・相互接続
US7276920B2 (en) Packaging and interconnection of contact structure
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
US6853205B1 (en) Probe card assembly
US5831441A (en) Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
US6861858B2 (en) Vertical probe card and method for using the same
US6548756B2 (en) Packaging and interconnection of contact structure
US20020075021A1 (en) Contact structure having silicon finger contactor
JPH08285892A (ja) 裸集積回路デバイスをテストするための構造体
JP2002062315A (ja) コンタクトストラクチャ
JPH0737948A (ja) ダイ試験装置
US6130546A (en) Area array (flip chip) probe card
JP2715793B2 (ja) 半導体装置及びその製造方法
US20020146920A1 (en) Method of soldering contact pins and the contact pins
JP3720887B2 (ja) 接触子装置
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
TW490566B (en) Contact structure having contact bumps
JP2000227443A (ja) プローブカード
JP4418883B2 (ja) 集積回路チップの試験検査装置、集積回路チップの試験検査用コンタクト構造体及びメッシュコンタクト
KR20030010256A (ko) 프로브 카드
JPH11108989A (ja) 半導体装置の測定方法および測定用ソケット
JPS6234145B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030318