KR20160149905A - 슬라이딩 접속 구조를 포함하는 반도체 패키지 - Google Patents

슬라이딩 접속 구조를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20160149905A
KR20160149905A KR1020150087726A KR20150087726A KR20160149905A KR 20160149905 A KR20160149905 A KR 20160149905A KR 1020150087726 A KR1020150087726 A KR 1020150087726A KR 20150087726 A KR20150087726 A KR 20150087726A KR 20160149905 A KR20160149905 A KR 20160149905A
Authority
KR
South Korea
Prior art keywords
substrate
conductive
contact rail
conductive contact
cantilever
Prior art date
Application number
KR1020150087726A
Other languages
English (en)
Inventor
정찬우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150087726A priority Critical patent/KR20160149905A/ko
Priority to US14/925,235 priority patent/US9484322B1/en
Priority to CN201610143071.6A priority patent/CN106257662B/zh
Publication of KR20160149905A publication Critical patent/KR20160149905A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706—Mechanical details, e.g. roller, belt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

제1접속부가 다수 개로 배치된 제1기판과, 제1접속부들에 인근하는 제1기판 부분 상에 올려지고, 도전성 접촉 레일(rail)부가 다수 개로 배치된 제2기판, 및 일 단부가 제1접속부에 전기적으로 접속(coupling)되고 타 단부가 접촉 레일부를 따라 슬라이딩(sliding)될 수 있도록 접촉 레일부의 표면에 기계적으로 접촉하는 다수 개의 도전성 캔틸레버(cantilever)들을 포함하는 반도체 패키지를 제시한다.

Description

슬라이딩 접속 구조를 포함하는 반도체 패키지{Semiconductor package with sliding interconnection structure}
본 출원은 패키지 기술에 관한 것으로, 특히 슬라이딩 접속 구조(sliding interconnection structure)를 포함하는 반도체 패키지(semiconductor package)에 관한 것이다.
모바일(mobile) 기기와 같은 전자 제품이 점점 소형화되면서도 고용량의 데이터(data) 처리를 요구하고 있다. 전자 제품의 경량 및 소형화에 따라 이들 제품에 요구되는 반도체 소자의 패키지(package) 또한 얇은 두께 및 작은 크기의 제품이 요구되고 있다. 또한, 이동성 및 착장 가능한 전자 제품(wearable electronics)에 대한 관심이 증대됨에 따라, 전자 제품에 휘어질 수 있는 반도체(flexible) 특성이 점차 더 많이 요구되고 있다. 전자 제품을 구성하는 반도체 패키지(semiconductor package)와 같은 전자 부품에도 플렉시블(flexible)한 특성이 요구되고 있다.
반도체 소자의 칩(chip)은 휘어질 수 있는 정도로 얇은 두께를 가지도록 가공하는 것이 가능하고, 또한, 반도체 소자의 칩이 실장되는 패키지 기판이 휘어질 수 있을 정도로 유연성을 가지도록 하는 것이 가능하게 되고 있어, 반도체 패키지에 플렉시블한 특성을 부여할 수 있는 가능성이 점차 증대되고 있다. 이에 따라, 반도체 패키지를 구현하기 위해서 반도체 소자의 칩 또는 기판이 휘어지거나 구부러질 때, 반도체 소자의 칩들 사이나 또는 반도체 소자의 칩과 패키지 기판 또는 기판과 기판 사이를 전기적으로 상호 연결시키는 접속 구조가, 반도체 칩이나 패키지 기판의 상대적인 위치 변동에도 불구하고, 유지될 유지되도록 하는 기술을 확보하고자 노력하고 있다.
본 출원은 어느 하나의 기판이 상호 적층된 다른 기판에 대해서 상대적인 위치가 달라지더라도, 기판들 상호 간의 전기적인 연결을 위한 접속 위치가 이동될 수 있어 전기적인 접속 상태를 유지할 수 있는 반도체 패키지를 제시하고자 한다.
본 출원의 일 관점은, 제1접속부가 다수 개로 배치된 제1기판; 상기 제1접속부들에 인근하는 상기 제1기판 부분 상에 올려지고, 도전성 접촉 레일(rail)부가 다수 개로 배치된 제2기판; 및 일 단부가 상기 제1접속부에 전기적으로 접속(coupling)되고 타 단부가 상기 접촉 레일부를 따라 슬라이딩(sliding)될 수 있도록 상기 접촉 레일부의 표면에 기계적으로 접촉하는 다수 개의 도전성 캔틸레버(cantilever)들;을 포함하는 반도체 패키지를 제시한다.
본 출원의 다른 일 관점은, 도전성 접촉 레일(rail)부가 다수 개로 배치된 제1기판; 및 상기 도전성 접촉 레일부를 따라 슬라이딩(sliding)될 수 있도록 상기 접촉 레일부의 표면에 기계적으로 접촉하는 접속 돌기부가 다수 개로 배치된 제2기판;을 포함하는 반도체 패키지를 제시한다.
본 출원의 실시예들에 따른 반도체 패키지는, 어느 하나의 기판이 상호 적층된 다른 기판에 대해서 상대적인 위치가 달라지더라도, 기판들 상호 간의 전기적인 연결을 위한 접속 위치가 이동될 수 있어 전기적인 접속 상태를 유지할 수 있다.
도 1 내지 도 3은 일 예에 따른 반도체 패키지를 보여주는 도면들이다.
도 4 내지 도 6은 일 예에 따른 도전성 캔틸레버(cantilever)를 보여주는 도면들이다.
도 7 내지 10은 일 예에 따른 도전성 접촉 레일(rail)부를 보여주는 도면들이다.
도 11 내지 도 13은 일 예에 따른 반도체 패키지를 보여주는 도면들이다.
도 14는 도 11의 도전성 접촉 레일부의 평면 배치 형상을 보여주는 도면이다.
도 15는 도 11의 도전성 접촉 레일부와 도전성 접속 돌기부의 접촉 형상을 보여주는 도면이다.
도 16 내지 도 19는 도 11의 도전성 접속 돌기부를 보여주는 도면들이다.
도 20은 일 예에 따른 반도체 패키지를 보여주는 도면이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다. 본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
반도체 패키지는 반도체 칩과 같은 전자 소자들을 포함할 수 있으며, 반도체 칩은 전자 회로가 집적된 반도체 기판이 다이(die) 형태로 절단 가공된 형태를 포함할 수 있다. 반도체 칩은 DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 칩을 의미할 수 있다. 반도체 패키지는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 일 예에 따른 반도체 패키지를 보여주고, 도 2 및 도 3은 제2기판이 제1기판에 대해 상대적으로 변위(shift)된 형상들을 보여준다.
도 1을 참조하면, 반도체 패키지(10)는 제1기판(109)과 제2기판(209)이 상호 적층된 구조로 구비될 수 있다. 제1기판(109)과 제2기판(209)을 전기적 및 신호적으로 연결시키는 접속 구조(interconnection structure)은 도전성 접촉 레일부(contact rail: 240)와 도전성 접속 캔틸레버(cantilever: 320)를 포함하여 구비될 수 있다. 도전성 접촉 레일부(240)와 도전성 접속 캔틸레버(320)의 일부 부분은 기계적으로 맞닿아 있는 상태 또는 접촉하고 있는 상태를 유지하여 상호 간의 전기적인 접속 상태를 구축할 수 있다.
도전성 접촉 레일부(240)의 표면에 도전성 접속 캔틸레버(320)의 일부 단부인 제1단부는 핀(pin) 또는 뾰족한 팁(tip) 형상을 가지는 탐침(probe) 형상부(322)로 구비될 수 있다. 탐침 형상부(322)의 뾰족한 단부는 도전성 접촉 레일부(240)의 표면에 접촉할 수 있다. 탐침 형상부(322)의 뾰족한 단부는 도전성 접촉 레일부(240)의 표면에 물리적으로 고정되거나 체결되지 않아 도전성 접촉 레일부(240)에 대해 자유롭게 이동하거나 변위될 수 있도록 구비될 수 있다.
도전성 접속 캔틸레버(320)의 탐침 형상부(322)는 도전성 접촉 레일부(240)의 표면에 고정되지 않으므로, 도전성 접촉 레일부(240)의 표면에 접촉된 상태에서 도전성 접촉 레일부(240)의 표면을 따라 슬라이딩(sliding)될 수 있다. 탐침 형상부(322)의 상대적인 위치가 변동되어도 탐침 형상부(322)와 접촉 레일부(240)와의 접촉 상태는 유지될 수 있다. 제1기판(109)에 대한 제2기판(209)의 위치가 도 2 및 도 3에 제시된 바와 같이 변동되거나 또는 제1기판(109) 상에서 제2기판(209)이 미끄러져 움직여 그 위치가 변동되어도, 탐침 형상부(322)와 도전성 접촉 레일부(240)와의 접촉 상태는 계속 유지될 수 있다. 따라서, 제1기판(109)과 제2기판(209) 사이의 전기적인 접속 상태가 실질적인 변화없이 유지될 수 있다. 반도체 패키지(10)가 크라잉 형태(crying shape)나 스마일 형태(smile shape)로 휠 경우나, 또는, 제1기판(109)이나 제2기판(209)의 어느 하나 또는 모두가 휘는 경우에 수반되는 제2기판(209)의 상대적인 변위에도 탐침 형상부(322)는 도전성 접촉 레일부(240)의 표면을 따라 슬라이딩되며 도전성 접촉 레일부(240)의 표면에 접촉한 상태를 지속적으로 유지할 수 있어, 전기적 접속 상태를 계속 유지할 수 있다.
제1기판(109)은 반도체 칩(chip)을 실장하는 패키지 기판일 수 있다. 패키지 기판은 인쇄회로기판(Printed Circuit Board) 형태나 임베디드 기판(embedded substrate), 연성회로기판(Flexible Printed Circuit Board) 형태일 수 있다. 패키지 기판은 휘어지거나 구부러질 수 있는 유연성을 가지는 기판일 수 있다.
제1기판(109)은 유연한 재질, 예컨대, 폴리이미드(polyimide)와 같은 유연성을 가지는 폴리머 재질의 기판 몸체부(100)를 포함하고, 제2기판(209)의 제1표면(201)에 대향되는 기판 몸체부(100)의 제3표면(101) 상에 제1접속부(110)를 구비할 수 있다. 제2기판(209)은 제1표면(201)에 반대되는 제2표면(202)을 가지는 제2기판 몸체부 또는 반도체 칩의 몸체부(200)를 구비할 수 있다. 제1접속부(110)는 구리(Cu)와 같은 도전 물질의 층 또는 금속층의 트레이스(trace) 패턴으로 구비될 수 있으며, 그 상에 다른 접속 부재가 고정되어 체결되는 랜딩 패드(landing pad)로 구비될 수 있다. 도시되지는 않았으나, 기판 몸체부(100)의 제3표면(101) 상에는 회로 배선을 구성하는 다른 트레이스 패턴들이 더 구비될 수 있다.
기판 몸체부(100)의 제3표면(101)에 반대되는 제4표면(102)에는 제2접속부(130)들이 패드 형상으로 구비될 수 있다. 제2접속부(130)는 반도체 패키지(10)를 외부의 다른 부재, 예컨대, 마더보드(mother board)나 다른 전자 기기와 접속하는 외부 접속부 또는 외부 접속 단자로 구비될 수 있다. 제2접속부(130)에는 도시되지는 않았으나 범프(bump)나 솔더볼(solder ball)과 같은 접속 부재가 체결될 수 있다.
제1기판의 몸체부(100)의 내부에는 제1기판의 몸체부(100)를 실질적으로 관통하여 제1접속부(110) 및 제2접속부를 상호 연결시키는 내부 연결부(120)가 비아(via) 형태로 도입될 수 있다. 제1기판의 몸체부(100) 내에는 회로 배선을 구성하는 내부 트레이스 패턴들이 비아와 연결되거나 또는 이격되며 제1기판의 몸체부(100) 내에 함침된 상태로 구비될 수 있다.
제1기판(109) 상에 제2기판(209)이 실장된 구조로 반도체 패키지(10)가 구비될 수 있다. 제2기판(209)은 반도체 칩 형태로 구비될 수 있다. 또는 제2기판(209)은 반도체 칩을 포함하는 또 다른 패키지 형태로 구비될 수도 있다. 제2기판(209)은 반도체 칩의 몸체부(200)의 제2표면(202) 상에 유전층부(220)을 구비할 수 있다. 유전층부(220) 상에 도전성 접촉 레일부(240)가 반도체 칩의 몸체부(200) 상을 가로지르게 연장된 라인(line) 또는 긴 판재, 막대 형태로 구비될 수 있다. 유전층부(220)는 반도체 칩의 몸체부(200)와 도전성 접촉 레일부(240)의 일부를 격리시키는 유전 물질 또는 절연 물질의 층으로 도입될 수 있다. 유전층부(220)는 PI와 같은 폴리머층이나 또는 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4), 실리콘산질화물(SiON)을 포함하는 절연층을 포함할 수 있다.
도전성 접촉 레일부(240)를 반도체 칩 몸체부(200)에 전기적으로 연결시키도록 유전층부(220)을 실질적으로 관통하는 접촉 연결부(210)가 반도체 칩 몸체부(200)의 제2표면(202) 부분에 구비될 수 있다. 접촉 연결부(210)는 반도체 칩 몸체부(200) 내에 집적된 집적 회로에 전기적으로 연결되는 칩 패드(chip pad) 형태를 가질 수 있다. 도전성 접촉 레일부(240)는 재배선(Re-Distributed Layer) 공정을 적용하여 유전층부(220) 상에 도전 패턴으로 구비될 수 있다. 예컨대, 구리(Cu)와 같은 도전층을 포함하는 도전 패턴으로 유전층부(220) 상에 구비될 수 있다.
도전성 접촉 레일부(240)는 칩 패드 형태의 접촉 연결부(210)와 체결되어 접촉 연결부(210)를 반도체 칩의 몸체부(220)의 가장자리 부분까지 연장시키는 연장부 또는 확장부로 구비될 수 있다. 접촉 연결부(210)는 센터 패드(center pad) 형태로 구비되어 반도체 칩의 몸체부(220)의 가운데 부분에 위치할 수 있으나, 에지 패드(edge pad) 형태로 구비되어 반도체 칩의 몸체부(200)의 양측 또는 어느 일측의 가장자리 부분 상에 배치될 수도 있다. 유전층부(220) 상에 도전성 접촉 레일부(240)를 노출하도록 형성되는 가이드부(guide: 230)가 유전 물질 또는 절연 물질을 포함하는 층으로 구비될 수 있다. 가이드부(230)는 캔틸레버(320)의 탐침 형상부(322)가 도전성 접촉 레일부(240) 바깥으로 벗어나지 않도록 제한하는 제한 댐(confining dam) 형상으로 구비될 수 있다.
도전성 캔틸레버(320)는 일 단부에 탐침 형상부(322)를 구비하고, 일 단부에 반대되는 타 단부에 체결 고정부(323)을 구비하고, 체결 고정부(323)와 탐침 형상부(321)의 사이를 이어주게 연장되는 몸체부(321)를 구비하는 판형 부재 또는 라인 형상의 부재로 구비될 수 있다. 캔틸레버의 몸체부(321)는 제2기판(209)에 이격되도록 위치하며, 제2기판(209) 상을 가로질러 연장되도록 구비될 수 있다. 캔틸레버의 몸체부(321)는 제2기판(209) 상에 구비된 도전성 접촉 레일부(240)이 연장되는 방향을 따라 길게 연장되는 부재로 구비될 수 있다.
캔틸레버의 체결 고정부(323)를 고정시키는 고정 수단으로 도전성 필라(pillar: 310)가 제1기판(109)에 도입될 수 있다. 도전성 필라(310)는 제1기판(109)의 제1접속부(110)에 일 단부가 체결되고 반대되는 타 단부가 캔틸레버의 체결 고정부(323)에 체결되어, 캔틸레버(320)를 지지하고 고정하며, 또한, 캔틸레버(320)를 제1접속부(110)에 전기적으로 연결시킨다. 도전성 필라(310)는 다수 개가 도입될 수 있다. 도전성 필라(310)는 캔틸레버(320)와 제1기판(109) 사이 공간(402)에 제2기판(209)이 실질적으로 끼워지도록 하는 클립(clip) 형상을 제공하도록, 제1기판(109)에 고정될 수 있다. 도전성 필라(310)는 구리(Cu)와 같은 금속 물질을 포함하는 기둥 형상으로 제1접속부(110) 상에 고정되어 세워질 수 있다. 도전성 필라(310)는 금속 범프(bump)나 스터드(stud) 또는 핀(pin)을 포함하여 도입될 수 있다. 도전성 필라(310)는 도시되지는 않았으나 절연성 피복층에 의해 피복된 상태로 도입될 수 있다.
캔틸레버의 몸체부(321)가 표면(401) 부분에 접착 또는 체결되어 캔틸레버(320)를 지지하는 보호 리드부(lid: 400)가 제2기판(209) 상에 도입될 수 있다. 보호 리드부(400)는 캔틸레버(320)들이 다수 개 도입될 때, 이들을 지지하는 역할을 하도록 도입될 수 있다. 캔틸레버(320)는 얇은 구리(Cu) 또는 구리 합금과 같은 금속층을 포함할 수 있다. 캔틸레버(320)는 얇은 금속층의 끝 부분을 휘어 아래로 향하도록 돌출되도록 하여 탐침 형상부(322)를 유도할 수 있다. 캔틸레버(320)는 도전성 접촉 레일부(240)에 접촉한 상태에서 변형되는 데 저항할 수 있도록 탄성을 가지는 금속 재질의 판재로 구비될 수 있다. 캔틸레버(320)를 지지하는 보호 리드부(400)는 전기적 절연이 가능한 유전층 또는 유전 물질의 기판 형상으로 도입될 수 있다. 보호 리드부(400)는 제2기판(209)이 배치될 내부 공간(402)을 제공하도록 제1기판(109) 상에 도입되는 보호 캡(cap: 400H)의 일부로 도입될 수 있다. 보호 캡(400H)은 제1기판(109) 상에 단부들이 체결되어 내부 공간(402)를 제공하며, 내부 공간(402) 내에서 제2기판(209)이 움직일 수 있도록 허용하는 형상으로 구비될 수 있다. 보호 캡(400H)은 유전 물질이나 절연 물질의 부재로 구비될 수 있다. 경우에 따라 금속 재질로 보호 캡(400H)이 구비되며, 캔틸레버(320)와의 절연을 위한 부재(도시되지 않음)가 표면(401) 상에 더 구비될 수 있다.
보호 리드부(400)나 보호 캡(400H)는 캔틸레버의 탐침 형상부(322)의 뾰족한 팁(tip) 부분이 접촉 레일부(240)의 표면에 접촉하고 이러한 접촉 상태가 유지되도록 캔틸레버(320)를 눌러 지지하는 역할을 할 수 있다. 보호 리드부(400)나 보호 캡(400H)이 제공하는 내부 공간(402)에 제2기판(209)이 끼어져 도입되고, 캔틸레버(320)가 접촉 레일부(240)를 눌러줌으로써, 제2기판(209)은 제1기판(109)으로부터 이탈되지 않고 올려진 상태로 유지될 수 있다. 도 2 및 도 3에 제시된 바와 같이 제2기판(209)이 제1기판(109) 상에서 유동되어도, 캔틸레버(320)가 눌러주는 힘이 계속 작용할 수 있어, 캔틸레버의 탐침 형상부(322)의 뾰족한 팁 부분은 접촉 레일부(240)의 표면을 따라 미끄러지며 이동하면서도 접촉 상태를 유지할 수 있다.
도 4 내지 도 6은 도 1의 도전성 캔틸레버의 형상들을 보여준다.
도 4를 도 1과 함께 참조하면, 도전성 캔틸레버(320)는 다수 개가 나란히 배치될 수 있다. 도전성 캔틸레버(320)들은 서로 다른 전기적 신호를 제2기판(도 1의 209)에 접속시키기 위해서 서로 이격되도록 배치되고, 다수의 도전성 필라(310)들 및 다수의 제1접속부(110)들이 각각의 캔틸레버(320)에 대응되도록 배치될 수 있다. 캔틸레버(310)들이 나란히 배치된 방향으로 개개의 캔틸레버(320)의 체결 고정부(323)들에 대응되는 제1접속부(110)들이 랜딩 패드(landing pad) 형상으로 나란히 제1기판의 제3표면(101) 상에 배열될 수 있다. 개개의 제1접속부(110)에 하측 단부(311)가 체결되어 고정되도록 개개의 도전성 필라(310)가 배치되고, 도전성 필라의 상측 단부(312)에 캔틸레버의 체결 고정부(323)가 체결되어, 캔틸레버(320)가 고정될 수 있다.
도 5를 도 4와 함께 참조하면, 캔틸레버(320)의 탐침 형상부(322)가 돌출된 방향에 반대되는 방향으로 노출되는 표면(324)에 대응되는 표면(401)을 가지는 리드부(400)가 도입되고, 리드부의 표면(401)에 캔틸레버의 표면(324)이 부착되어 리드부(400)에 의해 캔틸레버(320)들이 지지될 수 있다. 도 5의 A 방향으로 본 형상을 도시한 도 6에 제시된 바와 같이, 캔틸레버(320)들은 나란히 이웃하도록 리드부(400)에 배치되고 부착된 상태로 도입될 수 있다.
도 7 내지 10은 도 1의 도전성 접촉 레일부를 보여준다.
도 7을 도 1과 함께 참조하면, 도전성 접촉 레일부(240)는 다수 개가 나란히 제2기판(209) 상을 가로질러 연장되는 형상을 가지도록 제2기판(209) 상에 구비될 수 있다. 도전성 접촉 레일부(240)는, 도 8에 제시된 바와 같이, 유전층부(220)을 관통하여 유전층부(220)에 의해 표면이 노출되는 접촉 연결부(210)에 중첩되도록 배치되고, 접촉 연결부(210)에 전기적으로 연결되도록 체결되어, 반도체 칩 몸체부(도 1의 200)에 전기적으로 연결될 수 있다. 접촉 연결부(210)가 센터 패드 형태를 따라 제2기판(209)의 중앙 가운데 부분에 일렬 또는 다수의 열을 이루도록 배치될 수 있다. 일렬로 배치된 접촉 연결부(210) 개개에 도전성 접촉 레일부(240)들이 각각 중첩되도록 도전성 접촉 레일부(240)가 길게 구비될 수 있다. 개개의 캔틸레버(320)들이 각각 도전성 접촉 레일부(240) 개개에 대응되도록 도입될 수 있다. 캔틸레버(320)는 도전성 접촉 레일부(240)가 연장되는 방향을 따라 슬라이딩이 허용될 수 있다.
개개의 도전성 접촉 레일부(240)의 표면 부분이 노출되도록 상호 격리시키는 가이드부(230)가 구비될 수 있다. 가이드부(230)는 개개의 도전성 접촉 레일부(240)의 표면을 노출하는 가이드 트렌치(231)들을 오프닝(opening portion)으로 제공하는 유전층의 패턴으로 구비될 수 있다. 도 7의 Y-Y' 절단선을 따르는 단면을 보여주는 도 9에서와 같이, 가이드 트렌치(231)의 바닥 부분에 개개의 도전성 접촉 레일부(240)를 이루는 도전층 패턴이 구비되고, 이러한 도전층 패턴의 두께 보다 더 두꺼운 두께로 가이드부(230)가 도입되어 도전성 접촉 레일부(240) 표면 상에는 오목한 홈 형상의 가이드 트렌치(231)들이 유도될 수 있다.
도전성 접촉 레일부(240)의 옆으로 가이드부(230)가 도전성 접촉 레일부(240)의 표면 높이 보다 더 높은 높이를 가지는 펜스(fence) 형상으로 구비될 수 있다. 펜스 형태의 가이드부(230)는, 도 10에 제시된 바와 같이, 캔틸레버(320)의 탐침 형상부(322)가 가이드 트렌치(231) 내에서 이동되고 가이드 트렌치(231) 바깥으로 이탈되는 것을 막아주는 가이드 펜스로 역할할 수 있다. 가이드 트렌치(231)의 형상을 제공하는 한 가이드부(230)와 하부의 유전층부(220)는 별개의 층들의 적층 형태로 도입되거나 다수의 층들이 적층된 형태로 도입될 수 있다. 또는 가이드부(230)와 하부의 유전층부(220)는 가이드 트렌치(231)가 오목한 홈 형상으로 제공되는 하나의 층으로 도입될 수도 있다. 제2기판(209)의 가장자리(edge) 부분에 가이드부(230)가 가이드 트렌치(231)를 막아주는 형상을 가져, 캔틸레버(320)가 제2기판(209)의 가장자리 외측으로까지 미끌어져 이탈하는 것을 방지할 수 있다.
도 11은 일 예에 따른 반도체 패키지를 보여주고, 도 12 및 도 13은 제2기판이 제1기판에 대해 상대적으로 변위(shift)된 형상들을 보여준다.
도 11을 참조하면, 반도체 패키지(20)는 제1기판(2109)과 제2기판(2209)이 상호 적층된 구조로 구비될 수 있다. 제1기판(2109)과 제2기판(2209)을 전기적 및 신호적으로 연결시키는 접속 구조(interconnection structure)는 도전성 접촉 레일부(2110)와 도전성 접속 돌기부(2230)를 포함하여 구비될 수 있다. 도전성 접촉 레일부(2110)와 도전성 접속 돌기부(2230)의 일부 부분은 체결되어 고정되지 않고, 기계적으로 맞닿아 있는 상태 또는 접촉하고 있는 상태를 유지하며 이동되어 상대적 위치가 변위되면서도 상호 간의 전기적인 접속 상태를 구축할 수 있다. 도전성 접속 돌기부(2230)의 끝단 단부가 뾰족한 형상을 가져 도전성 접촉 레일부(2110)의 표면에 접촉할 수 있다.
도전성 접속 돌기부(2230)의 끝단 단부는 도전성 접촉 레일부(2110)의 표면에 고정되지 않으므로, 도전성 접촉 레일부(2110)의 표면에 접촉된 상태에서 접촉 레일부(2110)의 표면을 따라 슬라이딩(sliding)될 수 있다. 제1기판(2109)에 대한 제2기판(2209)의 위치가 도 12 또는 도 13에 제시된 바와 같이 변동되어도 또는 제1기판(2109) 상에서 제2기판(2209)이 미끄러져 움직여 그 위치가 변동되어도, 도전성 접속 돌기부(2230)의 끝단 단부와 접촉 레일부(2110)와의 접촉 상태는 이동되면서도 유지될 수 있다. 따라서, 제1기판(2109)과 제2기판(2209) 사이의 전기적이 접속 상태는 유지될 수 있다. 반도체 패키지(20)가 크라잉 형태(crying shape)나 스마일 형태(smile shape)로 휠 경우나, 또는, 제1기판(2109)이나 제2기판(2209)의 어느 하나 또는 모두가 휘는 경우에 수반되는 제2기판(2209)의 상대적인 변위에도 도전성 접속 돌기부(2230)의 끝단 단부는 접촉 레일부(2110)의 표면을 따라 슬라이딩되며 접촉 레일부(2210)의 표면에 접촉한 상태를 유지할 수 있어, 전기적 접속 상태를 계속 유지할 수 있다.
제1기판(2109)은 반도체 칩(chip)을 실장하는 패키지 기판일 수 있다. 패키지 기판은 인쇄회로기판(Printed Circuit Board) 형태나 임베디드 기판(embedded substrate), 연성회로기판(Flexible Printed Circuit Board) 형태일 수 있다. 패키지 기판은 휘어지거나 구부러질 수 있는 유연성을 가지는 기판일 수 있다.
제1기판(2109)은 유연한 재질, 예컨대, 폴리이미드(polyimide)와 같은 유연성을 가지는 폴리머 재질의 기판 몸체부(2100)를 포함하고, 제2기판(2209)의 제1표면(2202)에 대향되는 기판 몸체부(2100)의 제3표면(2101) 상에 칩과의 접속을 위한 제1접속부로서 도전성 접촉 레일부(2110)를 구비할 수 있다. 제2기판(2209)은 제1표면(2201)에 반대되는 제2표면(2202)을 가지는 제2기판 몸체부 또는 반도체 칩의 몸체부(2200)를 구비할 수 있다. 도전성 접촉 레일부(2110)는 구리(Cu)와 같은 도전 물질의 층 또는 금속층의 형상으로 구비될 수 있다. 도시되지는 않았으나, 기판 몸체부(2100)의 제3표면(2101) 상에는 도전성 접촉 레일부(2110)와 연결되거나 또는 이격되어 회로 배선을 구성하는 패선 패턴들이 다른 트레이스 패턴들로 더 구비될 수 있다.
제1기판 몸체부(2100)의 제3표면(2101)에 반대되는 제4표면(2102)에는 제2접속부(2130)들이 패드(pad) 형상으로 구비될 수 있다. 제2접속부(2130)는 반도체 패키지(20)를 외부의 다른 부재, 예컨대, 마더보더(mother board)나 다른 전자 기기와 접속하는 외부 접속부 또는 외부 접속 단자로 구비될 수 있다. 제2접속부(2130)에는 도시되지는 않았으나 범프(bump)나 솔더볼(solder ball)과 같은 접속 부재가 체결될 수 있다.
제1기판의 몸체부(2100)의 내부에는 제1기판의 몸체부(2100)를 실질적으로 관통하여 도전성 접촉 레일부(2110) 및 제2접속부(2130)를 상호 연결시키는 내부 연결부(2120)가 비아(via) 형태로 도입될 수 있다. 제1기판의 몸체부(2100) 내에는 회로 배선을 구성하는 내부 트레이스 패턴들이 비아와 연결되거나 또는 이격되며 제1기판의 몸체부(2100) 내에 함침된 상태로 구비될 수 있다.
제1기판(2109)의 몸체부(2100)의 제3표면(2101) 상에 도전성 접촉 레일부(2110)가 몸체부(2100) 상을 가로지르게 연장된 라인 또는 긴 판재, 막대 형태로 구비될 수 있다. 도전성 접촉 레일부(2110)는 일렬을 이루도록 나란히 다수 개가 배치될 수 있으며, 도 11에 제시된 바와 같이 2열을 이루도록 2개의 도전성 접촉 레일부(2110)들이 상호 이격되어 나란히 배치될 수 있다. 도전성 접촉 레일부(2110)는 구리(Cu)와 같은 도전층을 포함하는 도전 패턴으로 구비될 수 있다. 도전성 접촉 레일부(2110)들을 상호 이격시키는 가이드부(2140)가 제1기판(2109)의 제3표면(2101) 상에 배치될 수 있다. 가이드부(2140)는 유전 물질 또는 절연 물질의 층으로 도입될 수 있다. 가이드부(2140)는 PI와 같은 폴리머층이나 또는 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4), 실리콘산질화물(SiON)을 포함하는 절연층을 포함할 수 있다. 가이드부(2140)는 솔더 레지스트(solder resist) 물질이나 포토 레지스트(photo resist) 물질을 포함할 수 있다. 가이드부(2140)는 도전성 접촉 레일부(2110)을 노출하는 가이드 트렌치(2141)들을 제공하도록 구비되며, 도전성 접촉 레일부(2110)의 두께 보다 더 큰 두께로 형성되어 펜스 형상을 제공할 수 있다. 도 12 또는 도 13에 제시된 바와 같이 도전성 접속 돌기부(2230)가 도전성 접촉 레일부(2110)을 따라 슬라이딩될 때, 가이드부(2140)는 접속 돌기부(2230)가 접촉 레일부(2110)를 벗어나지 않도록 제한하는 제한 펜스의 역할을 할 수 있다. 가이드부(2140)는 접속 돌기부(2230)가 접촉 레일부(2110)를 벗어나지 않도록 제한하므로, 제2기판(2209)의 변위(shift) 또는 이동 범위는 접촉 레일부(2110)의 길게 연장되는 길이 내로 제한될 수 있다.
제1기판(2109) 상에 제2기판(2209)이 실장된 구조로 반도체 패키지(20)가 구비될 수 있다. 제2기판(2209)은 반도체 칩 형태로 구비될 수 있다. 또는 제2기판(2209)은 반도체 칩을 포함하는 또 다른 패키지 형태로 구비될 수도 있다. 도전성 접속 돌기부(2230)는 반도체 칩 몸체부(2200)의 제1표면(2202)로부터 제1기판(2209)로 향하도록 돌출되도록 구비될 수 있다. 반도체 칩 몸체부(2200)이 제1표면(2202)에 구비된 접촉 연결부(2210)에 도전성 접속 돌기부(2230)가 체결 또는 고정될 수 있다. 접촉 연결부(2210)는 반도체 칩 몸체부(2200) 내에 집적된 집적 회로에 전기적으로 연결되는 칩 패드(chip pad) 형태로 구비될 수 있다.
도전성 접속 돌기부(2230)는 접촉 연결부(2210)가 확장 돌출된 형상으로 구비될 수 있으며, 접촉 연결부(2210)가 센터 패드(center pad) 형태로 구비될 경우, 반도체 칩 몸체부(2200)의 중앙 부분에 위치할 수 있다. 도전성 접속 돌기부(2230)는 접촉 연결부(2210)가 에지 패드(edge pad) 형태로 반도체 칩 몸체부(2200)의 양쪽 가장자리 부분들에 구비되어 2열을 이룰 경우, 반도체 칩 몸체부(2200)의 양측 가장자리 부분들에 각각 나뉘어 구비되어 2열을 이루도록 위치할 수 있다. 도전성 접속 돌기부(2230)들의 배치에 대응하여 도전성 접촉 레일부(2110)가 배치될 수 있으므로, 도전성 접속 돌기부(2230)들이 2열로 배열될 경우, 도전성 접촉 레일부(2110)들 또한 다수 개가 2열로 배열되도록 배치될 수 있다. 도전성 접속 돌기부(2230)는 도전성 필라 형상이나 길게 연장되어 높은 높이를 가지는 금속 범프(bump)나 스터드(stud) 또는 핀(pin) 형상을 가질 수 있다.
도 14는 도 11의 도전성 접촉 레일부의 평면 배치 형상을 보여준다.
도 14를 도 11과 함께 참조하면, 도전성 접촉 레일부(2110)는 다수 개가 나란히 제1기판(2109) 상을 가로질러 연장되는 형상을 가지도록 제1기판(2109) 상에 구비될 수 있다. 도전성 접촉 레일부(2110)는 다수 개가 2열을 이루도록 상호 이격되게 배치될 수 있다. 도전성 접촉 레일부(2110)들을 상호 간에 실질적으로 동일한 방향으로 길게 연장된 형상을 가질 수 있다.
도 15는 도 11의 도전성 접촉 레일부와 도전성 접속 돌기부의 접촉 형상을 보여준다.
도 15를 도 14와 함께 참조하면, 도전성 접촉 레일부(2110) 표면에 도전성 접속 돌기부(2230)의 끝단 단부가 접촉되도록 제2기판(2209)이 제1기판(2109) 상에 올려질 수 있다. 개개의 도전성 접촉 레일부(2110)의 표면 부분이 노출되도록 상호 격리시키는 가이드부(2140)가 구비될 수 있다. 가이드부(2140)는 개개의 도전성 접촉 레일부(2110)의 표면을 노출하는 가이드 트렌치(2141)들을 오프닝으로 제공하는 유전층의 패턴으로 구비될 수 있다. 가이드 트렌치(2141)의 바닥 부분에 개개의 도전성 접촉 레일부(2110)를 이루는 도전층 패턴이 구비되고, 이러한 도전층 패턴의 두께 보다 더 두꺼운 두께로 가이드부(2140)가 도입되어 도전성 접촉 레일부(2110) 표면 상에는 오목한 홈 형상의 가이드 트렌치(2141)들이 유도될 수 있다.
도전성 접촉 레일부(2110)의 옆으로 가이드부(2140)가 도전성 접촉 레일부(2110)의 표면 높이 보다 더 높은 높이를 가지는 펜스(fence) 형상으로 구비될 수 있다. 펜스 형태의 가이드부(2140)는 도전성 접속 돌기부(2230)의 끝단 단부가 가이드 트렌치(2141) 내에서 이동되고 가이드 트렌치(2141) 바깥으로 이탈되는 것을 막아주는 가이드 펜스로 역할할 수 있다. 가이드부(2140)는 가이드 트렌치(2141)의 양쪽 말단 부분을 막아주는 형상을 가져, 도전성 접속 돌기부(2230)가 제1기판(2109)의 가장자리 외측으로까지 미끌어져 이탈하는 것을 방지할 수 있다.
도 16 내지 도 19는 도 11의 도전성 접속 돌기부를 보여준다.
도 16 및 도 17을 도 11과 함께 참조하면, 제2기판의 반도체 칩 몸체부(2200)이 제1표면(2202)에 접촉 연결부(2210)들이 에지 패드 형태로 구비될 수 있다. 접촉 연결부(2210)들은 반도체 칩 몸체부(2200)의 양측 가장자리 부분들이 배치되어 2열을 이루는 형태를 가질 수 있다.
도 18 및 도 19를 참조하면, 접촉 연결부(2210) 상에 돌출되도록 도전성 접속 돌기부(2230)들이 구비될 수 있다. 도전성 접속 돌기부(2230)는 접촉 연결부(2210)가 확장된 부재로 도입될 수 있다. 도전성 접속 돌기부(2230)는 도전성 필라 형상이나 길게 연장되어 접촉 연결부(2210)의 높이 보다 높은 높이를 유도하도록 긴 길이를 가지게 연장될 수 있다. 도전성 접속 돌기부(2230)들은 긴 길이의 금속 범프(bump)나 스터드(stud) 또는 핀(pin) 형상으로 구비될 수 있다.
도 20은 도 11의 제2기판을 보호하는 보호 캡부를 보여준다.
도 20을 도 11과 함께 참조하면, 제2기판(2209)이 배치될 내부 공간(2401)을 제공하도록 제1기판(2109) 상에 도입되는 보호 캡부(2400H)가 반도체 패키지(20)에 더 구비될 수 있다. 보호 캡부(2400H)는 제1기판(2109) 상에 단부들이 체결되어 내부 공간(2401)를 제공하며, 내부 공간(2401) 내에서 제2기판(2209)이 움직일 수 있도록 허용하는 형상으로 구비될 수 있다. 보호 캡부(2400H)는 유전 물질이나 절연 물질의 부재로 구비될 수 있다. 경우에 따라 금속 재질로 보호 캡부(2400H)가 구비될 수도 있다.
보호 캡부(2400H)는 도전성 접속 돌기부(2230)의 뾰족한 단부 부분이 접촉 레일부(2110)의 표면에 접촉하고 이러한 접촉 상태가 유지되도록 제2기판(2209) 눌러 지지하는 역할을 할 수 있다. 제2기판(2209) 눌러 지지하는 역할을 강화하기 위해서, 보호 캡부(2400H)의 상부 내측 표면(2409) 부분에 표면으로부터 돌출된 형상의 누름 돌기부(2410)이 하나 또는 다수 개가 구비될 수 있다. 누름 돌기부(2410)는 탄성 재질로 구비되어, 제2기판(2209)이 제1기판(2109) 상에 올려진 채 유지되도록하는 힘을 제공할 수 있다. 보호 캡부(2400H)이 제공하는 내부 공간(2401)에 제2기판(2209)이 끼어져 도입되므로, 제2기판(2209)은 제1기판(2109)으로부터 이탈되지 않고 올려진 상태로 유지될 수 있다. 도 12 및 도 13에 제시된 바와 같이 제2기판(2209)이 제1기판(2109) 상에서 유동되어도, 제2기판(2209)를 눌러주는 힘이 계속 작용할 수 있어, 도전성 접속 돌기부(2230)는 접촉 레일부(2110)의 표면을 따라 미끄러지며 이동하면서도 접촉 상태를 유지할 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
109, 209: 기판,
240: 도전성 접촉 레일부
320: 도전성 캔틸레버.

Claims (20)

  1. 제1접속부가 다수 개로 배치된 제1기판;
    상기 제1접속부들에 인근하는 상기 제1기판 부분 상에 올려지고, 도전성 접촉 레일(rail)부가 다수 개로 배치된 제2기판; 및
    일 단부가 상기 제1접속부에 전기적으로 접속(coupling)되고 타 단부가 상기 접촉 레일부를 따라 슬라이딩(sliding)될 수 있도록 상기 접촉 레일부의 표면에 기계적으로 접촉하는 다수 개의 도전성 캔틸레버(cantilever)들;을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제2기판은
    상기 제1기판에 대향되는 제1표면 및 반대되는 제2표면을 갖는 반도체 칩(chip) 몸체부;
    상기 반도체 칩 몸체부의 상기 제2표면 상을 덮는 유전층부;
    상기 유전층부 상에 위치하는 상기 도전성 접촉 레일부들; 및
    상기 도전성 접촉 레일부들을 상기 반도체 칩 몸체부에 연결시키도록 상기 유전층부를 각각 관통하는 접촉 연결부;를 포함하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 유전층부 상에 상기 도전성 접촉 레일부를 노출하도록 형성되고,
    상기 도전성 접촉 레일부의 표면을 노출하는 오목한 가이드 트렌치(guide trench)들을 제공하여 상기 캔틸레버의 타 단부가 상기 도전성 접촉 레일부를 따라 슬라이딩(sliding)되도록 가이드하며 상기 도전성 접촉 레일부들을 상호 격리시키는 가이드부를 더 포함하는 반도체 패키지.
  4. 제3항에 있어서,
    상기 가이드 트렌치는 상기 반도체 칩의 몸체부의 상기 제2표면 상을 길게 가로지르는 형상을 가지고,
    상기 가이드 트렌치들은 다수 개가 나란히 연장되도록 배치되는 반도체 패키지.
  5. 제1항에 있어서,
    상기 도전성 캔틸레버는
    상기 제2기판 상에 이격되며 상기 일 단부와 상기 타 단부 사이를 연결하도록 상기 제2기판 상을 가로질러 연장되는 몸체부; 및
    상기 타탄부에서 상기 도전성 접촉 레일부 표면을 향하도록 상기 몸체부로부터 돌출되어 상기 도전성 접촉 레일부 표면을 누르는 탐침 형상부;를 포함하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 캔틸레버의 몸체부는 상기 도전성 접촉 레일(rail)부가 연장되는 방향으로 연장되는 반도체 패키지.
  7. 제5항에 있어서,
    일 단부가 상기 도전성 캔틸레버의 상기 일 단부에 체결되어 상기 도전성 캔틸레버를 고정하고,
    타 단부가 상기 제1접속부에 체결되어 고정되어 상기 캔틸레버를 지지하며 상기 제1접속부에 전기적으로 연결시키는 도전성 필라(pillar)를 다수 개로 포함하는 반도체 패키지.
  8. 제7항에 있어서,
    상기 도전성 필라는
    상기 캔틸레버를 고정하고 상기 제1기판에 고정되어 상기 캔틸레버와 상기 제1기판 사이 공간에 상기 제2기판이 끼워지도록 하는 클립(clip) 형상을 제공하는 반도체 패키지.
  9. 제5항에 있어서,
    상기 캔틸레버의 몸체부가 표면 부분에 체결되어 상기 캔틸레버를 지지하는 보호 리드(lid)부를 더 포함하는 반도체 패키지.
  10. 제9항에 있어서,
    상기 제2기판이 배치되는 내부 공간을 제공하도록 상기 보호 리드부가 연장되고 상기 제1기판 상에 체결되는 보호 캡(cap)부를 더 포함하는 반도체 패키지.
  11. 제1항에 있어서,
    상기 제1기판은
    상기 제1접속부들이 배치된 제3표면에 반대되는 제4표면에 위치하는 제2접속부들; 및
    상기 제1기판의 몸체부를 실질적으로 관통하여 상기 제1접속부 및 상기 제2접속부를 상호 연결시키는 내부 연결부를 더 포함하는 반도체 패키지.
  12. 제1항에 있어서,
    상기 제2기판은 반도체 칩을 포함하고,
    상기 제1기판은 상기 반도체 칩을 실장하는 패키지 기판을 포함하는 반도체 패키지.
  13. 도전성 접촉 레일(rail)부가 다수 개로 배치된 제1기판; 및
    상기 도전성 접촉 레일부를 따라 슬라이딩(sliding)될 수 있도록 상기 접촉 레일부의 표면에 기계적으로 접촉하는 접속 돌기부가 다수 개로 배치된 제2기판;을 포함하는 반도체 패키지.
  14. 제13항에 있어서,
    상기 제2기판은
    상기 제1기판에 대향되는 제1표면 및 반대되는 제2표면을 갖는 반도체 칩(chip) 몸체부를 포함하고,
    상기 접촉 돌기부는 상기 제1표면으로부터 상기 제1기판을 향하도록 돌출되는 형상을 가지는 반도체 패키지.
  15. 제14항에 있어서,
    상기 접촉 돌기부들은
    상기 반도체 칩 몸체부의 양측 가장자리 부분들에 각각 배치되어 2열을 이루는 반도체 패키지.
  16. 제15항에 있어서,
    상기 도전성 접촉 레일부들은
    상기 접촉 돌기부들 각각에 대향되는 위치에 나란히 2열로 배치되는 반도체 패키지.
  17. 제16항에 있어서,
    상기 도전성 접촉 레일부들은
    상기 접촉 돌기부들 각각에 대향되는 위치로부터 상기 제2기판이 중첩되는 부분 바깥으로 길게 연장되는 라인(line) 형상을 가지는 반도체 패키지.
  18. 제13항에 있어서,
    상기 제1기판은
    상기 제2기판에 대향되는 제3표면 및 반대되는 제4표면을 갖는 패키지 기판 몸체부; 및
    상기 패키지 기판 몸체부의 상기 제3표면 상을 덮고
    상기 도전성 접촉 레일부의 표면을 노출하는 오목한 가이드 트렌치(guide trench)들을 제공하여 상기 접촉 돌기부의 단부가 상기 도전성 접촉 레일부를 따라 슬라이딩(sliding)되도록 가이드하며 상기 도전성 접촉 레일부들을 상호 격리시키는 가이드부를 더 포함하는 반도체 패키지.
  19. 제18항에 있어서,
    상기 제1기판은
    상기 패키지 기판 몸체부의 상기 제4표면에 위치하는 외부 접속부들; 및
    상기 제1기판의 몸체부를 실질적으로 관통하여 상기 도전성 접촉 레일부 및 상기 외부 접속부를 상호 연결시키는 내부 연결부를 더 포함하는 반도체 패키지.
  20. 제13항에 있어서,
    상기 제2기판이 배치되는 내부 공간을 제공하도록 상기 제1기판 상에 체결되는 보호 캡(cap)부를 더 포함하는 반도체 패키지.
KR1020150087726A 2015-06-19 2015-06-19 슬라이딩 접속 구조를 포함하는 반도체 패키지 KR20160149905A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150087726A KR20160149905A (ko) 2015-06-19 2015-06-19 슬라이딩 접속 구조를 포함하는 반도체 패키지
US14/925,235 US9484322B1 (en) 2015-06-19 2015-10-28 Semiconductor packages with sliding interconnect structure
CN201610143071.6A CN106257662B (zh) 2015-06-19 2016-03-14 具有滑动互连结构的半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150087726A KR20160149905A (ko) 2015-06-19 2015-06-19 슬라이딩 접속 구조를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20160149905A true KR20160149905A (ko) 2016-12-28

Family

ID=57189266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150087726A KR20160149905A (ko) 2015-06-19 2015-06-19 슬라이딩 접속 구조를 포함하는 반도체 패키지

Country Status (3)

Country Link
US (1) US9484322B1 (ko)
KR (1) KR20160149905A (ko)
CN (1) CN106257662B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861826B2 (en) 2018-09-04 2020-12-08 Samsung Electronics Co., Ltd. Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410227A (en) * 1981-05-08 1983-10-18 Trigon Industries, Inc. Tri-state contactor assembly for electronic device package test handler
US5691649A (en) 1991-06-04 1997-11-25 Micron Technology, Inc. Carrier having slide connectors for testing unpackaged semiconductor dice
CN1194459A (zh) * 1997-03-21 1998-09-30 三菱电机株式会社 半导体器件的封装体
US6184576B1 (en) * 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
US6980017B1 (en) * 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
KR100380223B1 (ko) 2001-05-16 2003-04-18 주식회사 아큐텍반도체기술 반도체의 에어 캐비티 패키지 및 그 패키징 방법
US6917102B2 (en) * 2002-10-10 2005-07-12 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
US7278855B2 (en) * 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
CN100440628C (zh) * 2005-10-17 2008-12-03 富士康(昆山)电脑接插件有限公司 电连接器
WO2014011232A1 (en) * 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
CN202799522U (zh) * 2012-07-28 2013-03-13 中山大洋电机制造有限公司 一种电机控制器结构
JP5579341B1 (ja) * 2013-02-22 2014-08-27 古河電気工業株式会社 端子連結帯、圧着端子の製造方法、電線圧着装置、及び電線圧着方法
US9385099B2 (en) * 2014-03-28 2016-07-05 Nxp, B.V. Die interconnect
US9832876B2 (en) * 2014-12-18 2017-11-28 Intel Corporation CPU package substrates with removable memory mechanical interfaces

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861826B2 (en) 2018-09-04 2020-12-08 Samsung Electronics Co., Ltd. Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package
US11664348B2 (en) 2018-09-04 2023-05-30 Samsung Electronics Co., Ltd. Substrate assembly semiconductor package including the same and method of manufacturing 1HE semiconductor package

Also Published As

Publication number Publication date
CN106257662B (zh) 2019-10-25
US9484322B1 (en) 2016-11-01
CN106257662A (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
EP1156705B1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
KR101815754B1 (ko) 반도체 디바이스
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US7936032B2 (en) Film type package for fingerprint sensor
US8421224B2 (en) Semiconductor chip having double bump structure and smart card including the same
US20060125077A1 (en) Semiconductor device
US8890329B2 (en) Semiconductor device
KR20160119942A (ko) 소켓 플러그 접속 구조를 포함하는 반도체 패키지
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
US8354744B2 (en) Stacked semiconductor package having reduced height
KR20160149905A (ko) 슬라이딩 접속 구조를 포함하는 반도체 패키지
US9476913B2 (en) Probe card
US7135642B2 (en) Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier
US20110062586A1 (en) Chip for Reliable Stacking on another Chip
KR20150039284A (ko) 멀티-칩 패키지
EP4036968A1 (en) Packaged electronic system formed by electrically connected and galvanically isolated dice
US8546942B2 (en) Flip-chip semiconductor device having anisotropic electrical interconnection and substrate utilized for the package
WO2006095724A1 (ja) 中継基板
KR20170074587A (ko) 반도체 패키지
JP4591816B6 (ja) 半導体装置
KR20160118807A (ko) 플렉시블 패키지
JP4591816B2 (ja) 半導体装置
US20100176516A1 (en) Substrate having optional circuits and structure of flip chip bonding
KR20240074215A (ko) 반도체 패키지