JP4591816B6 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4591816B6
JP4591816B6 JP2004225556A JP2004225556A JP4591816B6 JP 4591816 B6 JP4591816 B6 JP 4591816B6 JP 2004225556 A JP2004225556 A JP 2004225556A JP 2004225556 A JP2004225556 A JP 2004225556A JP 4591816 B6 JP4591816 B6 JP 4591816B6
Authority
JP
Japan
Prior art keywords
bga
semiconductor device
mounting substrate
interposer
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004225556A
Other languages
English (en)
Other versions
JP2005136380A (ja
JP4591816B2 (ja
Inventor
健祐 常田
淳 中村
誠一郎 津久井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc, Renesas Electronics Corp filed Critical Elpida Memory Inc
Priority to JP2004225556A priority Critical patent/JP4591816B6/ja
Priority to US10/957,739 priority patent/US7265446B2/en
Publication of JP2005136380A publication Critical patent/JP2005136380A/ja
Application granted granted Critical
Publication of JP4591816B2 publication Critical patent/JP4591816B2/ja
Publication of JP4591816B6 publication Critical patent/JP4591816B6/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、実装基板上に複数の半導体部品を実装してなる半導体装置に関し、特に、その半導体部品の実装構造に関する。
近年の半導体装置の小型化の要求に応えるため、複数の半導体部品を相互に重ねて実装基板に実装し、半導体部品の実装面積を小さくした半導体装置がある。
従来の半導体装置は、図３に示すように、実装基板３１と、それに実装される半導体集積回路基板３２との間に、スペーサー３３を配置して空間を形成し、そこにチップ部品３４を配置している。ここで、スペーサー３３を導電体で構成し、実装基板３１との間及び半導体集積回路基板３２との間に夫々半田又は導電性接着剤を用いることにより、半導体集積回路基板３２の裏面を実装基板３１上の導電パターンに電気的に接続することが可能である（例えば、特許文献１参照）。
特開平４−６２８６６号公報
従来の半導体装置では、実装基板と半導体集積回路基板とがボンディングワイヤーにより電気的に接続されているため、実装基板と半導体集積回路と間の距離を比較的自由に設計することができる。これに対し、ＢＧＡ（Ball Grid Array）は、パッケージの下面に配列形成された複数のボールを用いて実装基板に電気的に接続されるため、実装基板との距離を自由に設計することができない。通常、ＢＧＡのボールの直径は０．４〜０．５ｍｍであって、ＢＧＡを実装基板に実装したときのこれらの間の距離は、０．３〜０．４ｍｍである。これに対してチップ部品は、現在主流の１００５タイプのもので最大０．５５ｍｍ、小型の０６０３タイプのもので最大０．３３ｍｍである。それゆえ、ほとんどの場合において、ＢＧＡと実装基板との間の距離がチップ部品の厚みより小さくなり、図４に示すように、ＢＧＡ４１と実装基板４２との間にチップ部品（半導体部品）４３を配置することができないという問題点がある。
そこで、本発明は、ＢＧＡと実装基板との間にチップ抵抗等の半導体部品を配置することができる半導体部品の実装構造及びそれを備えた半導体装置を提供することを目的とする。
本発明によれば、上面に導電パターンが形成された実装基板と、前記実装基板上に配置され、下面にボールが形成されたＢＧＡと、前記ＢＧＡとそれを実装する前記実装基板との間に配置され、前記ＢＧＡのボールと前記実装基板の導電パターンを電気的に接続するインターポーザーと、前記インターポーザーの外側であって、少なくとも一部が前記ＢＧＡの真下の領域に配置されるように、前記実装基板の一面に搭載された半導体部品と、を備えることを特徴とする半導体装置が得られる。
前記インターポーザーは、前記ＢＧＡの下面に形成されたボールと前記実装基板の上面に形成された導電パターンとの間を電気的に接続するための実装パッドを備えている。
前記インターポーザーは多層配線板により構成されてよい。
本発明によれば、ＢＧＡと実装基板との間にインターポーザーを配置したことにより、ＢＧＡと実装基板との間に半導体部品の一部又は全部を配置することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図１に本発明の半導体装置に使用されるインターポーザー１０の（ａ）平面図及び（ｂ）ＢＢ線断面図を示す。
このインターポーザー１０は、ガラスエポキシ等からなる四角枠形状の基材１１を用いた、厚み０．２〜０．３ｍｍ程度の多層薄型基板又は多層テープである。インターポーザー１０の表裏面には、それぞれ複数のＢＧＡ実装パッド１２及びソルダーレジスト１３が形成されている。
インターポーザー１０のＢＧＡ実装パッド１２は、後述するＢＧＡ（Ball Grid Array）の下面に形成されたソルダーボール（以下、単にボールという。）にそれぞれ対応する位置に形成されている。また、表面側のＢＧＡ実装パッド１２と裏面側のＢＧＡ実装パッド１２とは、互いに対応する位置のもの同士で電気的に接続されている。
一方、ソルダーレジスト１３は、ＢＧＡ実装パッドが形成された領域及びその周辺を除く領域に形成されている。ソルダーレジスト１３は、ＢＧＡを搭載する際にボール間が電気的に接続されるのを防止する。
次に、図２を参照して、図１のインターポーザー１０を用いた半導体部品の実装構造を持つ半導体装置について説明する。
図２に示す半導体装置は、実装基板２１と、その上面に実装されたＢＧＡ２２及び半導体部品２３を有している。また、実装基板２１とＢＧＡ２２との間には、インターポーザー１０が設けられている。
この半導体装置は、実装基板２１上に、インターポーザー１０を接続固定し、半導体部品を搭載した後、ＢＧＡ２２を接続固定して製造される。
インターポーザー１０の下面のＢＧＡ実装パッドは、実装基板２１の表面に形成された導電パターンであって、ＢＧＡ２２の下面に形成されたボールに電気的に接続されるべき導電パターンに、それぞれ半田あるいは導電性接着剤を用いて接続固定される。また、インターポーザー１０の上面のＢＧＡ実装パッドには、ＢＧＡの下面に形成されたボールが接続固定される。
インターポーザー１０は、実装基板２１とＢＧＡ２２との間のスペーサーとして働き、これらの間の距離を半導体部品２３の厚みと同じかそれ以上にする。インターポーザー１０の厚みは、ＢＧＡ２２を実装する際のボールの変形等を考慮して決定される。例えば、ＢＧＡのボールの直径が０．４ｍｍのとき、インターポーザー１０の厚みが０．２ｍｍであっても、その合計は０．４＋０．２＝０．６ｍｍとなり、１００５タイプのチップ部品の高さ（０．５５ｍｍ）よりも高くなるが、ボールとＢＧＡ接続パッドとの電気的接続を確実にするためには、０．３ｍｍ程度の厚みが必要である。インターポーザー１０は、多層構造なので、その層数を変えることでその厚み容易に変更することができる。
実装基板２１に搭載される半導体部品２３としては、チップコンデンサやチップ抵抗（終端抵抗）のほか、薄型のＩＣパッケージなどがある。
本実施の形態によれば、ＢＧＡと実装基板との間に半導体部品を配置できるので、実装基板の実装密度を向上させることができる。特に、半導体部品が電源デカップリングコンデンサの場合は、ＢＧＡの電源ピンの近くに配置することが可能になり電気特性上有利となる。
なお、上記実施の形態では、半導体部品全体がＢＧＡの真下に位置しているが、その一部がＢＧＡの真下に位置し残りの一部がＢＧＡの真下の領域からはみ出していても、ある程度の実装密度向上が実現できる。この場合、図５に示す様にインターポーザーの厚みを厚くすることにより、ＢＧＡの実装密度を向上できる。
本発明の一実施の形態に係る半導体部品の実装構造に用いられるインターポーザーの（ａ）は平面図及び（ｂ）は（ａ）のＢ−Ｂ線断面図である。 本発明の一実施の形態に係る半導体部品の実装構造を採用した半導体装置の縦断面図である。 従来の半導体装置の縦断面図である。 従来のＢＧＡを含む半導体装置の問題点を説明するための図である。 本発明の半導体部品の実装構造を採用した半導体装置の他の例を示す縦断面図である。
符号の説明
１０ インターポーザー
１１ 基材
１２ ＢＧＡ実装パッド
１３ ソルダーレジスト
２１ 実装基板
２２ ＢＧＡ
２３ 半導体部品
３１ 実装基板
３２ 半導体集積回路基板
３３ スペーサー
３４ チップ部品
４１ ＢＧＡ
４２ 実装基板
４３ チップ部品

Claims (6)

  1. 上面に導電パターンが形成された実装基板と、
    前記実装基板上に配置され、下面にボールが形成されたＢＧＡと、
    前記ＢＧＡとそれを実装する前記実装基板との間に配置され、前記ＢＧＡのボールと前記実装基板の導電パターンを電気的に接続するインターポーザーと、
    前記インターポーザーの外側であって、少なくとも一部が前記ＢＧＡの真下の領域に配置されるように、前記実装基板の一面に搭載された半導体部品と、を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体部品は、ＩＣパッケージであり、
    前記ＩＣパッケージの一部が前記ＢＧＡの真下に位置するように配置され、他の一部がＢＧＡの真下の領域からはみ出すように、実装基板に搭載されることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記インターポーザーが多層配線板であることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記半導体部品は、電源デカップリングコンデンサであり、
    前記電源デカップリングコンデンサは前記ＢＧＡの電源ピンに対応するボールの近くに配置されていることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記インターポーザーは四角枠形状で構成されており、
    前記インターポーザーの枠内の領域であって、前記実装基板の一面に搭載された第２の半導体部品をさらに備えることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、
    前記ＢＧＡの下面に形成されたボールと前記実装基板の上面に形成された導電パターンとが前記インターポーザーに形成された実装パッドを介して互いに電気的に接続されていることを特徴とする半導体装置。
JP2004225556A 2003-10-06 2004-08-02 半導体装置 Expired - Fee Related JP4591816B6 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004225556A JP4591816B6 (ja) 2003-10-06 2004-08-02 半導体装置
US10/957,739 US7265446B2 (en) 2003-10-06 2004-10-05 Mounting structure for semiconductor parts and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003346838 2003-10-06
JP2003346838 2003-10-06
JP2004225556A JP4591816B6 (ja) 2003-10-06 2004-08-02 半導体装置

Publications (3)

Publication Number Publication Date
JP2005136380A JP2005136380A (ja) 2005-05-26
JP4591816B2 JP4591816B2 (ja) 2010-12-01
JP4591816B6 true JP4591816B6 (ja) 2011-01-26

Family

ID=

Similar Documents

Publication Publication Date Title
JP5222509B2 (ja) 半導体装置
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US7968991B2 (en) Stacked package module and board having exposed ends
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6545868B1 (en) Electronic module having canopy-type carriers
US20110266672A1 (en) Integrated-circuit attachment structure with solder balls and pins
JP2003133518A (ja) 半導体モジュール
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
US6104088A (en) Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board
JP4597512B2 (ja) 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法
US7131847B2 (en) Test apparatus having intermediate connection board for package
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US20080230886A1 (en) Stacked package module
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
US20070252263A1 (en) Memory package structure
JPH11260999A (ja) ノイズを低減した積層半導体装置モジュール
US7135642B2 (en) Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier
JP4591816B6 (ja) 半導体装置
JP4591816B2 (ja) 半導体装置
JP2004186362A (ja) 回路装置
US20050073050A1 (en) BGA package and printed circuit board for supporting the package
JP4370993B2 (ja) 半導体装置
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
JP2007059530A (ja) 配線基板