JPH08285892A - 裸集積回路デバイスをテストするための構造体 - Google Patents

裸集積回路デバイスをテストするための構造体

Info

Publication number
JPH08285892A
JPH08285892A JP8063811A JP6381196A JPH08285892A JP H08285892 A JPH08285892 A JP H08285892A JP 8063811 A JP8063811 A JP 8063811A JP 6381196 A JP6381196 A JP 6381196A JP H08285892 A JPH08285892 A JP H08285892A
Authority
JP
Japan
Prior art keywords
substrate
probe
test
under test
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8063811A
Other languages
English (en)
Inventor
David J Pedder
ジョン ペダー デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JPH08285892A publication Critical patent/JPH08285892A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 高性能の受動素子を現場インクマーキングに
適合する形で被テストデバイスに密に近接させて配置す
る構造体を提供すること。 【解決手段】 被テスト集積回路デバイスに電気的接続
を設定するためのテスト用プローブ構造体を提供する。
プローブ構造体は、多層印刷回路板から成るプローブア
ームであり、プローブアームはそのティップにＭＣＭ−
Ｄ基板を担持しており、ＭＣＭ−Ｄ基板の下面に電気的
接続を行うための１列のバンプが形成されている。プロ
ーブアームは、被テストデバイス又はウエハの表面に対
して浅い角度をなして支持される。ＭＣＭ−Ｄ基板には
被テストデバイスに電気的接続を設定するための受動素
子が形成されている。被テストデバイスの各側辺に１つ
づつ４つのプローブアームを設けることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、裸の（むき出し
の）集積回路（ＩＣ）デバイスをテストするための構造
体に関する。
【０００２】
【従来の技術】多数の未パッケージＩＣデバイスから成
るマルチチップモジュール（ＭＣＭ）回路組立体を適当
な回路連結基板上に組み立てる作業に随伴する古くから
の問題は、その組立体中の各チップが実際に機能しうる
完全なものである確率は１未満であることに関連してい
る。即ち、組み立てられたマルチチップモジュール組立
体の歩留りは、すべての個々のチップの歩留り率と組立
体の歩留り率との積であり、下記の数式で表される。 Ｙ＝｛Ｆ（Ｂ）m} n ここで、Ｙ＝最終回路組立体の歩留り Ｆ＝個々のＩＣが機能しうる完全なものである確率 ｍ＝１つのチップ当りの接続点の数 ｎ＝回路組立体中のＩＣの数 この回路歩留りの積依存性は、すべての個別ＩＣが回路
組立体として組み立てに付される前に完全な機能を有す
るものであるという高い確信をもてること、そして、非
常に高い歩留の組み立て工程を用いることが肝要である
ことを意味している。例えば、はんだバンプ（瘤状体）
のアレー（配列体）を裸のＩＣ上の接点パッドを覆って
配設し、それらのＩＣを表裏逆にして基板に取り付ける
フリップチップはんだボンディング法は、適度に高い歩
留りの組み立て方法をてっこすことが認められた。例え
ば、冷却を施されないＩＲ検出器アレーにおいては、１
０，０００箇所のはんだ結合による接続点を有するデバ
イスの場合で１００％のボンド（結合）歩留りが達成さ
れている。これは、個々のボンド歩留りが９９．９９％
以上であることを示す。
【０００３】しかし残念ながら、いろいろな形態のモジ
ュールやハイブリッド回路構造に用いられるような裸の
未パッケージＩＣを使用した場合、個々のＩＣの機能が
完全であることの確率は、上記のボンド歩留りほど高く
なく、通常、９０％から９９％の間である。それは、主
として、裸の未パッケージＩＣの、特に最終作動周波数
でテストすることが困難であることと、１つには、非常
に複雑なデジタルデバイスをテストする場合、そのテス
トはデバイスの機能要件の一部だけをサンプル検査する
テストパターンを用いるので統計的な誤差要因が随伴す
ることに基因している。このことは、組立体中のＩＣの
数が多くなるほど、回路の歩留りが減少し、許容し得な
いほどの低率点に急激に近づくことを意味する。１００
個のＩ/Ｏ（入出力）デバイスとの１０チップのマルチ
チップ組立体において初回テストで８０％を越える歩留
りを達成するには、９９％のＩＣ信頼値と、９９．９９
％のボンディング工程の歩留りが必要とされると考えら
れる。
【０００４】従って、「既知の良品ダイス」（Known Go
od Die）（ＫＧＤ）を用いてテストされる裸ダイスＭＣ
Ｍ回路の組立体のための個別ＩＣの高い機能コンフィデ
ンス（信頼性）又は高いデバイス「良品率」を保証する
方法を開発する必要性があることは、明らかである。
【０００５】シリコン集積回路デバイス（ＳＩＣ）はウ
エハの形で加工され、完成したウエハをダイシングする
（ダイスに切り分ける）前に、被テスト（テストすべ
き）ＩＣの接点パッドに対し電気的接触を設定するため
のプローブカード（検査カード）（最近ではメンブレン
状プローブカード）を用いて完成ウエハの初回テストが
実施される。
【０００６】慣用のプローブカードは、印刷回路板（Ｐ
ＣＢ）の円形孔に支持された金属製プローブの放射状ア
レー（配列体）から成る。これらのプローブは、細いタ
ングステンワイヤを用いて作られた微細なプローブ端を
有している。プローブ端は、通常、長さ０．５ｍｍ、直
径０．１５ｍｍであり、プローブのティップ（接触部）
の接点は、通常、直径５０μｍの球形状とされている。
ＩＣ上のアルミニウム合金蒸着パッドに対する接触抵抗
を低くするために１プローブ当り６ｇないし９ｇの接触
力が用いられる。プローブセット（プローブカード）の
予想寿命は、約５０万回の接点接触であり、約５０万回
の接点接触が行われると、新しいプローブセットと交換
される。プローブカードの各プローブは、むらのない接
触を維持するために印刷回路板にそれぞれ独立して取り
付けられ、調節される。プローブの素材としてタングス
テンが選ばれるのは、タングステンは、プローブの摩耗
速度を低くする高い硬度を有し、プローブの電気抵抗を
低くするための低い電気抵抗値を有しているからであ
る。
【０００７】ウエハ段階でのデバイステストは、基本パ
ラメータテスト及び低周波数機能テストを含み、場合に
よっては、特別設計のテスト装置を用いたスピードビン
ニングテスト又は境界走査テストを含む。しかしなが
ら、慣用のプローブカードは、電気抵抗、特にインダク
タンスが比較的高いため、全作動周波数での徹底したテ
ストを実施することができない。
【０００８】ウエハレベル（ウエハ段階）でのデバイス
テストにおいて包括的機能テストを実施する場合、特に
実際の機能速度より低い速度で実施する場合、テストを
実施するのに長い時間が必要とされるが、ウエハレベル
のデバイステストに課せられるもう１つの制約は、テス
ト時間に対する制限である。ピン数の多い、従ってピン
密度の非常に高いＩＣのテストに適する慣用型のプロー
ブカードを製造するには機械的な困難が伴うことが、慣
用のプローブカードに代わるプローブカードを開発する
努力が現在続けられている１つの理由である。
【０００９】ウエハレベルのデバイステストに合格した
ＩＣはパッケージされたならば、包括的機能テストに進
むことができる。パッケージは、パッケージされたデバ
イス（ＩＣ）を直接そのままテストのためにテストシス
テムの送り装置で搬送することを可能にする機械的保護
をＩＣに与えるとともに、パッケージのリード（引出し
導線）を介して被テストデバイスに電気的接触を設定す
る実際的な手段をも提供する。パッケージ済みデバイス
は、速い速度でほぼ許容し得るテスト時間内に全機能に
ついて検査することができる。
【００１０】ウエハレベルのデバイステストにおける最
近の進歩は、メンブレン状プローブカード構造が開発さ
れたことである。メンブレン状プローブカード構造にお
いては、被テストデバイスの接点パッドの部位にインピ
ーダンスを制御された微細ピッチのトレースを提供する
ことができる可撓性のＰＣＢ相互接続多層体が用いられ
る。被テストデバイスに対する一時的な接触は、ＰＣＢ
のトレース端子上に設けられたインピーダンスの非常に
低いメッキ金又はそれに類する金属バンプアレーを介し
て設定され、適当な接触力と摺擦（ワイプ）作用が与え
られる。このＰＣＢ多層体は、テスト装置のエレクトロ
ニクスから被テストデバイスへのインピーダンスを制御
された相互接続を設定することを可能にする、信号伝送
トレースの部位に限られた局部的な接地平面を提供す
る。
【００１１】メンブレン状プローブカードは、より高い
周波数でのウエハレベルのテストを可能にし、又、現在
ではその金属バンプのパターンをリソグラフ印刷法によ
って形成することができるので、ピン数の多いデバイス
のテストに非常に適している。ただし、メンブレン状プ
ローブカード法による温度テストは、通常、そのメンブ
レンの素材により約８５°Ｃに制限される。
【００１２】現在市販されているメンブレン状プローブ
カードは、可撓性ＰＣＢ加工方法の延長として銅金属化
層を用いて製造されたものであり、現行では一般に２層
の金属層構造に限定されている。従って、現行のメンブ
レン状プローブカードは、例えば、信号伝送及び接地／
給電（電源）層と、それらの金属層を分離する通常厚さ
約３０μｍのポリイミド材から成る誘電体分離層とから
成る。それらの２つの金属層の間に、通常レーザー穿孔
法を用いて連絡接続部が形成され、ポリイミド層に連絡
透孔が形成される。多ピン数のデジタルＩＣデバイスの
高速テストに対するこのようなメンブレン状プローブカ
ードの適性は、多数の機関によって証明されている。
又、デジタルＩＣデバイスのテストのための改良された
信号帯域幅も報告されている。
【００１３】特に、高速デジタルデバイス、信号及び高
周波アナログ混合デバイス及びＲＦ/ マイクロ波デバイ
スのための高速機能テストに課せられる重要な制約は、
被テストデバイスのための局部的な受動素子に支持を与
えることが困難であることである。局部的給電の脱結
合、信号成端、インピーダンス変換、インピーダンス整
合及びバイアシング等の機能が、受動素子に一般的に必
要とされる機能である。これらの受動素子を被テストデ
バイスにできるだけ近接して配置することの必要性は、
デバイスの作動周波数が高くなるほど増大する。表面実
装用フォーマットチップ受動素子をプローブカードの印
刷回路板上に、あるいは、ある種のメンブレン状プロー
ブカード構造の場合は、そのメンブレン状プローブカー
ド自体の上に取り付けることが可能である。しかしなが
ら、これらのチップ受動素子の物理的なサイズが、被テ
ストデバイスに対する近さと、特定のサイズのデバイス
に対して設けることができる受動素子の個数に基本的な
制限を課する。そのようなチップ受動素子の範囲と性能
も制限される。
【００１４】ウエハレベルの裸ダイスのテストにメンブ
レン状プローブカード法を適用することに対するもう１
つの製造上の制約は、メンブレンが切れ目や開口のない
連続した物体であるため、テストに合格しなかったデバ
イスにインクマーキングを施すためにそのような不良デ
バイスに上から直接アクセスすることを阻止することに
基因している。この問題を回避するためにオフラインイ
ンキング、オフセットインキング又はウエハマッピング
を用いることができるが、１個のデバイスウエハに数百
から数千個のデバイスが含まれるような、信号及び高周
波アナログ混合デバイス及びＲＦ/ マイクロ波デバイス
等の比較的小寸法のデバイスにとっては、直接的な現場
インクマーキングの利点は特に重要である。
【００１５】
【発明が解決しようとする課題】本発明は、高性能の微
小受動素子を上述した現場インクマーキングに適合する
形（フォーマット）で高速デジタルデバイス、信号及び
高周波アナログ混合デバイス及びＲＦ/ マイクロ波デバ
イスような被テストデバイスに密に近接させて配置する
という要求を充足することを目的とする。
【００１６】
【課題を解決するための手段】本発明は、上記課題を解
決するために、裸集積回路デバイスをテストするための
構造体であって、被テスト集積回路デバイスを支持する
ための支持手段と、多層金属−ポリマー誘電体基板（多
層金属−ポリマー誘電体を含む基板）を該基板の一端縁
が該デバイスに近接するように該デバイスに角度をなし
て取り付けるための多層印刷回路板プローブ手段（多層
印刷回路板を含むプローブ手段）とから成り、前記基板
は、熱可塑性接着材によって前記プローブ手段に固着さ
れており、前記被テストデバイスと該基板上に形成され
た少くとも１つの受動回路素子との間に電気的接続を設
定するために前記一端縁に沿って配設された複数のマイ
クロバンプ（微小瘤状体）を有することを特徴とする構
造体を提供する。
【００１７】前記基板ウエハは、例えばサファイア又は
シリコン製であってよく、その多層金属−ポリマー誘電
体基板の上に、被テストデバイスに関連して成端、イン
ピーダンス整合、フィルタ機能、バイアシング、付勢又
はその他の機能を実行するための抵抗器、キャパシタ、
インダクタ及び変成器等の複数の受動素子を形成するこ
とができる。
【００１８】
【発明の実施の形態】以下に、添付図を参照して、本発
明による裸集積回路デバイスをテストするための構造体
の実施形態を説明する。まず、図１を参照して説明する
と、この構造体は、小型マルチチップモジュール（ＭＣ
Ｍ−Ｄ）基板１と、基板１に熱可塑性接着材３を介して
接合された多層印刷回路板（ＰＣＢ）である角形プロー
ブ多層体（以下、「多層印刷回路板」又は「プローブ構
造体」又は「プローブ手段」又は単に「プローブ」とも
称する）４とから成る。基板１は、絶縁性ウエハ上に積
層された多層金属−ポリマー誘電体（金属層とポリマー
誘電体層との多層構造体）から成る。
【００１９】基板１と、外部のテスト用回路（図示せ
ず）に通じる印刷回路板４の各トラックとの間の接続
は、高さの低い、短いワイヤボンドリンク（以下、単に
「ワイヤボンド」とも称する）５によって設定される。
ワイヤボンド５は、角形プローブ４を傾斜させて配置し
たことにより被テスト集積回路（ＩＣ）デバイス６の表
面から物理的に離隔されている。図２に示されるよう
に、被テストデバイス６の各側辺に対して１つづつ４つ
のプローブ４を用いることができ、プローブ４を被テス
トデバイス６に対して浅い角度をなして配置する。
【００２０】基板１は、サファイア、融着石英又はシリ
コンウエハと、その上に形成された電力供給、接地及び
信号相互接続機能を果たす多層金属−ポリマー誘電体相
互接続構造体と、抵抗器、キャパシタ及びインダクタを
含む集積薄膜受動素子から成る。この基板は、テストの
直後に、プローブ４のティップ（接触部）間に形成され
た孔を通して欠陥デバイスに現場で（その場で）インク
マーキングを施すのに適合している。
【００２１】基板１は、例えば、全種類の集積受動素子
を備えた、アルミニウム金属化層とポリイミド誘電体を
含む３層の多層体として形成されるように既知の方法に
よって製造することができる。基板１上の各トラックの
形状・寸法は、１０〜２５μｍのライン幅であり、トラ
ックのピッチは４０〜１００μｍ、金属の厚さは２〜５
μｍである。基板１の誘電体の厚さは５〜２０μｍの範
囲内である。このような形状・寸法は、必要に応じて、
インピーダンスを制御された５０Ωのラインを形成する
ことを可能にする。導電体の素材として銅を使用するこ
とのでき、誘電体の素材としていろいろな種類のポリマ
ーを使用することができる。
【００２２】次いで、基板１上に無電解ニッケルバンプ
形成法によって接点マイクロバンプ２を形成する。この
バンプ形成法は、例えば、マイクロバンプ２を形成すべ
き基板上のアルミニウムパッド表面７を活性化するため
の亜鉛酸塩溶液による予備処理と、次いで行われる実質
的に等方性の無電解ニッケル被着工程と、接触抵抗を低
くする金仕上げを施すための最終のイオン交換式金浸漬
処理から成る。別法として、マイクロバンプ２は、湿潤
性パッド表面７上にはんだ付けされた銅の球状体として
もよく、あるいは、金−錫共融混合物のメッキ又は蒸着
バンプとしてもよい。必要ならば、後にワイヤボンド５
を形成すべきボンドパッド部位８をレジストでマスクし
ておく。バンプ２の形状・寸法及び部位は、被テストデ
バイス６のパッド部位に整合するようにリソグラフ印刷
法によって規定される。バンプの高さは、適当な接点特
性を発揮し、かつ、プローブ４の端部を被テストデバイ
ス６から適当に離隔させる、即ちプローブ４の端部と被
テストデバイス６の間に適当なクリアランスを設けるよ
うに選択される。バンプの直径を７０μｍとし、高さを
３０μｍとするのが、広範囲の応用例にとって適当であ
ることが判明している。
【００２３】基板１は、ウエハの形で加工し、その相互
接続構造の完全性及び集積受動素子又は素子網（ネット
ワーク）のいろいろな値を検査するために、例えば正味
リスト駆動式浮動プローブ法によってテストすることが
できる。次いで、テストに合格した良品の基板１を半導
体鋸ダイシング法又はレーザースクライビング法によっ
てダイスに切り分ける。後者の方法は、図２に示された
角形形状の基板１をダイスに切り分けるのに特に適して
いる。次いで、基板１を熱可塑性接着材３によって多層
印刷回路板角形プローブ構造体（多層印刷回路板を含む
角形プローブ構造体であり、「多層印刷回路板」又は
「多層角形プローブ構造体」又は単に「プローブ」とも
称する）４に接合する。熱可塑性接着材３を用いたこと
により必要に応じて基板１を交換することができる。
【００２４】基板１と、外部のテスト用回路に通じる多
層印刷回路板４の各トラック（導体）との間の電気的接
続は、角形プローブ４を傾斜させて配置したことにより
被テストデバイス６の表面から物理的に離隔されている
高さの低い、短いワイヤボンドリンク（以下、単に「ワ
イヤボンド」とも称する）５によって設定する。ワイヤ
ボンド５は、インダクタンスを最少限にし、高周波伝送
品質を最善にするために長さを０．５ｍｍ未満とするこ
とが好ましい。又、ワイヤボンド５は、円形ワイヤや長
方形のリボンの形とすることができ、アルミニウム又は
金等の接合材を用いることができる。基板の各トラック
の銅金属化層への接合性を良好にするためにワイヤボン
ド５に金仕上げを施すことができる。
【００２５】図２の平面図に示されるような角形基板１
は、該基板１の印刷回路板４側の端部と印刷回路板４の
ティップとの間にファンアウト（散開関係）を設定し、
それによって基板１の印刷回路板４側の端部におけるワ
イヤボンド接合部のピッチを最大限にする。この構成は
又、各受動素子を設けるための面積をも最大限にする。
【００２６】それらの受動素子は、非常に狭い素子フッ
トプリント内で非常に高い性能を発揮することができ
る。薄膜ニクロム及びそれに類する抵抗器の材料は、１
０Ω〜０．５ＭΩの抵抗値を示すことができ、１００ｐ
ｐｍ/ Ｋ°以下の抵抗温度係数を有し、通常０．２５％
の追跡及び整合率を有する。この性能は、〜５００μｍ
のフットプリント内で達成される。ＭＣＭ−Ｄキャパシ
タは、平方ｍｍ当り０．４ｐＦから１ｎＦの間の比キャ
パシタンス値を示すことができ、低い比キャパシタンス
値範囲においては少くとも１０Ｇｈｚまでは有用な性能
を発揮することができる。集積ＭＣＭ−Ｄインダクタ
は、１〜１００ｎＨのインダクタンス値を示すことがで
き、ＲＦ/ マイクロ波領域において有用なＱ値を示す。
ＭＣＭ−Ｄ基板１には、平衡不平衡変成器構造を用いる
こともできる。そのような変成器は、１：１から１：９
の間のインピーダンス変換比率を提供することができ
る。又、ＭＣＭ−Ｄの代表的な受動素子は、シリコン集
積回路技術にみられるものより低い直列寄生現象及び接
地寄生現象（parastics ）を有し、ＧａＡｓ技術に通常
みられるものに匹敵するか、それより良好であることに
も注目すべきである。又、各素子の絶対許容差及び精度
も、モノリシック集積回路技術に一般にみられるものよ
り相当に高い。
【００２７】角形基板１と外部のテスト装置との間に電
気的接続を設定する多層印刷回路板４は、又、給電及び
接地配線用平面をも提供する。又、例えば、給電（電
源）側と接地側との間の脱結合機能及びそれに類する機
能を得るために、多層印刷回路板プローブ構造体４の上
面に、高い値のチップキャパシタ及びその他のチップ素
子及び能動デバイス９を取り付けることができる。この
ように組み立てられたプローブ構造体４を機械的支持体
１０を介して被テストデバイス６に接触させる。この機
械的支持体１０は、その上に被テストデバイス６を支持
するとともに、被テストデバイス６の上に基板１とプロ
ーブ構造体４の組立体を支持し、被テストデバイス６の
シリコン又はＧａＡｓパッド金属化層のような接点パッ
ド１１上の表面酸化物を破除し、かつ、低い接触抵抗で
所要の接触圧を設定するために制御された度合の接触摺
擦（ワイプ）を与える。典型的なシリコン又はＧａＡｓ
パッド金属化層１１に設けられた上述のニッケルバンプ
２の形状・寸法の場合、接触抵抗を低くするには、１０
μｍ程度の摺擦距離と１接点当り５〜１０ｇの接触圧と
するのが適当である。
【００２８】被テストデバイス６の各側辺に別個のＭＣ
Ｍ−Ｄ基板１を用いることにより、必要に応じて各プロ
ーブ４をそれぞれ対応するＭＣＭ−Ｄ基板１に個別に整
合させることができ、個々のプローブ４を交換すること
ができる。又、このプローブ構造体４によって提供され
る中央開放領域は、テストによって欠陥デバイスが検出
されたときテスト直後にその欠陥デバイスにその場でイ
ンクマーキングを施すことを可能にする。
【図面の簡単な説明】
【図１】図１は、本発明による裸集積回路デバイスをテ
ストするための構造体の一部の概略断面図である。
【図２】図２は、本発明による裸集積回路デバイスをテ
ストするための構造体の一部の概略平面図である。
【符号の説明】
１：小型マルチチップモジュール（ＭＣＭ−Ｄ）基板 ２：接点マイクロバンプ ３：熱可塑性接着材 ４：多層印刷回路板プローブ構造体（プローブ手段） ５：ワイヤボンドリンク ６：被テスト集積回路デバイス ７：アルミニウム製パッド表面 ８：ボンドパッド部位 ９：能動デバイス １０：機械的支持体（支持手段） １１：ＧａＡｓパッド金属化層（接点パッド）

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 裸集積回路デバイスをテストするための
    構造体であって、被テスト集積回路デバイスを支持する
    ための支持手段と、多層金属−ポリマー誘電体基板を該
    基板の一端縁が該被テストデバイスに近接するようにし
    て該デバイスに角度をなして取り付けるための多層印刷
    回路板プローブ手段とから成り、前記基板は、熱可塑性
    接着材によって前記プローブ手段に固着されており、前
    記被テストデバイスと該基板上に形成された少くとも１
    つの受動回路素子との間に電気的接続を設定するために
    前記一端縁に沿って配設された複数のマイクロバンプを
    有することを特徴とする構造体。
  2. 【請求項２】 前記基板は、サファイアウエハを含むこ
    とを特徴とする請求項１に記載の構造体。
  3. 【請求項３】 前記基板は、シリコンウエハを含むこと
    を特徴とする請求項１に記載の構造体。
  4. 【請求項４】 前記多層金属−ポリマー誘電体基板の上
    に複数の受動回路素子が形成されていることを特徴とす
    る請求項１に記載の構造体。
  5. 【請求項５】 前記基板と前記多層印刷回路板プローブ
    手段の導体との間に電気的接続は、短いワイヤボンドリ
    ンクによって設定されていることを特徴とする請求項１
    に記載の構造体。
  6. 【請求項６】 前記多層印刷回路板プローブ手段の導体
    は、給電、接地及び信号伝送ラインを構成することを特
    徴とする請求項５に記載の構造体。
  7. 【請求項７】 前記プローブ手段の、前記基板に近接し
    た部位に少くとも１つの別個の回路素子が取り付けられ
    ていることを特徴とする請求項１に記載の構造体。
  8. 【請求項８】 各々前記基板を備えた複数個のプローブ
    手段が、被テスト集積回路デバイスに電気的接触を設定
    するために設けられていることを特徴とする請求項１に
    記載の構造体。
JP8063811A 1995-02-28 1996-02-26 裸集積回路デバイスをテストするための構造体 Pending JPH08285892A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9503953.3A GB9503953D0 (en) 1995-02-28 1995-02-28 An mcm-d probe tip
GB9503953.3 1995-02-28

Publications (1)

Publication Number Publication Date
JPH08285892A true JPH08285892A (ja) 1996-11-01

Family

ID=10770358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8063811A Pending JPH08285892A (ja) 1995-02-28 1996-02-26 裸集積回路デバイスをテストするための構造体

Country Status (4)

Country Link
US (1) US5764070A (ja)
EP (1) EP0731360A3 (ja)
JP (1) JPH08285892A (ja)
GB (2) GB9503953D0 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181145B1 (en) * 1997-10-13 2001-01-30 Matsushita Electric Industrial Co., Ltd. Probe card
US6268719B1 (en) 1998-09-23 2001-07-31 Delaware Capital Formation, Inc. Printed circuit board test apparatus
EP0989409A1 (en) * 1998-09-23 2000-03-29 Delaware Capital Formation, Inc. Scan test machine for densely spaced test sites
US6222246B1 (en) * 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
US6414500B1 (en) * 1999-05-14 2002-07-02 Mitsubishi Denki Kabushiki Kaisha Test socket for an electronic circuit device having improved contact pins and manufacturing method thereof
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6710609B2 (en) * 2002-07-15 2004-03-23 Nanonexus, Inc. Mosaic decal probe
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US20010042910A1 (en) * 2000-01-06 2001-11-22 Eng Klan Teng Vertical ball grid array integrated circuit package
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
KR20020026585A (ko) 2000-06-20 2002-04-10 나노넥서스, 인코포레이티드 집적회로를 테스트하고 패키지하기 위한 시스템
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech, Inc., Beaverton, Oreg. Wafersonde
US6788078B2 (en) 2001-11-16 2004-09-07 Delaware Capital Formation, Inc. Apparatus for scan testing printed circuit boards
JP2005527823A (ja) * 2002-05-23 2005-09-15 カスケード マイクロテック インコーポレイテッド デバイスのテスト用プローブ
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
WO2005065258A2 (en) 2003-12-24 2005-07-21 Cascade Microtech, Inc. Active wafer probe
US7659739B2 (en) * 2006-09-14 2010-02-09 Micro Porbe, Inc. Knee probe having reduced thickness section for control of scrub motion
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US7759949B2 (en) * 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US7733101B2 (en) * 2004-05-21 2010-06-08 Microprobe, Inc. Knee probe having increased scrub motion
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US9097740B2 (en) * 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US7420381B2 (en) 2004-09-13 2008-09-02 Cascade Microtech, Inc. Double sided probing structures
US7649367B2 (en) 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
DE112007001399T5 (de) * 2006-06-09 2009-05-07 Cascade Microtech, Inc., Beaverton Messfühler für differentielle Signale mit integrierter Symmetrieschaltung
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7786740B2 (en) * 2006-10-11 2010-08-31 Astria Semiconductor Holdings, Inc. Probe cards employing probes having retaining portions for potting in a potting region
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US7514948B2 (en) * 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US8723546B2 (en) * 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
US7671610B2 (en) * 2007-10-19 2010-03-02 Microprobe, Inc. Vertical guided probe array providing sideways scrub motion
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
WO2010041188A1 (en) * 2008-10-08 2010-04-15 Nxp B.V. Wafer probe
US8073019B2 (en) * 2009-03-02 2011-12-06 Jian Liu 810 nm ultra-short pulsed fiber laser
DE102010033991A1 (de) * 2010-03-11 2011-12-01 Rhode & Schwarz Gmbh & Co. Kg Messspitze mit integriertem Messwandler

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827211A (en) * 1987-01-30 1989-05-02 Cascade Microtech, Inc. Wafer probe
US4998062A (en) * 1988-10-25 1991-03-05 Tokyo Electron Limited Probe device having micro-strip line structure
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5355079A (en) * 1993-01-07 1994-10-11 Wentworth Laboratories, Inc. Probe assembly for testing integrated circuit devices
JPH06230033A (ja) * 1993-02-04 1994-08-19 Toho Denshi Kk プローブ基板
JPH06295949A (ja) * 1993-04-09 1994-10-21 Matsushita Electric Ind Co Ltd 検査装置、検査方法及び半導体装置
US5442300A (en) * 1994-04-29 1995-08-15 Regents Of The University Of Michigan Ultrafast electrical scanning force microscope probe

Also Published As

Publication number Publication date
EP0731360A2 (en) 1996-09-11
GB9602943D0 (en) 1996-04-10
GB9503953D0 (en) 1995-04-19
EP0731360A3 (en) 1997-07-16
GB2298518B (en) 1999-05-19
GB2298518A (en) 1996-09-04
US5764070A (en) 1998-06-09

Similar Documents

Publication Publication Date Title
JPH08285892A (ja) 裸集積回路デバイスをテストするための構造体
US5786701A (en) Bare die testing
US6559666B2 (en) Method and device for semiconductor testing using electrically conductive adhesives
US5576630A (en) Probe structure for measuring electric characteristics of a semiconductor element
EP0073149B1 (en) Semiconductor chip mounting module
US6384616B1 (en) Packaging and interconnection of contact structure
US6184463B1 (en) Integrated circuit package for flip chip
JP3200000B2 (ja) 導電性相互接続形成方法及びフリップチップ−基板組立体
JP3240395B2 (ja) ベアダイ試験装置
JP2000111576A (ja) コンタクトストラクチャのパッケ―ジング・相互接続
US20020076919A1 (en) Composite interposer and method for producing a composite interposer
JPH0833413B2 (ja) 試験用プロ−ブ
KR20010020454A (ko) 집적회로 패키징을 위한 시스템 및 방법
DE10311368A1 (de) Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung
US6548756B2 (en) Packaging and interconnection of contact structure
JPH1183942A (ja) 集積回路チップのバーンインテスト基板及びこれを用いたノウングッドダイの製造方法
JPH0737948A (ja) ダイ試験装置
JP2715793B2 (ja) 半導体装置及びその製造方法
JPH0763786A (ja) プローブ構造
JPH0763787A (ja) プローブ構造
US6683468B1 (en) Method and apparatus for coupling to a device packaged using a ball grid array
KR100214853B1 (ko) 노운 굳 다이 테스트용 패키지 및 그의 제조 방법
JPS63122135A (ja) 半導体チツプの電気的接続方法
US8476757B2 (en) Flip chip interconnect method and design for GaAs MMIC applications
JPH1065057A (ja) 半導体装置及びその製造方法