KR20020026585A - 집적회로를 테스트하고 패키지하기 위한 시스템 - Google Patents

집적회로를 테스트하고 패키지하기 위한 시스템 Download PDF

Info

Publication number
KR20020026585A
KR20020026585A KR1020027002170A KR20027002170A KR20020026585A KR 20020026585 A KR20020026585 A KR 20020026585A KR 1020027002170 A KR1020027002170 A KR 1020027002170A KR 20027002170 A KR20027002170 A KR 20027002170A KR 20020026585 A KR20020026585 A KR 20020026585A
Authority
KR
South Korea
Prior art keywords
substrate
spring
integrated circuit
contactor
metal
Prior art date
Application number
KR1020027002170A
Other languages
English (en)
Inventor
삼미 목크
퓨 치웅 충
Original Assignee
나노넥서스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노넥서스, 인코포레이티드 filed Critical 나노넥서스, 인코포레이티드
Publication of KR20020026585A publication Critical patent/KR20020026585A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 집적회로 패키지와 웨이퍼 디자인 분야는 물론, 그 접속, 테스팅 및 번인(burn-in) 구조 및 방법에 관한 것으로, 구체적으로는 집적회로의 테스트와 번인 과정은 물론 전자시스템들이나 하위시스템들 사이의 여러 신호들을 접속하는데 사용하기 위한 스프링 접점들이 포토리소그래픽 방식으로 패턴화된 포토리소그래픽 패턴화된 스프링 접점들과 개량된 시스템 접속조립체들에 관한 것이다.

Description

집적회로를 테스트하고 패키지하기 위한 시스템{Systems for testing and packaging integraged circuits}
집적회로들은 통상 패키지되기 전에 웨이퍼 형태로(즉, 웨이퍼 분류과정중에) 테스트된다. 웨이퍼 분류과정동안, 집적회로들은 한번에 하나씩이나 몇개씩 테스트되고, 심지어는 수백 수천개의 동일한 집적회로들이 하나의 웨이퍼에 배치될 수도 있다. 다음, 필요하다면 패키지된 집적회로들을 재차 테스트하고 번인한다.
웨이퍼상의 각각의 다이스에 집적회로들을 다이싱하기 전에, 웨이퍼에 집적회로들을 정밀하게 배치하지만, 집적회로들을 패키징이나 테스트를 위해 각각의 다이스에 다이싱하고 분리한 뒤에는 패키지된 다이스들을 개별적으로 조작하기 때문에 조작시 병렬성이 상실된다.
웨이퍼 레벨의 병렬 테스트는 그 횟수가 제한되고 지금까지는 핀 수가 작은소자에 제한되었는데, 이는 많은 접속부를 관리하기가 곤란하고, 통상 테스트중인 웨이퍼에 밀접히 배치될 수 있는 전자소자의 개수가 제한되기 때문이다.
집적회로들을 웨이퍼 형태로 유지하면서 번인하려는 시도가 있었다. 그러나, 웨이퍼급 번인은 커넥터와 테스트중인 실리콘 웨이퍼 사이의 열팽창으로 인한 오정렬 등의 많은 문제점으로 아주 귀찮은 일이다. 핀이나 소켓 커넥터들에 전기적으로 연결되는 수많은 리이드들이 달린 대면적 기판과 같은 종래의 구조에서는, 테스트중인 집적회로, 테스트 전자소자들 및 파워 제어소자들 사이의 접속을 관리해야만 한다.
반도체 웨이퍼상의 집적회로의 밀도는 실리콘의 단위면적당 게이트와 메모리 비트가 점점 증가하기 때문에 지속적으로 증가되고 있다. 또, 직경이 8인치나 12인치인 대용량 반도체 웨이퍼의 사용도 일반화되고 있다. 그러나, 반도체 테스트 비용은 실리콘의 단위면적당 증가되고 있다. 따라서, 반도체 테스트 비용도 시간에 비례하는 이상으로 증가되어, 각 집적회로소자의 총 제조비용에 상당부분을 차지하고 있다.
또, 칩형 패키지(CSP; chip scale package)와 기타 형태의 소형 패키지의 장점은 종래의 패키지 집적회로 취급자들에게는 테스트와 번인에 있어 시대에 뒤떨어지게 되었다.
종래의 대면적 집적회로 테스트보드에서, 테스트보드와 집적회로 웨이퍼 사이의 전기접점들은 통상 텅스텐 탐침바늘에 의해 제공된다. 그러나, 텅스텐 탐침바늘은 핀 수가 증가하고 패드 피치가 좁아지며 클럭 주파수가 증가된 개량 반도체의접속조건을 충족시킬 수 없다.
스프링 탐침을 이용한 기술이 부상되고 있지만, 대부분의 탐침은 기본적으로 피치, 플렉서빌리티, 팁 형상, 재료 및/또는 제조비에서 제한이 있다.
K. Banergi, A. Suppelsa, W. Mullen Ⅲ의 1992년 11월 24일자 미국특허 5,166,774의 "Selectively Releasing Conductive Runner and Substrate Assembly Having Non-Planar Areas"에는 기판에 접착된 다수의 도전경로가 구비되고, 이들 도전경로의 일부는 기판에 대해 비평탄부를 구비하여 소정의 응력을 받았을 때 기판에서 선택적으로 릴리스되는 도전경로 및 기판 조립체가 개시되어 있다.
A. Suppelsa, W. Mullen Ⅲ, G. Urbish의 1994년 1월 18일자 미국특허 5,280,139의 "Selectively Releasing Conductive Runner and Substrate Assembly"에는 기판에 접착되는 다수의 도전경로들이 구비되고, 이들 도전경로의 일부는 기판에 밑에서 접착되어 소정 응력을 받았을 때 기판에서 선택적으로 릴리스되는 도전경로 및 기판 조립체가 개시되어 있다.
D. Pedder의 1998년 미국특허 5,786,701의 "Bare Die Testing"에는, 다층 접속구조의 접속도체상에 마이크로범프 도전재가 배치되는 테스트 부위가 구비되고, 이들 도체는 테스트할 다이의 접촉패드의 패턴에 일치되는 패턴으로 분포되어 있는 집적회로를 누드 다이에서 테스트하는 장치가 개시되어 있다. 다이를 마이크로범프를 이용해 웨이퍼에서 분리하기 전에 쉽게 테스트하기 위해, 접속구조에 제공된 다른 접속부들은 그 높이가 낮다.
D. Grabbe, I. Korsunsky, R. Ringler의 1992년 10월 6일자 미국특허5,152,695의 "Surface Mount Electrical Connector"에는, 외팔보형 스프링 아암이 외측으로 비스듬하게 뻗어 있는 플랫폼을 갖고, 전자소자들 사이에서 회로를 전기적으로 접속하는 커넥터가 개시되어 있다. 이 스프링 아암에는 돌출된 접촉면이 있으며, 그 형상은 휘어지는 복잡한 와이퍼 형태이다.
H. Iwasaki, H. Matsunaga, T. Ohkubo의 1998년 12월 8일자 미국특허 5,847,572의 "Partly Replaceable Device for Testing a Multi-contact Integrated Circuit Chip Package"에는 각각의 측연부에 한세트의 리이드 핀들이 달린 집적회로 칩을 테스트하는 장치가 개시되어 있다. 이 테스트장치는 소켓 베이스, 접점 지지부재와 소켓 접촉부재를 구비한 접촉 유니트, 및 탄성 절연시트와 도전부재들을 구비한 이방성 도전시트 조립체들을 구비한다. 이방성 도전시트 조립체들은 각각의 도전부재들을 접촉 유니트의 소켓 접촉부재들 각각과 접촉되도록 배열된다. 이 테스트장치는 이방성 시트 조립체들에 소켓 접촉부재들이 접촉되도록 소켓 베이스상에 분리 가능하게 장착된 접촉 리테이너를 더 포함하므로, 이방성 도전시트의 도전부재들과 소켓 접촉부재들 사이가 전기접속된다. 접촉 유니트들 각각은 소켓 접촉부재들이 부분적으로 피로해졌을 경우 새로운 접촉 유니트로 교체되어, 테스트 장치를 유지보수할 수 있다. 또, 소켓 접촉부재의 일부와 이방성 도전시트 조립체들의 도전부재들로 형성된 최단 경로로 IC 칩의 리이드 핀들을 테스트회로기판에 전기적으로 연결할 수 있다.
W. Berg의 1988년 7월 19일자 미국특허 4,758,9278의 "Method of Mounting a Substrate Structure to a Circuit Board"에는 회로기판의 접촉패드에 대해 소정위치에 있는 정합 특징을 갖고 한쪽 메인 표면에서 도전재 패드들이 노출되어 있는 회로기판에 접촉패드를 구비한 기판 구조물이 실장되는 것이 개시되어 있다. 이 기판 구조물에는 접촉패드에 연결되고 외팔보 형태로 돌출된 리이드들이 달려있다. 정합소자에는 평탄부와 정합특징부가 있고, 이들 정합특징부들은 평탄부에 분산되어 회로기판의 정합특징부와 맞물리며, 이렇게 맞물렸을 때, 회로기판의 평탄부에 평행한 움직임에 대해 정합소자를 유지한다. 기판 구조물을 정합소자의 평탄부에 부착하여 리이드들이 회로기판의 정합특징부에 대해 소정 위치로 오게 하고, 이런 위치에서, 기판 구조물의 리이드들은 회로기판의 접촉패드들에 겹쳐진다. 클램프 부재에 의해 회로기판의 접촉패드와 리이드들이 압력 접촉되어 있다.
D. Sarma, P. Palanisamy, J. Heam, D. Schwarz의 1992년 6월 9일자 미국특허 5,121,298의 "Controlled Adhesion Conductor"에는 인쇄회로기판상의 접착 도전패턴들을 선택적으로 인쇄하는데 유용한 조성물들이 미세한 구리분말, 차폐제 및 결합제를 포함한다고 기재되어 있다. 이 결합제는 기판에 소결된뒤 형성된 구리층의 접착을 위해 고안된 것으로서, 구리층은 열응력에 반응하여 기판에서 벗겨질 수 있다. 또, 결합제는 구리입자들 사이의 접착성을 향상시켜 구리층에 양호한 기계적 응력을 부여함으로써, 구리층을 손상시키지 않고 벗겨낼 수 있다.
R. Mueller의 1983년 12월 27일자 미국특허 4,423,401의 "Thin-Film Electrothermal Device"에는 금속간 접촉저항이 낮고 온-오프 특성이 뚜렷한 마이크로 미니어처 전기기계식 스위치를 구성하기 위한 박막 다층기술이 기재되어 있다. 전기열로 가동되는 스위치는 박막회로를 생산하는데 이용되는 기술과 호환되는기술을 이용해 통상의 하이브리드 회로기판에 형성된다. 바람직한 형태에서, 이런 스위치는 니켈 등의 금속가열소자가 접착되어 있는 단단한 절연재(예; 질화실리콘)으로 된 탄력적이고 구부러질 수 있는 스트립으로 이루어진 외팔보형 액튜에이터 부재를 포함한다. 외팔보 부재의 자유단부에는 금속 접점이 형성되고, 이 접점을 가열소자에 인가된 전류를 통해 부재를 선택적으로 구부림으로써 그 밑의 고정 접점과 맞물리도록 움직인다.
S. Ibrahim, J. Elsner의 1982년 3월 16일자 미국특허 4,320,438의 "Multi-Layer Ceramic Package"에는, 다층 패키지에서, 다수의 세라믹층 각각에 도전패턴이 있고, 칩 어레이를 형성하도록 연결된 하나 또는 다수의 칩에 접착된 패키지의 내부공동에 대해 기재되어 있다. 이 칩 어레이는 짧은 와이어본드를 통해 가변 층 레벨들에 연결되어 도전패턴들을 금속화하고, 각각의 층 레벨에는 특정 도전패턴이 있다. 각각의 층의 도전패턴들은 금속화된 재료로 충전된 개구부를 관통한 터널에 의해 또는 도전 패턴들이 궁극적으로 금속화된 기판위에 실장된 세라믹 패키지의 밑면의 여러 패드들에 연결되도록 금속화된 가장자리에 의해 서로 연결된다. 높은 소자 밀도를 얻을 수 있지만, 연결 리이드들이 완전히 다른 패키지 층을 갖는 교호 지점들에서 지그재그형으로 되거나 연결되기 때문에, 10mil의 간격과 10mil 크기의 와이어본드 랜드를 유지할 수 있다. 그 결과, 와이어본드 서로간의 간섭 없이 실장밀도를 크게 할 수는 있지만, 간섭 요소는 다층 세라믹 패키지에서 실장밀도를 증가시키는데 있어 제한요소로 된다.
F. McQuade, J. Lander의 1995년 5월 16일자 미국특허 5,416,429의 "ProbeAssembly for Testing Integrated Circuits"에는 중앙 개구부를 갖는 절연재 탐침카드, 탐침카드에 부착되는 소형 개구부를 구비한 사각 프레임, 제각기 도전 접지면 시트를 갖는 플렉시블 층 부재를 구비한 4개의 분리된 탐침날개들, 접지면에 접착된 접착 유전막, 및 유전막상의 스프링합금 구리로 된 탐침날개 도체들을 포함하는 집적회로 테스트용 탐침조립체가 기재되어 있다. 각각의 탐침날개에는 중앙 개구부로 들어가 일단의 정렬 탐침 핑거들까지 이어진 외팔보식 판스프링 부위가 달려 있고, 이들 핑거는 상기 탐침날개 도체의 각각의 종단부에 의해 제공된다. 이들 탐침 핑거는 직선을 따라 배치된 팁을 가지며 테스트중인 집적회로의 가장자리를 따라 각각의 접촉패드의 간격과 일치되게 이격되어 있다. 4개의 스프링 클램프 각각에는 각각의 탐침날개의 판스프링 부위와 접촉하는 외팔보 부분이 있기 때문에, 판스프링 부위 각각을 제한할 수 있다. 각각의 탐침날개의 스프링 클램프 각각에 의해 가해지는 압력을 제한하기 위한 4개의 별도의 스프링 클램프 조절수단이 있다. 이들 스프링 클램프 조절수단은 스프링 바이어스 플랫폼을 포함하고, 이들 플랫폼 각각은 3개의 나사와 스프링 와셔에 의해 프레임 부재에 부착되므로, 스프링 클램프들을 어느 방향으로도 이동시킬 수 있어 각각의 탐침날개상의 탐침 핑거 팁들의 위치를 정렬할 수 있다.
D. Pedder의 1996년 2월 14일자 유럽특허출원 EP0731369A2의 "Structure for Testing Bare Integrated Circuit Devices"에는 테스트할 집적회로나 웨이퍼에 접속하기 위한 테스트 탐침구조가 기재되어 있는데, 이 구조는 밑면에 마이크로범프 열을 갖는 MCM-D형 기판을 팁에 지지하여 필요한 접속을 하는 다층 인쇄회로 탐침아암을 포함한다. 이 탐침 아암은 집적회로나 외이퍼 표면에 작은 각도로 지지되고, MCM-D형 기판은 테스트중인 집적회로와 인터페이스하도록 필요한 수동소자들로 형성된다. 이런 탐침 아암들을 4개 배치하되 테스트할 소자의 각 변에 하나씩 배치한다.
B.Eldridge, G.Grube, I.Khandros, G.Mathieu의 "Method of Mounting Resilient Contact Structure to Semiconductor Device"란 명칭의 1998년 11월 3일자 미국특허 5,829,128, "Method of Making Temporary Connections Between Electronic Components"란 명칭의 1998년 11월 10일자 미국특허 5,832,601, "Method of Making Contact Tip Structure"란 명칭의 1999년 2월 2일자 미국특허 5,864,946, "Mounting Spring Elements on Semiconductor Device"란 명칭의 1999년 3월 23일자 미국특허 5,884,398, "Method of Burning-in Semiconductor Device"란 명칭의 1999년 3월 9일자 미국특허 5,878,486, 및 "Method of Exercising Semiconductor Device"란 명칭의 1999년 4월 27일자 미국특허 5,897,326에는 반도체 웨이퍼에서 반도체다이를 분리하기 전에 반도체다이의 패드들을 직접 접착하도록 탄성접촉구조들이 직접 장착되어 있는 것이 기재되어 있다. 이렇게 되면, 표면에 다수의 단자들이 배치되어 있는 회로판에 반도체다이를 연결하여 반도체다이를 작동시킬 수 있다. 그 결과, 반도체다이를 반도체 웨이퍼에서 분리할 수 있고, 반도체다이와 다른 전자소자들(예; 회로기판, 반도체 패키지 등) 사이를 효과적으로 연결하는데 동일한 탄성접촉구조들을 이용할 수 있다. 이 발명의 모든 금속조성 연결소자들로서 탄성 접촉구조를 사용하면, 150℃ 이상의 온도에서 60분 이내에번인(burn-in) 동작을 실시할 수 있다. B.Eldridge 일행에 의한 접촉팁 구조들은 탄성 접촉구조를 제공하지만, 반도체다이의 접착패드에 개별적으로 장착되어야 하므로 구조가 복잡해지고 제조비가 상승한다. 또, 접착팁 구조가 와이어로 형성되므로, 그 형상이 제한된다. 그리고, 이런 접착팁 구조는 주변 프로브카드용으로 50㎛ 정도의 간격이나 면적 어레이용으로 75㎛ 정도의 간격 정도로 피치가 작은 경우를 충족시킬 수 없다.
T.DozierⅡ, B.Eldridge, G.Grube, I.Khandros, G.Mathieu의 "sockets for Electronic Components and Methods of Connecting to Electronic Components"란 명칭의 1998년 6월 30일자 미국특허 5,772,451에는 표면장착형 납땜 소켓에 의해 반도체 패키지 등의 전자소자들을 회로판에 릴리스 가능하게 장착하는 것이 기재되어 있다. 지지기판의 윗면에서 탄성 접촉구조들이 연장하고 지지기판의 바닥면에는 솔더볼(또는 다른 적절한) 접촉구조들이 배치되어 있다. 지지기판 위에 배치된 탄성 접촉구조로서 복잡한 연결소자들이 사용된다. 적절한 방식으로, 지지기판 위의 탄성 접촉구조들중 선택된 것들을 지지기판 바닥면의 접촉구조들중 대응되는 것에 기판을 통해 연결한다. LGA형 반도체 패키지를 수용하도록 된 실시예에서는, 지지기판의 윗면에 수직인 접촉력으로 반도체 패키지의 외부 연결점들과 탄성 접촉구조들 사이를 압력으로 접촉시킨다. BGA형 반도체 패키지를 수용하도록 된 실시예에서는, 지지기판의 윗면에 평행한 접촉력으로 반도체 패키지의 외부 연결점들과 탄성 접촉 구조들 사이를 압력으로 접촉시킨다.
다른 기술로는, 박막 또는 마이크로 전자기계 시스템(MEMS; microelectronic mechanical system) 등의 배치(batch) 모드 방법으로 제조된 스프링상의 프로브팁들이 있다.
D.Smith, S.Alimonda의 "Photolithographically Patterned Spring Contact"란 명칭의 1997년 3월 25일자 미국특허 5,613,861, 1998년 12월 15일자 미국특허 5,848,685, 및 1996년 5월 30일 출원의 PCT/US96/08018에는 두개의 소자상의 접촉패드들을 전기적으로 연결하고 기판상에 형성된 포토리소그래픽 패턴 스프링 접점이 개시되어 있다. 이 스프링 접점 역시 열적 기계적 변화와 기타 환경적 인자들을 보상한다. 스프링 접점의 고유응력 구배에 따라 스프링의 자유단부가 기판 상하로 휘어진다. 앵커부는 기판에 고정되어 기판상의 제1 접촉패드에 전기적으로 연결된다. 이 스프링 접점은 탄성재로 구성되고 자유단부는 제2 접촉패드에 순응적으로 접촉하여 두개의 접촉패드에 접촉한다. Smith 일행에 의한 포토리소그래픽 패턴 스프링들은 많은 IC 탐촉조건들을 만족시킬 수는 있지만, 소형이고, 현재의 많은 IC 프로브시스템의 신뢰성 있는 동작에 필요한 평탄순응성을 조절하기 위한 수직 순응성이 거의 없다. 많은 탐촉시스템에 필요한 수직 순응성은 0.004"-0.010"이고, 텅스텐 니들 프로브를 이용하려면 이정도의 순응성이 필요하다.
접속구조로 인터포우저를 사용했지만, 종래의 인터포우저들은 피치 밀도에 제한이 있음은 물론, 테스트나 번인 환경에서 공통적으로 나타나는 승온에서의 장기간의 신뢰성에도 제한이 있었다.
접속구조로서 솔더 범프식 웨이퍼 같은 탐침 기판을 사용했지만, 종래의 탐침기판은 고가이고 오랜 리드타임이 필요했다. Cobra ProbeTM과 같은 수직 탐침은캘리포니아 산호세 소재의 International Business Machines사에서 구입할 수 있다. MicrospringTM탐침조립체는 캘리포니아 리버모어 소재 Form Factor사에서 구입할 수 있다.
T. Distefano, J. Smith, A. Faraci의 2000년 6월 27일자 미국특허 6,080,603의 "Fixtures and Methods for Lead Bonding and Deformation"에는 시트형 초미세 전자소자를 장착하는 방법이 기재되어 있는바, 시트형 소자는 윗면과 바닥면을 갖는 유전체층을 포함하고 먼저 팽창링에 접착된다. 다음, 팽창링을 가열하여 시트형 소자를 펼친다. 이어서, 팽창링의 내경보다 작은 외경을 갖는 프레임 링을 시트형 소자에 접착한다. 시트형 소자의 바닥면에 접착패드를 갖는 다수의 리이드들을 형성한다. 다른 실시예에서, 시트형 초미세 전자소자상의 접착패드들을 초미세 전자소자의 접점들에 접착하는 방법이 제시된다.
T. Distefano, J. Smith의 2000년 4월 4일자 미국특허 6,044,548의 "Methods of Making Connections to a Microelectronic Unit"에는 플렉시블 유전체 상부 시트를 갖는 접속소자들을 제공하는 단계, 상부시트상의 다수의 단자들과 다수의 전도체들을 제공하는 단계, 단자에 연결되어 상부시트에서 하단부까지 단자에서 나란히 아래로 이어진 기다란 플렉시블 리이드들을 제공하는 단계로 이루어진 초미세 전자유니트에 접속부들을 형성하는 방법이 기재되어 있다. 이 접속소자들을 접점 어레이가 구비된 초미세 전자 유니트 전면에 결합하면서 접속소자들과 초미세 전자 유니트에 열과 압력을 가하여, 리이드들의 하단부를 전자 유니트의 접점들에 접착하여 전기접속부들을 형성한다.
M. Beroz, B. Haba, C. Pickett의 2000년 5월 16일자 미국특허 6,063,648의 "Lead Formation Using Grids"에는 각종 리이드의 단부들이 끊어지기 쉬운 소자들에 의해 서로 연결되어 있는 인터포우즈 리이드 그리드를 포함한 초미세 전자유니트를 제조하기 위한 소자가 기재되어 있다. 각 리이드의 일단부는 상부 소자에 접착되고 타단부는 하부 소자에 접착된다. 상하 소자들은 서로 떨어져 연약한 소자들을 끊으며 리이드들을 수직으로 신장하는 방향으로 변형시킨다. 유전체와 같은 유동성 조성물을 이동중이나 그 후 리이드 둘레에 분사할 수 있다. 그 결과 생긴 유니트를 이용해 초미세 전자소자들 사이의 영구적이거나 임시 연결을 형성할 수 있다.
K. Gilleo, G. Grube, G. Mathieu의 2000년 2월 1일자 미국특허 6,020,220의 "Compliant Semiconductor chip Assemblies and Methods of Making Same"에는 다이상의 접촉패드에 장착되는 반도체칩 패키지 조립체가 기재되어 있다. 다이와 유전체 기판 배선층 사이에는 순응 인터포우저층이 배치된다. 다이상의 접점들은 인터포우저 층의 개구부들을 관통하는 순응성 도전 폴리머에 의해 순응성 인터포우저층의 단자들에 연결된다. 인터포우저층과 도전 폴리머의 순응성 때문에 유전체 기판 배선층의 단자들의 다이의 접점에 대한 상대운동이 허용되어 열팽창 차이로 인한 전단력이 완화된다. 이런 배열로 인해 플립플롭 접착으로 얻을 수 있는 것과 비슷한 소형 패키지 구조를 얻을 수는 있지만, 열사이클 파손에 대한 저항이 상당히 증가한다. 또, 이런 패키지 구조로 인해 패키지의 표준화가 가능하여 여러 회사들이 경쟁력 있는 칩을 제조할 수 있지만, 패키지 구조는 최종 사용자에 관한 한 역시거칠다.
T. DiStefano, Z. Kovac, J. Smith의 2000년 2월 29일자 미국특허 6,030,856의 "Bondable Compliant Pads for Packaging of a Semiconductor Chip and Method Therefor"에는 도전부를 갖는 제1 및 제2 전자소자들을 제공하고, 이들 소자들 사이의 접착제로 적셔질 수 있는 하나 이상의 중간층을 갖는 탄성소자를 배치하는 전자패키지 제조방법이 기재되어 있다. 이 탄성소자는 섬유재료, 섬유 매트릭스 및/또는 중간층에 형성된 공간을 포함한다. 접착제는 중간층과 전자소자 사이에 배치된다. 탄성소자와 전자소자를 접착하기 위해 중간층에 접촉된 채 접착제를 경화시킨다. 다음, 도전부들을 서로 접착하여 전기접속부를 형성한다. 탄성소자를 포함한 전자 패키지는 하나 이상의 중간층들을 포함하고, 이 중간층들은 접착체로 적셔질 수 있다.
P. Bellaar, T. DiStefano, J. Fjelstad, C. Pickett, J. Smith의 1999년 12월 14일자 미국특허 6,002,168의 "Microelectronic Component with Rigid Interposer"에는 인쇄회로기판 등의 단단한 지지기판에 하이브리드 회로 등의 단단한 기판을 장착하기 위한 전자소자가 기재되어 있다. 이 전자소자는 제1면에 칩이 장착될 수 있는 단단한 인터포우저; 이 인터포우저상의 접점 패턴; 인터포우저의 제2면에 겹쳐지는 플렉시블 인터포우저; 플렉시블 인터포우저상의 단자 패턴; 플렉시블 리이드; 및 플렉시블 인터포우저에 실장된 땜납으로 코팅된 구리 볼을 포함한다. 이 전자소자는 단단한 인터포우저의 제1면에 실장된 소켓조립체를 구비할 수도 있다. 전자소자는 단단한 지지기판에 장착될 수 있다.
B. Eldridge, G. Grube, I. Khandros, G. Mathieu의 1999년 2월 2일자 미국특허 5,864,946의 "Method of Making Contact Tip Structure"에는 반도체 웨이퍼에서 반도체 다이를 분리하기 전에 반도체 다이상의 접착패드에 직접 장착되는 탄성 접촉구조가 기재되어 있다. 이렇게 되면, 다수의 단자들이 표면에 배치되어 있는 회로기판에 반도체 다이들을 연결하여 반도체 다이들을 테스트하거나 번인할 수 있다. 따라서, 반도체 다이를 반도체 웨이퍼에서 분리할 수 있음과 동시에, 탄성접촉구조를 이용해 반도체 다이와 기타 전자소자(예; 배선기판, 반도체 패키지 등) 사이를 연결할 수 있다. 탄성접촉 구조와 같은 본 발명의 완전히 금속 조성물로 된 접속소자들을 이용하면, 150℃ 이상의 온도에서 60분내에 번인을 완료할 수 있다.
H. Hembree, W. Farnworth, J. Wark의 2000년 6월 20일자 미국특허 6,078,186의 "Force Applying Probe Card and Test System for Semiconductor Wafers"에는 반도체 웨이퍼 테스트용 탐침카드, 테스트 방법 및 탐침카드를 이용한 테스트 시스템이 기재되어 있다. 탐침카드는, 기판; 기판에 미끄럼 가능하게 실장된 접속부; 및 접속부상의 접점들을 웨이퍼상의 접점과 연결되도록 밀어주는 메커니즘을 포함한다. 이 메커니즘은 접속부에 전기경로를 제공하는 스프링 부하식 전기 커넥터들을 포함하고, 바이어스 힘을 발생시킨다. 바이어스 힘은 전기 커넥터들의 스프링상수, 및 탐침카드와 웨이퍼 사이의 Z 방향 오버드라이브 양을 조절하여 제어된다. 탐침카드는 또한 접속부를 웨이퍼에 대해 밀어주는 메커니즘을 포함한다.
본 발명은 집적회로 패키지와 웨이퍼 디자인 분야는 물론, 그 접속, 테스팅 및 번인(burn-in) 구조 및 방법에 관한 것으로, 구체적으로는 집적회로의 테스트와 번인 과정은 물론 전자시스템들이나 하위시스템들 사이의 여러 신호들을 접속하는데 사용하기 위한 스프링 접점들이 포토리소그래픽 방식으로 패턴화된 포토리소그래픽 패턴 스프링 접점들과 개량된 시스템 접속조립체들에 관한 것이다.
도 1은 기판에서 릴리스되기 전의 포토리소그래픽 패턴 스프링들의 선형 어레이의 평면도;
도 2는 기판에서 릴리스된 뒤의 포토리소그래픽 패턴 스프링들의 선형 어레이의 사시도;
도 3은 짧은 스프링들이 기판에서 릴리스된 뒤 제1 유효반경과 높이를 갖는 제1 짧은 포토리소그래픽 패턴 스프링들의 측면도;
도 4는 긴 스프링이 기판에서 릴리스된 뒤 제2 큰 유효반경과 높이를 갖는 제2 긴 포토리소그래픽 패턴스프링의 측면도;
도 5는 스프링이 기판에서 릴리스되기 전의 인터리브 스프링팁 패턴을 갖는 대향 포토리소그래픽 스프링들의 사시도;
도 6은 스프링이 기판에서 릴리스된 뒤의 인터리브 스프링팁 패턴을 갖는 대향 포토리소그래픽 스프링의 사시도;
도 7은 집적회로상의 단일 트레이스와 접촉되는 인터리브 다중돌출 포토리소그래픽 프로브 스프링들의 대향 쌍들의 평면도;
도 8은 스프링이 기판에서 릴리스되기 전의 대향 단일돌출 포토리소그래픽 프로브 스프링의 평면도;
도 9는 스프링이 기판에서 릴리스된 뒤, 집적회로의 단일 패드와 접촉되는 단일돌출 포토리소그래픽 프로브 스프링들이 평행하게 대향 배치된 상태의 평면도;
도 10은 숄더 돌출형 포토리소그래픽 프로브 스프링의 정면도;
도 11은 집적회로상에 트레이스가 구비된 숄더돌출형 포토리소그래픽 스프링의 부분단면도;
도 12는 다중 숄더돌출형 포토리소그래픽 프로브 스프링의 사시도;
도 13은 통제된 임피던스와 집적소자들을 제공하는 다층 스프링 탐침 기판의 부분단면도;
도 14는 다수의 전도체들이 기판의 프로브면상에 다수의 스프링과 다수의 비아 접점들 사이에 형성되어 있는 기판의 평면도;
도 15는 기판 표면에서 릴리스되기 전의 집적회로 기판 표면에 펼쳐지는 스프링들이 집적회로 패드에 연결되어 있는 집적회로의 평면도;
도 16은 금속스프링들이 기판 표면에서 돌출되고 IC 패드에 연결되어 있는 집적회로의 평면도;
도 17은 루프형 금속스프링들이 집적회로 패드에 연결되고 기판 표면에서 돌출해 있으며 금속스프링의 일부는 지지기판에 매립되어 있는 집적회로의 부분 단면도;
도 18은 반도체 웨이퍼상의 집적회로소자의 측면도;
도 19는 순응 웨이퍼 캐리어 기판에 실장되는 집적회로소자들을 갖는 반도체 웨이퍼의 측면도;
도 20은 순응형 웨이퍼 캐리어 기판에 실장되는 반도체 웨이퍼용 집적회로들 사이의 분리상태를 보여주는 측면도;
도 21은 테스트 고정부에 실장되는 순응형 웨이퍼 캐리어 기판상의 분리된 집적회로들을 보여주는 측면도;
도 22는 응력금속 스프링 인터포우저의 측단면도;
도 23은 범프들이 제2 표면접촉지역에 형성되어 있는 응력금속 스프링 인터포우저의 측단면도;
도 24는 도금된 금속스프링 인터포우저의 측단면도;
도 25는 제1 표면접촉지역상의 충전된 범프들과, 폴리머 인터포우저층 위로 부분 돌출한 루프형 금속스프링들을 구비한 응력금속 스프링 인터포우저의 측단면도;
도 26은 인터포우저층이 다수의 폴리머층으로 구성된 응력금속 스프링 인터포우저의 측단면도;
도 27은 응력금속 스프링들이 90도보다 작은 유효 스프링각을 갖는 응력금속 스프링 인터포우저의 측단면도;
도 28은 루프형 응력금속 스프링의 사각형 전단부의 부분확대도;
도 29는 루프형 응력금속 스프링의 뾰족한 전단부의 부분확대도;
도 30은 리테이닝 홈을 더 구비한, 루프형 응력금속 스프링의 뾰족한 전단부의 부분확대도;
도 31은 리테이닝 돌기를 더 구비한, 루프형 응력금속 스프링의 뾰족한 전단부의 부분확대도;
도 32는 확대된 사각형으로 이루어진 루프형 금속스프링의 접촉부의 평면도;
도 33은 확대된 육각형으로 이루어진 루프형 금속스프링의 접촉부의 평면도;
도 34는 확대된 다이아몬드 형태로 이루어진 루프형 금속스프링의 접촉부의 평면도;
도 35는 희생기판을 제공하는, 금속스프링 인터포우저 구성공정의 1단계를 나타낸 도면;
도 36은 하나 이상의 금속스프링층을 희생기판 위에 설정하는, 금속스프링 인터포우저 구성공정의 2단계를 나타낸 도면;
도 37은 희생기판에서 돌출한 스프링의 비평탄부가 선택적으로 형성되는, 금속스프링 인터포우저 구성공정의 3단계를 나타낸 도면;
도 38은 인터포우저 기판을 희생기판과 금속스프링 위에 부착하는, 금속스프링 인터포우저 구성공정의 4단계를 나타낸 도면;
도 39는 부착된 인터포우저 기판의 외측부를 제거하여 금속스프링의 상부 접촉부를 노출시키는, 금속스프링 인터포우저 구성공정의 5단계를 나타낸 도면;
도 40은 인터포우저 기판에서 희생기판을 제거하여 금속스프링의 하부 접촉부를 노출시키는, 금속스프링 인터포우저 구성공정의 6단계를 나타낸 도면;
도 41은 엘라스토머 기판에서 접촉부가 돌출해 있는 금속스프링 컨택터의 측단면도;
도 42는 범프형 접촉부들이 엘라스토머 기판에서 돌출해 있는 금속스프링 컨택터의 측단면도;
도 43은 접촉부들이 엘라스토머 기판에서 돌출해 있는 도금된 응력 금속스프링 컨택터의 측단면도;
도 44는 컨택터 기판에서 접촉부들이 돌출해 있는 도금된 응력금속 스프링 컨택터의 측단면도;
도 45는 폴리머층 위로 일부 돌출해 있는 루프형 응력금속 스프링들을 갖는 응력금속 스프링 컨택터의 측단면도;
도 46은 지지층이 다수의 폴리머층으로 구성된 응력금속 스프링 컨택터의 측단면도;
도 47은 응력금속 스프링들이 90도보다 작은 유효 스프링각을 갖는 응력금속 스프링 컨택터의 측단면도;
도 48은 비아를 갖는 컨택터 기판이 제공된 응력금속 스프링 컨택터 구성과정의 1단계를 나타낸 도면;
도 49는 응력금속 스프링층이 하나 이상 컨택터 기판에 형성되어 있는 응력금속 스프링 컨택터 구성과정의 2단계를 나타낸 도면;
도 50은 응력금속 스프링중 컨택터 기판에서 돌출한 비평탄부가 선택적으로형성되는 응력금속 스프링 컨택터 구성과정의 3단계를 나타낸 도면;
도 51은 응력금속 스프링중 컨택터 기판에서 돌출한 비평탄 부위들이 선택적으로 도금된 응력금속 스프링 컨택터 구성과정의 4단계를 나타낸 도면;
도 52는 응력금속 스프링중 컨택터 기판에서 돌출한 비평탄 부위들 위로 2차 기판이 형성되는 응력금속 스프링 컨택터 구성과정의 5단계를 나타낸 도면;
도 53은 부착된 2차기판을 제거하여 응력금속스프링의 상부 접촉부들을 노출시키는 응력금속 스프링 컨택터 구성과정의 6단계를 나타낸 도면;
도 54는 응력금속 스프링 컨택터와 인쇄회로기판 사이에 솔더볼 접촉을 통해 연결이 이루어지는 컨택터기판에서 돌출한 접촉부를 갖는 응력금속 스프링 컨택터의 측단면도;
도 55는 테스트중인 캐리어 장착형 집적회로소자에 밀접하게 배치된 테스트 전자소자들을 갖는 대용량 병렬 테스트 조립체의 부분절개 조립도;
도 56은 대용량 병렬 접속 조립체의 부분 사시도;
도 57은 순응형 캐리어, 시스템보드 및 패드 매트릭스를 갖는 플렉시블 회로의 집적회로 다이들을 가로질러 피치가 분포되어 있음을 보여주는, 중간 시스템보드를 갖는 대용량 병렬 테스트 조립체의 부분확대단면도;
도 58은 웨이퍼, 원형기판 및 시스템보드상의 집적회로소자들의 확대평면도;
도 59는 시스템보드에 직접 연결될 수 있는 캐리어 장착형 집적회로소자들의 확대평면도;
도 60은 플렉시블 회로구조의 일 실시예의 부분 단면도;
도 61은 플렉시블 회로막 구조를 갖는 플렉시블 회로의 다른 실시예의 부분단면도;
도 62는 전자식 테스트 카드 조립체의 연장부로서 플렉시블 영역이 형성된 플렉시블 막회로 구조의 부분 사시도;
도 63은 전자식 테스트카드 구조에 플렉시블 회로가 부착되는 다른 플렉시블 회로구조의 부분 사시도;
도 64는 플렉시블 회로가 파워/접지 버스 구조 둘레를 감싸고, 파워모듈과 버스 바아 사이의 플렉시블 회로를 가로지르는 열 경로를 포함하는 테스트 전자모듈의 바람직한 플렉시블 회로영역의 일 실시예의 부분단면도;
도 65는 플렉시블회로의 내측면에 장착된 다수의 파워모듈이 다수의 버스 바아들과 열접촉되어 있는 테스트 전자모듈의 플렉시블 회로영역의 다른 실시예의 부분단면도;
도 66은 파워모듈이 플렉시블 회로의 외측면에 전기접속되고 버스 바아와 열접촉되어 있는 테스트 전자모듈의 플렉시블 회로영역의 또다른 실시예의 부분단면도;
도 67은 집적모듈 베이스가 제1 평탄부의 패드 매트릭스를 제공하고, 이 패드 매트릭스와 하나 이상의 버스 바아에 파워모듈이 전기적으로 연결되어 버스 바아와 열접촉해 있는 테스트 전자모듈의 다른 실시예의 사시도;
도 68은 플렉시블 스프링들이 시스템보드 밑면에 위치해 있는 중간 시스템보드를 구비한 다른 대용량 병렬 테스트 조립체의 부분절개 조립도;
도 69는 인터포우저 구조에 의해 기판과 시스템보드 사이에 전기접속이 이루어지는 중간 시스템보드를 갖는 또다른 대용량 병렬 테스트 조립체의 부분절개 조립도;
도 70은 스프링을 갖는 기판이 테스트 전자모듈에 직접 연결되는 기본적인 대용량 병렬 테스트 조립체의 부분절개 조립도;
도 71은 기판과 패드매트릭스를 갖는 플렉시블 회로를 가로질러 피치가 분포되어 있는 기본적인 대용량 병렬 테스트 조립체의 부분확대단면도;
도 72는 번인테스트 모듈이 시스템보드에 직접 연결되어 있고, 별도의 온도조절시스템이 테스트중인 집적회로소자와 테스트 전자모듈용으로 제공되어 있는 대용량 병렬 번인테스트 조립체의 부분절개 조립도;
도 73은 대용량 병렬테스트 조립체와 정렬 하드웨어 및 공정들을 보여주는 부분확대단면도;
도 74는 대용량 병렬테스트 조립체와 정렬 하드웨어 및 공정들을 보여주는 다른 부분확대단면도;
도 75는 대용량 병렬테스트 시스템용 테스트회로의 개략적 블록도;
도 76은 다수의 스프링 인터포우저들과 시스템 접속보드 구조를 통해 다수의 인터페이스 모듈들이 연결되어 있는 대용량 병렬 인터페이스 조립체의 부분절개 조립도;
도 77은 시스템보드와 시스템 접속보드 구조를 통해 다수의 인터페이스 모듈들이 연결되어 있는 다른 대용량 병렬 인터페이스 조립체의 부분절개 조립도;
도 78은 대용량 병렬 인터페이스 조립체를 이용한 다수의 컴퓨터 시스템들 사이의 연결을 보여주는 블록도;
도 79는 대용량 병렬 인터페이스 조립체를 이용한 다수의 전자회로들 사이의 연결을 보여주는 블록도.
추가적인 패키지 단계 없이도 집적회로에 직접 실장될 수 있는 순응성 전기접속부들을 포함하고 현재의 집적회로 공정라인에 이용될 수 있는 칩형 패키지 구조를 제공하면 좋을 것이다. 또, 배치공정을 이용해 제조될 수 있는 순응형 고밀도 전기접속부들을 갖는 인터포우저 구조를 제공하면 좋을 것이다. 또, 배치 공정을 이용해 제조될 수 있으면서도 종래의 인터포우저 기술보다 낮은 힘으로 순응형 고밀도 전기 접속부들을 갖는 탐침 컨택터 구조를 제공하면 유리할 것이다.
테스트중인 소자와 종래의 테스트 장비 사이의 순환 천이시간은 흔히 고속 전자회로의 응답시간에 대한 자극보다 길다. 공간 및 비용 조건들을 충족하면서도 테스트 소자에 밀접하게 고속 테스트 전자소자들을 배치하여 이런 천이시간을 단축하는 테스트 인터페이스 시스템을 제공해도 좋을 것이다. 또, 비용, 복잡성, 가공성 및 다른 소자의 테스트를 위해 테스트 구조를 변경하는데 필요한 순환 시간을 최소화하는 테스트 인터페이스 시스템을 제공하면 좋을 것이다. 이런 시스템을 개발하면 큰 기술적 진보를 이룰 것이다.
대용량 병렬테스트 및/또는 번인 과정을 위해 순응형 웨이퍼 캐리어에 실장되는 하나 이상의 별도의 소자들 용으로 수백 수천의 패드를 갖는 탐침 접촉부를 제공하는 테스트 인터페이스를 제공하면 유리할 것인데, 이들 패드는 1mil 이하에 가까운 최소 간격으로 서로 밀접해있으면서도 전체웨이퍼에 걸쳐 패드 손상을 최소화하고 일정한 힘을 제공한다. 또, 신호와 전력과 접지 안정성을 유지하면서도 단일 테스트 탐침 팁에 의해 하나 이상의 인접 패드들이 전혀 접촉하지 않도록 하면서, 테스터 전자부품들과 테스트중인 소자 사이를 접속하고 관리하는 테스트 인터페이스 시스템을 제공하면 유리할 것이다. 또, 테스트 소자에 평탄 순응성을 부여하는 테스트 구조를 제공하면 좋을 것이다. 이런 시스템의 개발 역시 기술진보를 가져올 것이다.
또, 테스트 전자부품과 테스트중인 소자들 사이를 단열하면서 넓은 온도범위에 걸쳐 순응형 웨이퍼 캐리어상의 하나 이상의 소자들 용으로 수백 수천의 패드들을 연속 접점에 제공하는 테스트 시스템을 제공하면 유리할 것이다. 또, 테스트중인 소자와 테스트 시스템을 별도로 열제어하기 위한 시스템을 제공하면 유리할 것이다.
테스트 전자부품이 손상되기 전에, 어떤 다이에서도 접지단락에 대한 전력을 검출하고, 검출된 전력을 갖는 다이로부터의 전력을 접지 단락에 대해 절연하는데 이용될 수 있는 테스트 인터페이스 시스템을 제공하면 유리할 것이다. 또, 수백 수천의 패드에 대한 접점들이 신뢰성 있게 만들어지고 이들 접점 각각이 접점저항 내에 있음을 검출할 수 있는 테스트 인터페이스 구조를 제공하고, 각 신호선의 자기 인덕턴스와 자기 커패시턴스가 테스트신호 보전에 악영향을 주는 값 밑에 있음을 확인하며, 신호라인쌍 사이와 신호라인과 파워라인이나 접지라인 사이의 상호 인덕턴스와 상호 커패시턴스가 테스트 신호보전에 악영향을 미치는 값 밑에 있음을 확인하면 유리할 것이다. 또, 병렬로 테스트중인 수백 수천의 다이들에 대한 분석과 응답 검출과 자극을 제공하며 계속된 다른 모든 다이와 병렬로 고장 다이에 대한 진단테스트를 제공하는 테스트 인터페이스 구조를 제공하면 바람직할 것이다.
또, 탐침 인터페이스 구조를 주기적으로 중지시켜 검사 및/또는 세정할 필요없이 수백 수천의 패드들에 대해 신뢰성 있고 반복적으로 접점들을 설정할 수 있는 대형 어레이 인터페이스 시스템을 제공하면 바람직할 것이다.
또, 접속구조내에서 스프링 탐침들을 이용하는 컴퓨터 시스템들 사이와 같은 전기소자들 사이의 대용량 병렬접속용 시스템을 제공하여, 핀 수를 늘리고, 피치를 좁히며, 효과적 비용으로 제조하고, 스프링 팁들을 주문할 수 있으면 바람직할 것이다. 이런 방법과 장치의 개발은 큰 기술적 진보를 가져올 것이다.
응력금속스프링의 여러 예가 설명되어 있는바, 통상 기판에 실장되는 다수의 응력금속층을 포함하고, 이들 스프링들은 추후 패턴화되고 부분적으로 기판에서 릴리스된다. 이렇게 형성된 응력금속스프링에 유효 회전각이 생성되어 루프형 스프링 구조를 구성한다. 형성된 스프링은 칩형 반도체 패키지, 고밀도 인터포우저 커넥터 및 탐침 컨택터들을 포함한 다양한 접속구조에 대한 고정밀 피치의 순응 접점들을 제공한다. 여러가지 대용량 병렬 인터페이스 집적회로 테스트 조립체들 또한 개시되어 있는바, 응력금속스프링 접점들을 갖는 하나 이상의 기판을 포함하여, 순응 웨이퍼 캐리어상의 하나 이상의 분리된 집적회로들 사이에 연결을 설정하고, 기판을 통해 순응 웨이퍼 캐리어상의 집적회로에 전기적으로 연결되는 하나 이상의 테스트모듈을 이용한다. 대용량 병렬 인터페이스 조립체들은 긴밀한 패드피치와 순응성을 제공하고, 다중 집적회로에 대한 병렬테스트와 번인이 가능하다. 어떤 경우, 대용량 병렬 인터페이스 조립체는 분리 가능한 전기 커넥터들을 포함하여, 제조비용과 제조시간이 단축된다. 이런 대용량 병렬 인터페이스 구조와 조립체로 인해 순응 캐리어에 부착된 분리된 집적회로들을 고속으로 테스트할 수 있고, 테스트중인집적회로소자에 아주 가까이 테스트 전자소자들을 배치할 수 있다. 대용량 병렬 인터페이스 조립체의 바람직한 실시예에서는, 테스트중인 웨이퍼에 대해 열팽창을 일치시키고 시스템 전자소자들에 대한 열 경로를 제공한다. 다른 대용량 병렬 인터페이스 구조는 대용량 병렬 접속 인터페이스를 제공하는데, 이 인터페이스는 네트웍상의 접속 컴퓨터에 사용되거나, 기타 전자회로를 연결하는데 사용될 수 있다.
이하, 첨부 도면들을 참조하여 본 발명에 대해 자세히 설명하면 다음과 같다.
도 1은 기판(16)에서 릴리스되기 이전의 포토리소그래픽 패턴 스프링(14a-14n)의 선형 어레이(12)의 평면도(10)이다. 이들 도전 스프링들(14a-14n)은 고저 에너지 플라즈마/스퍼터 증착처리 등에 의해 연속적인 증착 금속층으로 기판(16)에 형성된 뒤 반도체 분야에서 널리 알려진대로 포토리소그래픽 패턴공정에 의해 형성된다. 이들 연속 금속층들은 기본적으로 응력레벨이 서로 다르다. 기판(16)의 릴리스 영역(18)을 언더컷 에칭처리하여, 릴리스 영역(18) 위에 위치한 스프링(14a-14n) 부분들이 기판(16)으로부터 릴리스되고 기판(16)에서 연장되는데(즉, 구부러진다), 이는 증착된 금속층들 사이의 고유 응력 때문이다. 증착된 금속층들의 고정 영역(15)은 기판(16)에 붙어 있고(도 3, 4 참조) 스프링(14a-14n)으로부터 펼쳐지는데 사용된다. 도 2는 기판(16)에서 릴리스된 이후의 포토리소그래픽 패턴 스프링(14a-14n)의 선형 어레이(12)의 사시도(22)이다. 이들 스프링(14a-14n)은 그 사이의 피치(20)가 0.001인치 정도로 미세하게 고밀도 어레이로 형성될 수 있다.
도 3은 짧은 길이(28a)를 갖는 제1 포토리소그래픽 패턴 스프링(14)의 측면도(26a)이고, 이 스프링(14)은 평탄 앵커영역(15)에서 먼 곳부터 기판(16)의 릴리스 영역(18a)에서 릴리스된 뒤 제1 유효 스프링각(30a)(이 각도는 몇 도에서 360도까지 변할 수 있음), 스프링 반경(31a) 및 스프링 높이(32a)를 갖도록 형성된다. 도 4는 스프링 길이(28b)가 긴 제2 포토리소그래픽 패턴 스프링(14)의 측면도(26b)로서, 이 스프링(14)은 기판(16)의 릴리스영역(18b)에서 릴리스된 뒤 제2의 큰 유효 스프링각(30b), 스프링 반경(31b) 및 스프링 높이(32b)를 갖도록 형성된다. 이렇게 형성된 스프링들(14)의 유효 형상은 원하는 응용분야에 따라 변할 수 있다. 또, 이들 스프링들은 통상 유연하므로, 여러가지 응용분야에 사용될 수 있다.
패턴화된 스프링들(14)의 피치(20)를 매우 작게 하여, 집적회로(44)의 파워패드나 접지패드에 많은 스프링들(14)을 접촉시킬 수 있기 때문에, 전류 반송능력을 향상시킬 수 있다(도 58, 59 참조). 또, 프로브 스프링(14)의 어레이(12)를 갖는 대용량 병렬연결조립체(78)(도 55에서는 278a)용으로(도 1 참조), 많은 프로브 스프링들(14)을 이용하여 테스트중인 집적회로(44)의 I/O 패드들(47)을 탐촉할 수도 있다(도 9, 58, 59 참조). 테스트중인 집적회로(44)에 스프링(14)을 연결한 뒤 모든 스프링들(14)을 지속적으로 확인할 수 있기 때문에, 테스트 과정을 시작하기 전에 캐리어(115) 위에서 대용량 병렬연결조립체(78)와 집적회로(44) 사이에 완벽한 전기적 접촉이 보장된다(도 55 참조).
개선된 미니어처 스프링 구조
도 5는 스프링 팁 패턴이 인터리브된 대향 포토리소그래픽 스프링들(34a,34b)의 사시도로서, 이들 스프링은 기판에서 분리되기 전의 형상이다. 도 6은 기판에서 분리된 뒤의 대향 인터리브 포토리소그래픽 스프링들(34a,34b)의 사시도이다.
인터리브된 포토리소그래픽 스프링들(34a,34b) 각각에는 다수의 스프링 접점들(24)이 있다. 이들 스프링 접점들을 집적회로(44)의 파워 또는 접지 트레이스(46)나 패드(47)에 연결하는데 이용하면, 접점에서 전기저항이 최대화된다. 따라서, 다수의 접점들(24)을 갖는 인터리브 스프링(34)은 기본적으로 스프링(34)과 트레이스(46)나 패드(47) 사이의 저항을 낮춘다. 전술한 바와 같이, 집적회로(44)의 전기접속을 고품질화 하거나 테스트 중에 집적회로(44)를 찾는 용도의 대용량 병렬연결 조립체(78) 등의 많은 경우 다수의 인터리브 프로브 스프링들(34)을 이용할 수도 있다(도 15 참조).
도 7은 대향하는 인터리브 포토리소그래픽 스프링(34a,34b)의 사시도(42)로서, 이들 스프링은 테스트중인 집적회로(44)의 트레이스(46)나 패드(47)와 접촉되어 있다. 이들 인터리브 스프링(34a,34b) 각각에는 트레이스(46)나 패드(47)에 접촉되는 다수의 접점(24)이 있다. 도 5에 도시된 바와 같이, 기판(16)상의 두개의 스프링(34a,34b) 사이에 지그재그형 갭(38)이 형성되면, 각각의 스프링(34a,34b)에 다수의 접점(24)이 설정된다. 인터리브 스프링들(34a,34b)을 기판(16)에서 릴리스하기 전에, 중첩된 인터리브 영역(36)내에 접점들(24)이 위치한다. 기판(16)에서 인터리브 스프링(34a,34b)을 분리하면, 스프링(34a,34b) 사이에 형성된 접촉영역(40)내에서 접점들(24)이 서로 근접해 있다. 다음, 인터리브 스프링들(34a,34b) 둘다 집적회로(44)의 동일한 트레이스(46)와 접촉하도록 스프링을 배치하여, 신뢰성을 향상시킨다. 또, 각각의 인터리브 스프링들(34a,34b)이 다수의 접점들(24)을 구비하므로, 트레이스(46)와의 접촉성이 향상되면서도 다수의접점(24)에서 과열이나 전류 아크가 발생할 가능성이 최소화된다.
도 8은 스프링(14)을 기판(16)에서 릴리스하기 전의 평행한 대향 단일돌출 포토리소그래픽 스프링(14)의 평면도이다. 인터리브 스프링(34a,34b)에서 설명한 바와 같이, 접점들(24)이 집적회로(44)의 싱글 트레이스(46)와 접촉하도록 평행 스프링(14)을 배치할 수도 있다. 또, 대향 스프링들(14)을 기판(16)상에 서로 중첩시켜, 릴리스영역(18)에서 기판(16)에서 릴리스될 때, 이들 접점(24)을 서로 근접되게 배치할 수도 있다. 도 9는 기판(16)에서 스프링(14)을 릴리스한 뒤의 평행한 대향 단일돌출 포토리소그래픽 스프링(14)의 평면도인바, 평행한 대향 단일돌출 포토리소그래픽 스프링들(14)은 집적회로(44)의 싱글 패드(47)와 접촉한다.
도 10은 숄더(54)에서 돌출한 돌기(52)를 갖는 숄더-돌기 포토리소그래픽 스프링(50)의 평면도이다. 도 11은 집적회로의 트레이스(46)와 접촉해 있는 숄더-돌기 포토리소그래픽 스프링(50)의 부분 단면도이다. 도 12는 다중 숄더-돌기 포토리소그래픽 스프링(50)의 사시도이다. 단일돌기 스프링들(14)은 통상 집적회로(22)의 도전 트레이스(46)와의 물리적 접촉이 양호한데, 이는 단일의 날카로운 접점(24)이 트레이스(46)나 패드(47)상의 기존의 산화층에 침투하기 때문이다. 그러나, 트레이스(46)나 패드(47)가 얇거나 비교적 부드러운 집적회로나 반도체 웨이퍼(104)일 경우에는 트레이스(46)를 관통해 IC 기판(48)이나 다른 회로에까지 접점(24)이 침투할 수 있다.
따라서, 숄더-돌기 포토리소그래픽 스프링(50)에는 하나 이상의 돌기(52)와 하나의 숄더(54)가 있고, 이 돌기(52)는 트레이스(46)와 양호한 전기접촉을 하기에충분히 침투하고, 숄더(54)는 스프링(50)이 집적회로(44)나 웨이퍼(104) 안으로 너무 깊이 침입하는 것을 방지한다. 포토리소그래픽 스크리닝이나 에칭 과정에 의해 프로브 스프링(50)의 형상을 고도로 제어할 수 있기 때문에, 숄더-돌기 포토리소그래픽 스프링(50)의 상세한 형상을 쉽게 얻을 수 있다.
도 13은 초고주파 스프링 프로브 기판(16)의 부분 단면도(56)이다. 기판(16)상의 스프링(61)과 관련 전도체들(60,68,64)의 임피던스를 매칭시킬 필요가 있는 경우를 위해, 하나 이상의 도전기준면(58a,58b,58c,58d)과 비아들(65a,65b,65c)을 기판(16)에 형성하는 것이 바람직하다. 기판(16)은 접지기준 트레이스들(62a,62b)을 교호로 포함할 수도 있는바, 이들 트레이스는 기준면(58a,58b,58c)에 연결되어 차폐 동축 전송라인 환경(63)을 효과적으로 제공한다. 또, 임피던스를 제어하기 위한 기준면(58a,58b,58c,58d)은 도 13과 같이 평탄면으로 한정되지 않는다.
절연층(66)을 프로브 스프링(61)의 일부분에, 즉 프로브 스프링의 고정부와 전도체(60) 위에 있되 접점(24)을 둘러싸지 않도록 증착하여, 스프링(61)을 비아(68)에 연결한다(도 2 참조). 도전층(58d)을 절연층(66) 위에 증착하여 동축으로 제어된 저임피던스 연결을 제공할 수도 있다. 스프링(61)에 밀접하게 커패시터들을 디커플링할 필요가 있는 경우에 대비해, 기판(16)내에 도전층(58)과 유전층(66)을 교대로 적층하는 것이 바람직할 수도 있다. 실리콘 등의 도전재로 된 기판(16)의 경우, 기판(16)과 도전 기준면(58c) 사이에 얇은 산화층(57)을 증착하여, 스프링(61)과 접지면(58a,58b) 사이에 하이 커패시턴스 구조(59)를 형성할 수도 있다. 또, (커패시터, 저항기, 인덕터와 같은) 수동소자나 능동소자인 조립소자들을 하나 이상 기판의 한쪽면(62a,62)에 장착할 수도 있다.
스프링(61)의 고정부(15)는 통상 기판(16)상에서 비교적 짧은 거리로 뻗어있다. 기판(16) 표면에 위치한 전도체(60)는 스프링(61)의 고정부(15)에 전기적으로 연결되어, 스프링(61)과 비아홀(68)을 전기적으로 연결한다. 이들 전도체는 스프링(61)과는 다른 재료로 이루어질 수도 있으며, 전도율이 아주 높은 구리나 금 등의 금속으로 구성되는 것이 바람직하다.
도 14는 기판(16)의 평면도(72)로서, 다수의 전도체들(60)이 기판(16)의 프로브면(62a)상에 다수의 스프링(61)과 다수의 비아 접점들(70) 사이에 형성되어 있다. 전술한 바와 같이, 포토리소그래픽 방식으로 형성된 이들 스프링(61)은 약 0.001인치의 피치로 형성될 수 있다. 이들 전도체(60)는 프로브면(62a)에서 뻗어 비아 접점(70)에 연결되고, 비아 접점들은 기판(16) 표면을 매트릭스 형태로 가로지른다. 도 14에 도시된 기판(16)에서, 비아 접점들(70)은 제1 피치(74a)와 제2 피치(74b)로 프로브면에 배치된다.
집적회로(44)의 크기와 디자인이 점점 작아지고 복잡해질수록, 소형 스프링(61)의 미세 피치(20)의 중요도가 점점 증가한다(도 2 참조). 또, 집적회로(44)와 필요한 테스트 조립체가 둘다 소형화될수록, 웨이퍼(104)에 배치된 하나 이상의 집적회로(44)와 많은 스프링(61)을 갖는 기판(16) 사이의 평탄도 차이가 중요해진다.
도 14에 도시된 바와 같이, 기판(16)의 프로브면(62a)에 낮은 애자(75)들을 배치하여 기판(16)에 의한 웨이퍼(104)의 손상을 방지하거나 접점들(24)이 최적의접촉각으로 동작하도록 하는 것이 바람직하다. 폴리아미드와 같은 비교적 연성물질로 애자(75)를 만들어, 반도체 웨이퍼(104)의 파손을 피하도록 하는 것이 바람직하다. 또, 웨이퍼(104)내에서의 집적회로(44)의 파손을 피하기 위해, 대용량 병렬연결 조립체(78)를 웨이퍼(104)상의 집적회로(44)와 정렬했을 때 애자(75)가 웨이퍼(104)상의 집적회로(44)가 없는 톱질경로(114)에 놓이도록 하는 것이 바람직하다(도 18, 19 참조). 또, 애자(75)의 높이는 스프링(61a-61n)의 최대 압축을 한정하도록 선택하여 스프링의 파손을 방지하는 것이 바람직하다.
기판(16)의 프로브면(62a)에는 통상 하나 이상의 정렬마크(77)가 있어(도 14 참조), 프로브면을 웨이퍼(104)에 정확히 정렬할 수 있다.
칩형 반도체 패키지
도 15는 칩형 집적회로 패키지의 다이영역(80)의 평면도(78)로서, 이 다이영역의 응력 금속스프링(84)은 기판 윗면(85a)에서 릴리스되기 전에 IC 패드(82)에 연결되고 기판 윗면(85a)에 펼쳐져 있다. 이 평면도(78)에서, 응력 금속스프링(84) 각각은 릴리스되기 전에 제1 팬아웃 피치(87)로 벌어진 접점들(86)을 구비한다. 도 16은 집적회로 다이영역(80)의 평면도로서, 응력 금속스프링(84)은 IC 패드(82)에 연결되고 기판 윗면(85a)에서 릴리스된 뒤 기판 윗면에서 떨어진다. 각각의 금속스프링(84)은 기판 윗면에서 릴리스되는 도중에 각각의 릴리스영역(18)에서 떨어져, 접점(86)이 유효 스프링각(30)으로 회전하여(도 15, 3, 4 참조), 스프링 접촉면(92)을 형성한다. 기판 윗면(85a)에서 릴리스된 뒤, 스프링 접촉면(92) 각각은 제1 팬아웃 피치(94)와 제2 팬아웃 피치(96)로 벌어진다.
도 17은 루프형 응력금속스프링들(84)이 IC패드(82)에 연결되어 기판 윗면(85a)에서 떨어져 있는 칩형 집적회로 패키지(100)의 부분 절개 단면도로서, 금속스프링(84)의 일부는 절연체로 이루어진 지지기판(106)에 매립된다. 지지기판(106)은 통상 각각의 스프링(84)을 지지하는 폴리머 기판으로 이루어진다. 칩형 집적회로 패키지(100)의 몇몇 바람직한 실시예에서, 지지기판(106)은 유연한 플리머인 엘라스토머로 이루어진다.
지지기판(106)은 스프링(84)을 기계적으로 보호하고 지지하며, 집적회로 다이영역(8)에 수동성을 제공하고, 조립체에 기계적 강도를 부여한다.
집적회로소자에 구성된 스프링(84)과 지지기판(106)의 조합에 의해 집적회로 패키지(100)가 형성되고, 이 패키지는 에폭시나 납땜에 의해 인쇄회로기판(216)에 부착된다. 지지기판(106)은 인쇄회로기판에 대한 칩 부착을 위한 기계적 강도를 제공하고, 스프링(84)에 에폭시나 땜납을 묻히는 양을 제어한다. 유연한 스프링(84)에 의해 유연한 연결이 이루어져, 다이영역(80)과 인쇄회로기판(216) 사이의 열팽창으로 인한 오정렬을 조절할 수 있다.
도 17에 도시된 스프링(84)이 바람직하게 응력금속 스프링이지만, 지지기판(106)을 교대로 사용하여 광범위한 칩형 접점의 지지부를 제공할 수도 있다. 지지기판(106)은 스프링(84)에 강도를 부여하고, 통상 스프링(84)의 강도를 개선하여 파손을 방지할 수 있다.
도 17에 도시된 바와 같이, 집적회로(102)와 루프형 스프링 접촉부(92) 사이에 스프링(84)에 의해 도전경로가 생기고, 이 도전경로는 지지기판(106)의 외측면너머로 뻗는다. 도 15, 16, 32-34에 도시된 바와 같이, 루프형 스프링 접촉부(92)는 테스트, 번인 또는 후속 소자동작용 전기접속을 위한 허용오차를 부여하기 위해 접촉면 형상이 개선되어 있다.
도 24, 43, 51에 도시된 바와 같이, 스프링(84,152)은 니켈, 니켈합금, 로듐, 팔라듐, 코발드, 금합금 등의 금속코팅(166)으로 한층 이상 도금되는 것이 바람직할 수도 있는바, 이들 코팅은 다이영역(80)에서 릴리스된 뒤 금속스프링(84,152)에 도포된다. 도금된 금속코팅(166)은 스프링(84)의 강도를 증가시킨다. 도금된 금속코팅(166)은 또한 스프링(84)의 전체적인 전기저항을 낮추는데 사용되기도 한다. 어떤 경우, 로듐과 같이 더 단단한 금속을 이용해 인쇄회로기판의 기계적 마모와 부스러기 발생을 방지한다. 또, 도금된 금속코팅(166)을 이용하면 회로기판의 패드와 스프링(84) 사이의 접촉력이 증가하여 전기접촉저항이 감소된다. 금속스프링(84,152)의 바람직한 몇몇 실시예에서는, 니켈 등의 금속코팅(166)을 먼저 한 뒤 재차 금이나 로듐 등의 금속코팅(166)을 하여, 스프링 강도는 물론 접촉성능을 모두 향상시킨다.
금속코팅(166)으로 도금된 금속스프링(84,152)을 위해, 스프링(84,152)에 필요한 강도를 갖는 많은 부분을 코팅(166)으로 도금하면, 비도금 스프링의 강도를 증가시키기 위한 응력 금속층(17a-17n)이 불필요하다(도 13 참조). 따라서, 도금된 스프링의 경우, 금속층(17a-17n)은 도금전의 구조적 형상을 형성하여 공정, 즉 금속층에 필요한 야금학적 인자들을 완화하는데만 사용될 수도 있다(도 13 참조).
도금된 금속코팅(166)으로 인해 강도가 상당히 증가한 스프링(84,152)의 경우, 폴리이미드나 종래의 성형재료와 같은 비교적 단단한 폴리머 물질로 지지기판(106)을 구성하여, 인쇄회로기판(216)에 직접 실장하기 위한 단단한 IC 패키지를 생성할 수도 있다. 거친 환경에서 사용되는 칩형 집적회로 패키지(100)는 폴리머 언더필(217)과 결합된 도금된 금속코팅(166)을 더 포함하는 것이 바람직할 수 있다(도 54 참조).
또, 금속스프링(84,152)에 경계층(161)을 붙일 수 있는데, 이 경계층은 첫번째 층, 즉 릴리스영역(18)과 접촉하는 층으로 설정된다. 금속스프링(84)이 기판 윗면(85a)에서 릴리스된 뒤, 스프링은 유효각(30)으로 둥글게 말리고, 경계층(161)이 접촉부(92)의 외층으로 되어 스프링(84,152)은 180도 보다 큰 유효각도를 갖게 된다. 이 경계층(161)은 금, 로듐, 팔라듐 등 전도율과 내부식성이 큰 금속으로 구성되는 것이 바람직하다. 어떤 경우에는, 기판 윗면(85a)에 경계층(161)을 패턴화하여, 스프링(84)의 일부분에 선택적으로 부착되도록 함으로써, 스프링(84)의 접촉부(92)의 땜납 량을 조절할 수도 있다.
도 17에 도시된 바와 같이, 금속스프링(84)의 유효각도(30)를 180도보다 크게 하여, 스프링의 전단부(155)가 지지기판(106)에 다시 파고들도록 함으로써, 스프링(84)의 원호를 따라 루프형 접촉부(92)를 형성하는 것이 바람직하다. 도 16에 도시된 칩형 집적회로 패키지(100)가 큰 유효 스프링각(30)을 보여주지만, 지지기판(106)과 하나 이상의 코팅(166)을 이용하면 아주 다양한 칩형 패키지의 스프링들(84)을 개선할 수 있다. 더 큰 힘을 필요로 하거나 인쇄회로기판(216)상의 더 작은 패드와 접촉할 필요가 있는 스프링(84,152)들은 통상 90도보다 작은 유효각(30)을 갖는 것이 바람직하다.
칩형 반도체 패키지 제조
칩형 반도체 패키지(100)는 배치공정을 이용해 효과적으로 제조할 수 있다. 티타늄이나 실리콘 산화질소 등으로 된 릴리스영역(18)을 웨이퍼 다이영역(80)에 먼저 형성한다. 다음, 응력이 조절된 하나 이상의 금속층(17), 예컨대 도 13과 같은 금속층(17a,17b)을 릴리스 영역(18) 위에 증착한다. 어떤 경우의 칩형 반도체 패키지(100)에서는, 초기 응력구배가 동일하거나 비슷한 금속으로 금속층(17)을 만든다.
어떤 경우에는, 전술한 바와 같이, 또는 미국특허 5,848,685, 미국특허 5,613,861, 미국특허 3,842,189(모두 본 명세서에 참고로 기재했음)에 기재된 바와 같은 포토리소그래픽 스프링으로 만들 수도 있다.
다음, 종래의 포토리소그래픽 및 에칭 공정을 이용해 금속층(17)을 패턴화하여, 스프링과 접속 전도체를 형성한다. 금속층(17)을 선택적으로 에칭한 뒤, 폴리이미드, 산화물, 질화물 등으로 된 유전체 릴리스 윈도우를 형성한다. 이 릴리스 윈도우는 스프링이 기판 윗면(58a)에서 릴리스되어 스프링(84)을 형성하기 위한 릴리스영역(18)을 구성한다. 금속스프링(84)이 기판의 다이영역(80)에서 선택적으로 릴리스된 뒤, 도금층(166)으로 스프링을 도금하여 스프링상수를 조절하거나 스프링 강도를 향상시킨다. 전술한 바와 같이, 금속스프링(84)의 노출된 접촉부(92)를 금이나 기타 재료로 코팅하여, 후속 IC회로 조립공정중의 납땜공정을 쉽게한다. 또, 금속스프링(84)에 응력금속을 증착하기 전에 경계층(161)을 형성할 수도 있다.
다음, 스프링(84)을 릴리스하고 도금한 뒤, 웨이퍼(104)에 지지기판(106)을 붙인다. 통상 폴리머로 이루어지는 지지기판(106)은 집적회로소자의 보호층 기능을 한다. 어떤 경우에는, 지지기판(106)을 원하는 깊이로 선택적으로 붙여, 스프링(84)의 접촉부(92)를 노출시킨다. 다른 경우에는, 스프링(84) 전체를 덮도록 지지기판(106)을 부착한 다음, 지지기판(106)을 에칭하여 스프링(84)의 접촉부(92)를 노출시킬 수도 있다. 스프링(84)의 접촉부(92)의 노출영역의 위치와 형상을 정확히 제어하려면 에칭된 지지기판(106)에 포토마스크를 사용하는 것이 바람직하다.
칩형 반도체 패키지의 장점
칩형 반도체 패키지(100)는 제작시의 공정수를 줄이고 공정 자체를 단순화한다. 이 패키지(100)는 집작회로소자와 같은 반도체 조립공정의 배치과정과 비슷한 배치처리기술로 쉽게 제조될 수 있다.
칩형 반도체 패키지(100)는 또한 리이드를 집적회로에 한번에 하나씩 접착하는 일련의 공정을 없앨 수 있다. 또, 이 패키지(100)에 의하면 피치가 좁아져 전기성능이 높아진다.
또, 칩형 반도체 패키지(100)는 인쇄회로기판(216) 등의 보드에 압력에 의해 임시로 직접 접촉될 수 있어, 소켓이나 삽입연결을 할 필요가 없다. 이런 임시접촉은 탐촉 기능도 하여, 인쇄회로기판(16)상의 간단한 패드 어레이에 대한 탐촉을 낮출 수 있다.
순응적인 웨이퍼칩 캐리어
도 18은 웨이퍼(104)상의 다이영역(80)의 측면도(110)이다. 다이영역(80) 각각에는 접촉패드나 금속스프링(84) 같은 패드(47)가 있다. 이들 다이영역(80) 사이에는 톱질경로(114)가 형성된다. 바람직하기로는, 전술한 바와 같이 이들 다이영역(80)이 스프링(84)과 지지기판(106)을 갖는 칩형 반도체 패키지(100)이다.
도 19는 다이영역(80)을 갖는 웨이퍼(104)의 측면도(112)인데, 웨이퍼(104)는 순응적인 웨이퍼 캐리어기판(115)에 접착된다. 이 순응기판(115)의 양쪽에는 제1면(116a)와 제2면(116b)이 있다. 제1면(116a)에는 접착층이 있어, 후속 IC 분리 및 처리를 위해 웨이퍼(104)를 쉽게 장착할 수 있다. 순응기판(115)에는 통상 지지체(118)를 부착한다.
도 20은 반도체 웨이퍼(104)상의 집적회로의 분리부(122)를 보여주는 측면도(120)로서, 웨이퍼는 순응형 캐리어기판(115)에 장착된다. 반도체 분야에서 알려진 바와 같이, 톱질경로(114)를 따라 톱을 사용하여 집적회로(44)와 다이영역(80) 사이에 분리부(122)가 형성된다.
순응기판(115)은 통상 순응적인 폴리머 재료인 일본 Nitto-Danko사의 부품번호 1004R-9.0인 RISTONTM이나, 캘리포니아 소재의 Moore Park의 Ultron Systems로 구성되는 것이 바람직하다. 후술하는 바와 같이, 순응기판(115)는 열전도성 및/또는 전기전도성을 갖는 것이 바람직할 수 있다.
도 21은 순응기판(115)상에서 분리된 집적회로(44,100)를 보여주는 측면도(130)이다. 순응기판(115)에 의해 톱질 등으로 웨이퍼를 분리한 이후에도 집적회로(44,100)가 제위치로 유지되기 때문에, 웨이퍼(104)에서 분리된 모든 집적회로들(44,100)를 집단으로 재조립하거나 테스트하거나 번인할 수 있다.
순응기판(115)의 이용으로 인해 조립체와 웨이퍼의 레벨테스트와 번인공정을 통합할 수 있고, 병렬 테스트 속도와 조작의 편의성이 증가한다.
종래의 웨이퍼 레벨테스팅과 번인공정에서는, 집적회로(44)를 웨이퍼로부터 패키지하거나 싱귤레이션(singulation)하기 전에 번인하고 테스트하곤 했다. 그러나, 종래의 웨이퍼-레벨 사전 싱귤레이션 방법에서 직면한 공통적인 어려움은 실리콘 웨이퍼와 커넥터 시스템 사이의 열팽창으로 인한 오정렬 관리의 복잡성에 있는바, 이를 위해서는 웨이퍼상의 집적회로와 시스템 전자장비 사이를 연결해야만 한다. 또, 패키징, 싱귤레이션 및 조작으로 인한 결함은 이런 공정으로는 제거되지 않았다.
전술한 바와 같이, 순응기판(115)과 연계된 칩형 패키지(100)의 바람직한 용도로 인해 패키지의 팽창율과는 다른 팽창율을 갖는 저렴한 인쇄회로기판(282)을 사용하여 테스트 및 번인중에 패키지를 접촉시킬 수 있다. 또, 후술하는 바와 같이, 도 55에 도시된 대용량 병렬 인터페이스 조립체(278a)와 같은 다양한 대용량 병렬 인터페이스 조립체(278)를 이용해 다양한 기판장착형 집적회로(44,100)에 연결할 수 있다.
따라서, 칩형 패키지(100) 및/또는 대용량 병렬 인터페이스 조립체(278)를 이용하여 패키징이나 싱귤레이션 이후 집적회로(44,100)의 테스트와 번인이 가능하므로, 집적회로를 정밀한 대용량 병렬처리로 제위치에 유지하면서 조립체를 검출하고 톱질할 수 있다.
바람직한 칩형 패키지(100)를 사용할 경우, 기판 윗면(85a)에 처리되어 지지기판(106)으로 일부 둘러싸이는 금속스프링(84)을 갖는 반도체 웨이퍼(104)를 순응기판(115)에 부착한다. 어떤 경우, 순응기판(115)은 반도체 처리분야에서 톱질되는 웨이퍼에 공통적으로 사용되는 종래의 청테이프 캐리어와 유사하다.
다음, 기판(115)은 절단하지 않고 표준 IC 다이싱 및 차단공정을 이용해 실장된 웨이퍼(104)를 분리부(122)를 따라 집적회로들(44,100)을 분리한다. 순응기판(115)으로 인해 패키지(100)는 웨이퍼(104)상에서 상대위치로 유지된다. 통상 인쇄회로기판(282)을 포함한 대용량 병렬테스트 조립체(278)의 접촉고정부(132)는 집적회로(44,100)에 연결하고 집적회로를 테스트하기 위한 연결부와 관련 전자부품들을 포함한다. 이 접촉고정부(132)의 연결부들은, 순응기판(115)의 집적회로(44,100)에 압착되었을 때 집적회로상의 스프링(84)이나 패드(47)에 일치하도록 고안된다.
도 21에 도시된 바와 같이, 인쇄회로기판(282)과 비슷한 열팽창율을 갖는 재료로 구성된 압력판 지지체(134)는 순응기판(115) 뒷면(116b)을 지지한다. 테스트 및/또는 번인 동작중에, 접촉고정부(132)는 136 부분에서 압력판 지지체(134)에 고정되어 샌드위치 구조(130)를 형성하여, 실장된 집적회로(44,100)와 순응기판(115)이 정위치된다. 순응성 물질로 압력판 지지체(134)를 구성하여, 압력판 지지체와 집적회로(44,100)를 인쇄회로기판(282)의 형상에 쉽게 일치시킬 수 있다.
이런 샌드위치 구조(130)의 온도가 테스트 및 번인 온도까지 상승되면, 실리콘 다이영역(80)보다 큰 열팽창율을 갖는 인쇄회로기판(282)이 다이영역(80)보다 빨리 팽창한다. 그러나, 집적회로(44,100)와 인쇄회로기판(282)과 압력판지지체(134) 사이의 마찰로 인해 인쇄회로기판(282)을 따라 집적회로(44,100)가 같이 움직이는데, 이는 집적회로(44,100)는 분리부(122)에서 서로 분리되어 있고 순응기판(115)을 통해서만 연결되어 있기 때문이다. 그러므로, 분리된 집적회로(44,100) 각각이 비교적 독립적으로 움직여, 집적회로(44,100)와 인쇄회로기판(292)을 정렬할 수 있다.
순응기판(115)에 실장된 분리된 집적회로(44,100)는 서로에 대해 움직일 수 있으면서도, 순응기판(115)상에 정위치를 유지한다. 따라서, 분리된 집적회로(44,100)를 접촉고정부(132)에 충분히 연결하면서도 "웨이퍼" 조립체로서 취급 및 처리할 수 있다.
그러므로, 웨이퍼(104)와 비슷한 열팽창율을 갖는 재료로 인쇄회로기판(282)과 압력판 지지체(134)를 구성할 필요가 없다. 순응기판에 실장된 집적회로(44,100)를 지지체(134) 및 인쇄회로기판(282)과 같이 이동하도록 하여, 접촉고정부(132)내에서 인쇄회로기판(282)과 집적회로(44,100)의 전기접촉을 유지할 수 있다. 또, 패키징 및 싱귤레이션 이후 집적회로(44,100)를 테스트하기 때문에, 집적회로에 가해진 번인 및 테스트 공정에 의해 집적회로(44,100) 조립중에 생기는 결함을 검출할 수 있다.
도 21에 도시된 바와 같이, 테스트 및/또는 번인공정중의 가열과 냉각을 조절하기 위해 샌드위치 구조(130)에 온도조절기(144)를 부착하는 것이 바람직하다. 어떤 경우, 순응기판(115)을 열전도 물질로 구성하여 테스트나 번인과정중에 열조절판 기능을 하도록 하고, 집적회로 뒷면을 열조절기(144)에 접촉시켜순응기판(115)을 통해 가열 및/또는 냉각을 조절할 수 있다.
또, 전기전도재료로 순응기판(115)을 구성하여, 분리되게 실장된 집적회로 다이영역(80)의 뒷면에 전기접속부(140)를 제공할 수도 있다.
응력 금속스프링 인터포우저(interposer)
도 22는 인터포우저 기판(154)의 제1면(156a)에서 제2면까지 이어진 하나 이상의 스프링(152)을 포함한 응력금속 스프링 인터포우저(151a)의 부분 측단면도(150)이다. 스프링(152)은 통상 인터포우저 기판(154)의 제1면에서부터 이어진 접촉패드(158)를 포함한다. 응력 금속스프링 인터포우저(151)는 고밀도 접속부를 제공하고 극도의 온도범위에 걸쳐 고밀도 접속부를 제공한다.
기계적으로 제조되는 포고핀, 스프링, 와이어 등의 종래의 인터포우저들은 피치가 제한되어, 접속밀도가 제한되고 높은 접속력을 필요로 한다.
응력금속 스프링 인터포우저(151)는 얇은 응력금속을 이용해 빽빽한 박막 스프링 어레이를 형성하여 폴리머로 이루어진 기판(154)에 의해 함께 고정된다. 폴리머 기판의 제1면(156a)에서 제2면(152b)까지의 전기접속은 도전 스프링(152)에 의해 이루어진다.
따라서, 스프링이 매립되어 있는 폴리머 기판의 한쪽면을 압착하면 두면(152a,152b) 사이의 고밀도 연결이 이루어질 수 있다. 스프링(152)의 각 단부에 다른 접촉물질을 붙여 팁 형상을 다르게 할 수도 있다.
어떤 인터포우저(151)의 경우에는, 미국특허 3,842,189에 따라 금속스프링을 빌트인한다.
스프링(152)은 다양한 형상과 재료를 이용할 수 있다. 예컨대, 도 23은 제2면의 접촉부(158)에 범프(162)가 형성되어 있는 응력금속 스프링 인터포우저(151b)의 측단면도(160)이다. 도 24는 도금된 스프링 인터포우저(151c)의 측단면도(164)이다. 이들 스프링(152)과 스프링(84)은 제작중에 효과적인 스프링각(30)을 형성하기 위해(도 3 참조) 초기 응력값이 서로 다른 금속층(17)으로 구성되는 것이 바람직하다.
도 25는 제1면의 접촉부에 범프(159)가 형성되어 있고 폴리머기판(154) 위로 일부가 돌출한 루프형 금속스프링(152)이 그 접촉부(92)와 기판 윗면(156b) 사이에 속이 빈 접촉부(157)를 형성하고 있는 인터포우저(151d)의 측단면도이다.
도 26은 폴리머층(154a,154b)으로 기판을 구성하는 인터포우저(151e)의 측단면도이다. 또, 루프형 금속스프링들은 경계층(161)을 더 포함한다. 어떤 금속스프링(84,152)들의 경우, 전기전도율 및/또는 내부식성이 높은 금속으로 경계층(161)을 구성한다. 이 경계층(161)은 스프링강도를 증가시키는데 사용된다.
도 27은 인터포우저(151f)의 측단면도인데, 스프링(152)의 유효 스프링각은 90도보다 작고, 기판(154)은 스프링(152)을 보호하고 그 강도를 더해준다.
루프형 응력금속 스프링의 전단부 및 접촉형상
칩형 패키지(100), 응력금속 인터포우저(151) 또는 도 41의 컨택터(196a)와 같은 응력금속 컨택터(196)에 사용되는 루프형 응력금속 스프링들(152)의 전단부와 접촉부의 형상은 아주 다양할 수 있다.
루프형 응력금속 스프링 전단부의 세부
도 28은 루프형 금속스프링(84,152)의 사각형 전단부(155a)의 확대도이다. 도 29는 루프형 금속스프링(84,152)의 뾰족한 전단부(155b)의 확대도이다. 도 30은 루프형 금속스프링(84,152)의 뾰족한 전단부(155c)의 확대도로서, 리테이닝 홈(157)이 더 형성되어 있다. 도 31은 루프형 금속스프링(84,152)의 뾰족한 전단부(155d)의 확대도로서, 리테이닝 돌기(163)를 더 구비하고 있다.
아주 효과적인 각도의 루프형 금속스프링(84,152)의 전단부(155)는 통상 접촉에 사용되지 않기 때문에 아주 다양한 형상을 가질 수 있다. 전단부(155)의 형상으로는 통상 평탄하지 않도록 선택하는바, 기판에서 상승하는 동안 스프링팁의 형상으로 인해 금속스프링(152)이 옳은 방향으로 상승하게 된다. 어떤 경우에는 지지기판(154)내에서 홈(157)이나 돌기(163) 등이 걸리도록 전단부(155)의 형상을 선택한다.
접촉부 구조
도 32는 루프형 금속스프링(152)의 접촉부의 평면도로서, 폴리머층(106,154)의 외측면(156b)에서 돌출한 접촉부가 넓은 직사각형 접촉부(92a)로 형성된다. 도 33은 루프형 금속스프링(152)의 접촉부(92b)의 평면도로서, 폴리머층(106,154)의 외측면(156b)에서 돌출한 접촉부가 넓은 육각형 접촉부(92b)로 형성된다. 도 34는 루프형 금속스프링의 접촉부(92c)의 평면도로서, 접촉부가 넓은 다이아몬드형 접촉부(92c)로 형성된다. 금속스프링(84,152)은 통상 포토리소그래픽 방법으로 형성된 금속층(17), 예컨대 도 13의 금속층(17a,17b)으로 구성되므로, 접촉부(92)를 다양한 형상으로 하여 접속구조에 허용오차를 제공할 수 있다.
응력금속 스프링 인터포우저 구성과정
도 35는 응력금속 스프링 인터포우저 구성과정의 1단계(170)를 나타낸 도면으로서, 희생기판(172)이 제공된다. 스프링(152)에 접촉패드(158,159)가 구비된 응력금속 스프링 인터포우저(151)의 경우, 희생기판(172)은 패드 형성구조(174)를 갖는다. 희생기판(172)은 알루미늄이나 실리콘처럼 아주 다양한 에칭가능 재료로 구성될 수 있다. 후술하는 바와 같이, 희생기판(172)은 스프링 인터포우저(151) 제작을 위한 임시 기판으로 사용되고 에칭공정에 의해 추후 제거된다.
도 36은 인터포우저 구성과정의 2단계(176)를 도시한 도면으로서, 금속층(17)과 같은 하나 이상의 금속스프링층(178)을 희생기판(172) 위에 형성하고, 스프링 릴리스영역(18)을 선택적으로 형성한다. 스프링(152)에 접촉패드(158)가 있는 스프링 인터포우저(151)의 경우, 스프링(152)의 연속 금속층들(17)을 패드 형성구조(174)에 직접 형성한다. 스프링(152)에 접촉패드(158)가 있는 다른 인터포우저(151)의 경우, 패드 형성구조(174)에 충전연마공정 등으로 이산 접촉패드들(159)을 형성하고(도 27, 27 참조), 스프링(152)의 연속 금속층들(17)을 이산 접촉패드(158) 위에 형성한다.
도 37은 인터포우저 구성과정의 3단계(180)를 나타낸 도면으로, 릴리스영역(18)에서 릴리스될 때 금속스프링(152)중 희생기판(172)에서 돌출한 비평탄 부분들이 형성된다. 금속층들(17)의 고유응력 때문에 유효 스프링각(30)을 갖는 스프링이 형성된다. 도 37에 도시된 실시예에서, 유효 스프링각은 180도보다 커서 약 270도이므로, 스프링(152)이 볼록한 접촉부(92)를 갖는다(도 39 참조).
그 꼭지점이 유효 스프링각(30)으로 접촉패드를 향해 있는 뾰족한 접점(24)을 구비한 스프링(152)을 포함해 다양한 형상의 스프링을 이용할 수 있다. 이들 스프링(152)은 순응도를 유지하면서도 두개의 다른 표면 사이에 초고밀도 접속성을 제공한다. 먼저 원하는 접촉형상들을 희생기판(172)에 형성함으로써 다른 형상의 접촉구조를 접촉면에 형성할 수 있다.
도 37에 도시된 금속스프링(152)은 도금층(166)으로 코팅되어 있는데(도 24 참조), 이 도금층은 엘라스토머 등으로 된 지지기판(154)을 형성하기 전에 스프링(152)의 비평탄부에 부착된다. 도금층(166)은 스프링을 보강하여 도전율 증가 및/또는 부식방지에 이용된다.
도 38은 스프링 인터포우저 구성과정의 4단계(182)를 나타낸 도면으로, 스프링(152)을 덮도록 인터포우저 기판(184)을 희생기판(172)에 부착한다.
도 39는 스프링 구성과정의 5단계(186)를 나타낸 도면으로서, 부착된 인터포우저 기판(184)의 외측부(188)를 에칭으로 제거하여 인터포우저 기판(154)를 형성하여 스프링(152)의 접촉부(92)에 접촉되도록 한다.
도 40은 스프링 인터포우저 구성과정의 6단계(190)를 나타낸 도면으로, 인터포우저 기판(154)에서 에칭으로 희생기판(172)을 제거하여, 스프링(152)의 하부 접촉부(158)를 노출시킨다.
스프링 인터포우저(151)는 다양한 형태로 형성될 수 있으며, 50-100 미크론 정도의 고밀도 인터페이스를 제공하는데 사용될 수 있다. 스프링 인터포우저(151)는 필요에 따라 정사각형, 직사각형, 원형 등 접촉부(92)의 형상을 다양하게 할 수있다.
또, 어떤 경우에는 스프링 인터포우저(151)의 유효 스프링각(30)을 180도보다 작게 하여 접점(24)을 형성할 수도 있다. 또, 어떤 경우에는 스프링 인터포우저(151)의 하부 접촉부(158)를 평평하게 할 수도 있다. 전술한 바와 같이, 도전율과 내부식성이 개선되거나 땜납 특성이 우수한 금속(예; 금, 로듐, 팔라듐)으로 된 경계층(161)을 응력 금속층의 하부층으로 형성하여, 경계층(161)이 접촉부(92)를 제공할 수도 있다.
다른 스프링 인터포우저(151)의 경우, 인터포우저 기판(154,184)을 다수의 층(154a,154b)으로 구성한다(도 26 참조). 비교적 단단한 전기절연재료인 폴리이미드로 구성된 첫번째 박막층(154a)으로 인해 인터포우저(151)의 크기조절, 조작성 및 실장능력이 향상되고, 비교적 단단하지 않은 전기절연 엘라스토머로 된 두번째 인터포우저 층(154b)으로 인해 스프링(152)의 지지성과 순응성이 개선된다. 인터포우저 기판(154)을 갖는 스프링 인터포우저(151)의 경우, 얇고 약간 단단한 층(154a)에 하나 이상의 개구부를 형성하는 것이 바람직할 수도 있다.
응력금속 스프링 컨택터
도 41은 접촉부(92)가 엘라스토머 지지기판(154)에서 돌출한 스프링 컨택터(196a)의 측단면도(194)로서, 지지기판은 웨이퍼 기판(198)을 관통한 비아(200)에 전기적으로 연결된다. 도 42는 범프형 접촉부(162)가 지지기판(154)에서 돌출해 있는 스프링 컨택터(196b)의 측단면도이다. 도 43은 도금된 접촉부(92)가 지지기판(154)에서 돌출해 있는 스프링 컨택터(196c)의 측단면도이다. 도 44는접촉부(92)가 컨택터 기판(198)에서 돌출해 있는 도금된 응력금속 스프링 컨택터(196d)의 측단면도이다.
도 45는 플리머층 위로 루프형 스프링(152)이 일부 돌출하여 접촉부(92)와 지지기판(154)의 윗면(156b) 사이에 공간(157)을 형성하는 응력금속 스프링 컨택터(196e)의 측단면도이다. 도 46은 다수의 폴리머층(154a,154b)으로 지지층을 구성한 스프링 컨택터(196f)의 측단면도이다. 도 47은 스프링(152)이 금, 로듐, 팔라듐 등으로 된 경계층(161)을 구비하고 유효 스프링각(30)이 90도보다 작은 스프링 컨택터(196g)의 측단면도이다.
도 54에 도시된 바와 같이, 스프링 컨택터(196)는 웨이퍼상의 솔더볼(220)을 찾아 플립 칩소자상의 솔더 범프에 대한 임시 접점을 제공하는데 사용될 수 있다.
IMB에서 판매하는 Cobra ProbeTM이나 Factor에서 판매하는 MicrospringTM과 같은 기존의 수직 탐침들은 긴 리드타임을 갖는다. 응력금속 스프링 컨택터(196)는 배치공정으로 제조되어, 제조비가 절감되고 소요시간이 단축된다.
응력금속 스프링 컨택터의 구성과정
도 48은 응력금속 스프링 컨택터 구성과정의 1단계(202)를 나타낸 도면으로, 비아(200)를 구비한 스프링 탐침 컨택터 기판(198)이 제공된다.
도 49는 스프링 탐침 컨택터 기판(198)에 하나 이이상의 응력금속 스프링(178)이 배치되어 있는 스프링 컨택터 구성과정의 2단계(204)를 나타낸 도면으로, 스프링(178) 각각은 고유응력값이 서로 다른 다수의 금속층(17)으로 구성된다. 도 50은 스프링 컨택터 구성과정의 3단계(206)를 나타낸 도면으로서, 컨택터기판에서 돌출된 금속층의 비평탄부(152)의 형상을 조절한다.
도 51은 스프링 컨택터 구성과정의 4단계(208)를 나타낸 도면으로, 컨택터 기판에서 돌출된 스프링(152)의 비평탄부가 도금층(166)으로 코팅되어 있다. 도금층(166)은 엘라스토머 지지층(154,184)의 형성 전에 스프링의 비평탄부에 코팅된다. 도금층(166)은 스프링을 보강하고 전도율 및/또는 내부식성을 향상시켜야 할 경우 사용된다.
도 52는 스프링 컨택터 구성과정의 5단계(210)를 나타낸 도면으로, 컨택터(198)에서 돌출한 스프링(152)의 비평탄부 위로 2차 기판(184)이 배치된다. 도 53은 컨택터 구성과정의 6단계(212)를 나타낸 도면으로, 2차 기판(184)의 외측부(214)를 제거하여 기판(154)을 형성하여 스프링(152)의 상부 접촉부(92)를 노출시킨다.
도 54는 지지기판(154)에서 돌출한 스프링 접촉부(92)를 갖는 스프링 컨택터(196)의 측단면도로서, 스프링과 인쇄회로기판(216) 사이는 솔더볼 접점(220)과 보드 접점(218)을 통해 연결된다.
순응 웨이퍼 캐리어 테스트와 번인을 위한 대용량 병렬 인터페이스 조립체
도 55는 순응기판(115)상의 별도의 집적회로들(44,100)을 연결하기 위한 중간 시스템보드(282)를 갖는 대용량 병렬 인터페이스 조립체(278a)의 부분 확대단면도이다. 도 56은 대용량 병렬 인터페이스 조립체(278a)의 부분사시도(310)이다. 도 57은 중간 시스템보드(282)를 갖는 대용량 병렬 인터페이스 조립체(278a)의 부분 확대단면도로서, 시스템 보드(282)를 가로질러 피치가 분산되어 있고, 전기 커넥터들(319a-319n)의 패드 매트릭스(288)를 갖는 플렉시블 회로(290)가 보인다(도 55 참조). 도 55, 57에 도시된 바와 같이, 인터페이스 조립체(278a)는 분리부(122)에 의해 분리되는 하나 이상의 집적회로(44)를 갖는 순응기판(115)에 대해 배치된다(도 20, 21 참조). 도 21, 55에 도시된 테스트 구조에 의하면, 순응기판(115)에 실장된 집적회로들(44,100)에 대한 병렬테스트와 번인공정이 가능하다. 칩형 패키지 소자들(44,100)은 순응기판(115)에 의해 서로 느슨하게 유지되고 시스템보드(282)에 접촉한다. 이들 소자는 도시된 바와 같이 표준 테스터 또는 전자소자 세트에 연결되어 집적회로들(44,100)과 테스터 사이의 접점 수를 최소화할 수 있다.
대용량 병렬 인터페이스 조립체(278a)는 순응기판(115)에 위치한 집적회로들(44,100) 각각에 전기적으로 연결되어 종래의 집적회로 테스트환경에서 효과적으로 기능한다. 인터페이스 조립체(278a)는 핀 수가 매우 많고 피치가 좁으며 주파수가 높을 필요가 있는 경우 쉽게 사용된다. 또, 인터페이스 조립체(278a)는 순응기판(115)상의 하나 이상의 집적회로(44)의 모든 전도체(46)와 I/O 패드(47)의 전기접속에 적합하다(도 7, 9 참조).
시스템 보드(282) 밑면의 도전패드들(284a-284n)은 집적회로(44,100)상의 스프링(84)의 접촉부(92)와 패드(47)와 일치하는 피치(324)로 배열된다.
시스템보드(282) 밑면의 도전패드들(284a-284n)을 피치(326)로 배열된 도전경로(286a-286n)에 연결한다. 하나 이상의 접속부(332)내에 배열될 수 있는 전도성 접속부들(328a-328n)을 시스템보드(282)의 윗면에 배치하고 도전경로(286a-286n)에 연결한다. 이들 전도성 접속부들(328a-328n)은 테스트 전자모듈(292a-292k) 각각의플렉시블 회로패드 매트릭스 피치(334)와 일치하는 시스템보드패드 매트릭스 피치(320)로 접속부(332)내에 배열된다(도 55 참조).
전도성 접속부들(328a-328n)이 플렉시블 회로(290) 위에 배치된 플렉시블 회로 전기접속부들(319a-319n)과 일치하도록 시스템보드 매트릭스 피치(320)를 선택하는데, 접속부들(319a-319n)은 통상 피치(334)를 갖는 다수의 패드 매트릭스들(288)과 일치한다(도 56 참조).
테스트 전자모듈(292a-292k)은 대용량 병렬 인터페이스 조립체들(278a-278d) 대부분을 위한 기본적인 블록이다. 테스트 전자모듈(292a-292k)은 병렬로 실장되어(도 55 참조), 순응기판(115)이나 웨이퍼(104)의 하나 이상의 컬럼들(339), 또는 전자모듈들(292a-292k)이 실장된 컬럼(339)이나 스프링(44)의 일부분에 대한 전자 지지체를 제공하는 모듈(292a-292k)의 어레이를 형성한다.
도 56은 대용량 병렬 인터페이스 조립체(278a)의 부분 사시도(310)로서, 테스트 전자모듈(292)이 프레임(302)에 실장된다. 테스트 전자모듈들(292) 각각에는 전기컨택터(319)의 패드 매트릭스(288) 및 하나 이상의 전력제어모듈(300)을 갖는 플렉시블 회로(290)가 있다. 테스트 전자모듈(292) 각각의 플렉시블 회로(290)는 하나 이상의 버스 바아(298a-298h)에 실장되고 프레임(302)을 관통해 밑으로 돌출한다. 이들 버스 바아(298a-298h)는 절연 파스너(312)에 의해 프레임(302)에 부착되어, 단단한 구조를 제공한다. 프레임(302)에는 테스트모듈 정렬가이드(318)는 물론 시스템 정렬핀(314)과 프레임(302)을 웨이퍼 척(306)에 체결하거나 압력판 지지체(134)에 체결하기 위한 수단(316)이 있다(도 55, 21 참조). 이 조립체(310)는 프레임(302) 밑에 위치하는 카드 케이지(도시 안됨) 같이, 테스트 전자모듈(292a-292k)을 고정하는 다른 수단들을 구비할 수도 있다.
별도의 기판 실장형 집적회로(44,100)는 시스템보드(282)에 인터페이스되어, 집적회로의 접촉피치보다 큰 피치로 테스터 전자소자들에 대한 표준 인터페이스를 제공한다. 시스템보드(282)는 세라믹, 고밀도 인쇄회로기판, 실리콘, 유리, 유리에폭시 등 아주 다양한 재료로 구성될 수 있다. 테스터 전자모듈들(292a-292n) 각각은 플렉시블 회로(290)를 통해 시스템보드(282)에 부착된다.
전자모듈(292a-292k)과 시스템보드(282) 사이의 접촉(319,328)은 납땜, 압력접촉 또는 스프링 탐촉으로 이루어진다. 스프링 접촉(319,328)의 경우, 스프링의 팁은 단일 돌기형 스프링(14), 인터리브형 스프링(34)또는 숄더 돌기형 스프링(50) 등 다양한 형상을 가질 수 있고, 통상 박막이나 MEMS 공정으로 제조되어 제조비가 저렴하고 일관성이 좋으며, 피치(20)가 아주 미세하며 핀 수도 많다. 어떤 경우, 전술한 바와 같이 또는 미국특허 5,848,685, 5,613,861에서 설명한 바와 같이 포토리소그래픽 스프링에 일치되도록 접촉점(319,328)이 형성될 수도 있다.
도 55에 도시된 구성에서는 스위칭 가능한 파워모듈(300), 및 핀 전자카드(294)로부터 시스템보드(282)까지의 입출력 신호선(348)을 통해 파워가 전달된다(도 62, 63 참조).
인터페이스 조립체(278a) 구조에 의하면, 기판 실장식 집적회로(44,100)와 시스템보드(282)내의 통제된 임피던스 환경 사이의 전기 간격이 아주 짧아지고, 이때문에 인터페이스 조립체를 고주파용으로 사용할 수 있다.
도 58은 웨이퍼(104)상의 집적회로(44), 원형기판(16) 및 사각형 시스템보드(282)의 확대 평면도로서, 중간기판(16)은 전체 웨이퍼(104)에 즉, 순응기판(115)에 분리되지 않고 실장되는 집적회로들에 인터페이스 조립체(278)를 연결해야할 테스트 시스템에 사용된다. 집적회로(44)의 열팽창율과 같은 열팽창율을 갖는 실리콘으로 구성된 기판(16)은 웨이퍼(104)의 제조공정과 비슷한 공정으로 제작되어 원형으로 형성될 수 있다.
도 58에 도시된 바와 같이, 다수의 패드(47)를 구비한 집적회로들(44)은 일련의 행(337)과 열(339)로 웨이퍼(104)상에 형성되는데, 행과 열 사이에 톱질경로(114)가 위치한다. 세라믹으로 이루어진 실리콘 기판(16)은 하나 이상의 장방형 세라믹 기판으로부터 제조될 수 있다. 이 기판(16)은 접촉면상에 배치된 하나 이상의 상부 애자 등과 같은 주행제한기구를 포함하여, 시스템보드(282)에 대한 기판의 수직 운동을 제한할 수 있다.
도 59는 시스템보드(282)에 직접 연결될 수 있는 순응기판(115)상의 별도의 집적회로(44,100)의 확대 평면도이다. 전술한 바와 같이, 이들 집적회로(44,100)는 통상 시스템보드(282)와 압력판 지지체(134) 사이에 실장된다(도 21 참조).
도 58, 59의 시스템보드(282)에 도시된 바와 같이, 시스템보드 윗면에 배치된 전도성 접속부들(328a-329n)은 하나 이상의 접속부(332)내에 배열되어, 플렉시블 회로 컨택터(319)에 연결되고(도 57 참조), 이 컨택터들은 하나 이상의 패드 매트릭스(288)내에 배열된다.
어떤 대용량 병렬 인터페이스 조립체(278)의 경우, 각각의 테스트전자모듈(292a)은 다른 전자모듈(292b-292k)과 동일하므로, 테스트 부품수가 동일하여 테스트 성능이 동일하다. 어떤 대용량 병렬 인터페이스 조립체(278)의 경우, 비슷한 수의 집적회로(44)가 각각의 테스트 전자모듈(292a-292k)에 연결된다.
다른 대용량 병렬 인터페이스 조립체(278)의 경우, 순응기판(115)상의 집적회로(44)의 외측열(339)의 테스트 전자모듈(292a)에는 다른 개수의 집적회로(44)가 연결된다. 테스트 부품수가 동일한 다수의 표준 테스트 전자모듈(292a-292k)용으로, 연결된 집적회로(44)보다 큰 용량을 갖는 테스트 전자모듈(292)을 여전히 사용할 수 있는바, 통상 전자모듈(292)이 사용하지 않는 테스트회로의 테스트는 우회하도록 프로그래밍하거나 시스템 제어장치(430)를 통해 사용한다.
도 60은 폴리아미드층(344a)과 서로 대향하는 도전층(346a,3446b)을 갖는 플렉시블 회로구조(342a)의 일 실시예의 부분단면도이다. 도 61은 플렉시블 회로(290)의 다른 경우의 부분단면도로서, 유전체 플렉시블 회로막 구조(342b)와 서로 대향하는 도전층(346a,346b)을 포함한다. 다른 플렉시블회로(290)의 경우, 플렉시블 회로구조(342)는 도전층의 하나나 둘다가 위치한 부분에서 단단하다. 이들 도전층(346a,346b)을 선택적으로 제거하면 도전경로를 제공하는 플렉시블회로(290)를 생성할 수 있다.
도 62는 플렉시블 막 회로구조의 부분 사시도로서, 플렉시블 영역(290a)이 테스트카드 구조(294a)상에 형성된다. 도 63은 다른 플렉시블 회로구조의 부분 사시도로서, 플렉시블 회로(390b)는 체결구, 열융착, 마이크로용접이나 접착제 등의 부착수단(350)에 의해 테스트카드 구조(294b)에 부착된다.
테스트 전자모듈(292a-292k) 각각에 장착되는 테스트 전자카드들(294a,294b)은 하나 이상의 집적회로(44)에 자극과 반응 검출을 제공한다. 테스트 전자카드들(294a,294b)은 고밀도 접속기판(342a,342b)이나 표준 인쇄회로기판에 장착되고, 인쇄회로기판은 플렉시블회로(290)에 연결된다. 테스트 전자카드들(294a,294b)은 도 75의 테스트 전자소자(440)와 같은 제어/응답 전자소자에 연결된다. 각각의 테스트 전자모듈(292)은 후방 전자소자와 컴퓨터 인터페이스 링크(296)(이 링크는 통상 병렬이나 직렬 링크임)에 연결된다. 한편, 테스터 전자모듈(292a-292k)의 신호핀들을 직렬 연결하여 전기접속을 외부 테스트 하드웨어처럼 단순화할 수도 있다. 테스트 벡터 및 셋업 정보를 시스템 컴퓨터 및 제어장치(예; 도 75의 외부패턴 발생기(446) 등)로부터 링크(196)를 통해 핀으로 보낸다.
각각의 테스트 전자모듈(292a-292k)내에서 테스트 전자카드(294)를 플렉시블 회로(290)에 연결한다. 기판의 일부를 에칭하여 플렉시블 회로(290)를 형성하는 에칭 박막기판과 같은 플렉시블회로(290)와 일체 구조로 테스트 전자카드(294)를 제조한다. 다른 경우에, 테스트 전자카드(294)를 납땜이나 와이어본드나 커넥터를 이용해 플렉시블 회로에 연결할 수도 있다.
도 64는 테스트 전자모듈(292)의 플렉시블 회로(290)의 일 실시예의 부분단면도로서, 파워 제어모듈(300)과 하나 이상의 버스 바아(298) 사이의 플렉시블 회로(290)를 가로질러 열전달경로(354)가 형성된다. 통상 다수의 외부 전원들(434a-434h)에 각각 연결되는 버스 바아들(298a-298h)은 절연체(352)에 의해 서로 절연되어 있다(도 75 참조). 이 절연체(352)는 버스 바아(298a-298h)와는 별도의 층일 수도 있고, 또는 버스 바아상의 전기절연층일 수도 있다. 도 65는 테스트 전자모듈(292)의 플렉시블 회로(290)의 다른 실시예의 부분단면도로서, 하나 이상의 파워 제어모듈(300a-300h)이 플렉시블 회로(290)의 내면에 실장되어 다수의 버스 바아들(298a-298h)과 열접촉되게 위치한다.
도 66은 테스트 전자모듈(292)의 플렉시블 회로(290)의 또다른 예의 부분단면도로서, 파워 제어모듈(300)이 플렉시블 회로(300)의 외측면에 연결된다. 플렉시블 회로(290)를 통해 파워 제어 접속영역(356)을 형성하여, 파워 제어모듈(300)이 버스바아(298)와 긴밀히 열접촉하도록 위치된다.
하나 이상의 파워/접지 버스 바아들(298a-298h)은 모든 집적회로에 파워를 분산시키는데 이용된다. 통상 디커플링 커패시터를 포함하고, 집적회로의 제어회로와 레귤레이터들을 스위칭하는 파워 제어모듈(300)은 플렉시블 회로(290)에 실장되는 것이 좋다(도 64-66 참조).
바람직한 경우의 테스트 전자모듈들(292a-292k)이 플렉시블 회로(290)를 포함하지만, 플렉시블 회로(290)에 의한 독특한 인터페이스 구조는 다른 적당한 인터페이스 디자인으로 달성될 수도 있다. 도 67은 테스트 전자모듈(292)의 다른 경우의 사시도로서, 집적모듈 베이스(357)가 패드 매트릭스 평탄부(358)에 접점들(319)의 패드 매트릭스(288)를 제공한다. 하나 이상의 파워 제어모듈(300)은 패드 매트릭스(288)에 배치된 접점들(319)에 파워 제어모듈 도선(349)을 통해 연결되고, 하나 이상의 버스 바아들(298a-298h)에도 연결된다. 파워 제어모듈(300)은 하나 이상의 버스 바아들(298a-298h)과 열접촉되게 위치하는 것이 바람직하다. 하나의 도선(348)이 패드 매트릭스(288)의 접점(319)에 연결된다(도 62,63 참조). 하나의 도선(348)은 링크/소자 평탄부(359)를 가로지르고, 테스트 전자카드(294)나 링크(296)에 연결된다.
다른 테스트 전자모듈(292)의 경우, 하나 이상의 버스바아들(298)은 파워 제어모듈(300)용의 파워/히트 싱크 경로들을 제공한다. 집적회로(44)의 파워는 별도의 레일버스 바아(298)를 통해 제공받을 수도, 제어모듈(300)과 함께 동일한 레일 버스바아(298)를 공유할 수도 있다. 이 버스 바아들(298)은 플렉시블 회로(290) 및 시스템보드(282) 및/또는 테스트 전자카드들(294a-294k)에 대한 기계적 지지체 역할도 한다. 어떤 전자모듈의 경우, 파워 제어모듈(300)이 직렬 스캔경로에 연결되어 집적회로(44)를 개별적으로 제어할 수 있다.
다른 대용량 병렬테스트 조립체
도 68은 중간 시스템보드(282)를 갖는 다른 대용량 병렬 테스트 조립체(287b)의 부분 절개 조립도로서, 플렉시블 스프링들(360)이 시스템보드(282)의 밑면(339a)에 위치한다(도 57 참조). 이를 제외한 대용량 병렬 테스트 조립체(278b)의 구조와 특징들은 도 55에 도시된 대용량 병렬테스트 조립체(278a)와 동일하다. 시스템보드 스프링들(360)은 시스템보드(282)와 집적회로(44,100) 사이에 평탄 순응도를 부여하는데 이용되고, 또한 광범위한 온도에 걸쳐 고품질 전기접속을 제공한다.
도 69는 기판(16)과 시스템보드(282) 사이에 대형 그리드어레이(LGA; largegrid array) 인터포우저 커넥터(362)가 위치한 다른 인터페이스 조립체(278c)의 부분단면도이다. 이 LGA 인터포우저 커넥터(362)는 기판(16)상의 전기접속점(64a-64n)과 시스템보드(282) 밑면의 다수의 도전패드(284a-284n) 사이에 다수의 도체(164a-164n)를 제공한다. 일 실시예에서, LGA 인터포우저 커넥터(362)는 팬실배니아 해리스버그시 소재 AMP 인코포레이티드 제조의 AMPIFLEXTM커넥터이다. 다른 실시예에서, 인터포우저 커넥터(362)는 위스콘신주 오클레어시 소재의 W.L. Gore and Associates 인코포레이티드 제품인 GOREMATETM커넥터이고, 포고핀 인터포우저 커넥터(362)는 시스템보드(282)의 대향 도전패드들(284a-284n)을 기판(16)상의 전기접점들(64a-64n)에 연결하는데 이용된다.
도 70은 기본 대용량 병렬 테스트 조립체(278d)의 부분절개 조립도로서, 기판(16)의 밑면(62a)에는 스프링(61a-61n)이 있고, 스프링(61a-61n)과 기판(16) 윗면(62b)의 도체들(64a-64n)을 연결하는 비아(68a-68n)가 있는바, 기판(16)은 테스트 전자모듈(292a-292k)에 직접 연결된다. 도 71은 기본 대용량 병렬 테스트 조립체(278d)의 부분확대단면도(366)로서, 전도체들(319)의 패드 매트릭스(288)를 갖는 전자모듈(292)과 기판(16)을 가로질러 피치분포가 보인다.
도 72는 기본 클램핑 구조(372)를 보여주는 다른 대용량 병렬 인터페이스 조립체(378e)의 부분단면도(370)이다. 이 인터페이스 조립체(378e)는 통상 번인테스트 용도만으로 사용되므로, 테스트 전자카드(294)를 소형 모듈(374)에 패키지한다. 이들 모듈(374)은 시스템보드(282)에 직접 실장되고, 바람직하게 번인 테스트에 사용되는데, 통상 전자모듈(292a-292k)보다 상당히 적은 테스트 전자소자들을 필요로 한다(도 55 참조). 도 72에 도시된 댐핑구조(372)는 대용량 병렬 인터페이스 조립체(278)에 사용될 수도 있다.
도 71에 도시된 대용량 병렬 인터페이스 조립체(378e)용으로, 인터포우저 기판(16)을 두께 10mm의 얇은 유리판으로 제작하면, 이 기판은 약간 유연하여 웨이퍼(104)상의 집적회로(44)의 표면에 순응하므로, 웨이퍼와 기판(16) 사이의 비평탄성이나 휨을 수용할 수 있다.
인터포우저 기판(16) 주변을 둘러싼 시일(380)은 밀폐 챔버(382)를 제공한다. 시스템보드(282)와 인터포우저 기판(16) 사이에 공압을 가하는 것이 바람직하다. 인가된 압력(384)에 의해 웨이퍼(104)상의 집적회로(44)가 전자소자들(374,294)에서 단열된다. 집적회로(44)는 번인 테스트중에 높은 온도(약 125-160℃)에서 동작되어야 하는 반면, 테스트 전자소자(294)는 낮은 온도(약 75℃ 이하)에서 동작되는 것이 바람직하다.
도 72의 웨이퍼척(306b)과 같은 웨이퍼척(306)은 웨이퍼 온도조절시스템(392)을 포함하는 것이 바람직한데, 이 시스템은 웨이퍼 가열시스템(394) 및/또는 웨이퍼 냉각시스템(396)을 포함하여 웨이퍼(104)의 온도를 조절한다. 웨이퍼 온도제어시스템(392)은 테스트 시스템 온도 조절기(388)에 의해 제어되는데, 이 조절기는 통상 시스템 제어기(432)에 389에서 링크된다(도 75 참조).
테스트 전자소자들(374,294)은 하나 이상의 냉각실(376)에 위치하는 것이 바람직하다. 냉각실(376) 내에서 테스트 전자소자들(374,294)의 동작온도를 제어하는데 냉각시스템(390)을 사용하고, 이 냉각시스템은 테스트 시스템온도 조절기(388)로 조절되는 것이 바람직하다.
진공트랙들(408)을 갖는 웨이퍼 로딩 진공회로(386)를 웨이퍼척(306)에 형성하여(도 73 참조), 웨이퍼(104)를 진공흡입하고 기판(16)과 웨이퍼(104) 사이의 평탄성을 개선한다.
테스트 시스템 구성
테스트 시스템은 웨이퍼 정렬을 시행하는 정렬 셋업장치, 냉각장치 및 테스터 전자장치로 구성된다. 정렬 셋업장치와 냉각장치는 당업계에 공지된 기술로 구성할 수 있다.
시스템 정렬
도 73은 대용량 병렬 테스트 조립체(400)와 웨이퍼(104)에 대한 정렬 하드웨어 및 공정을 보여주는 첫번째 확대 단면도이다. 테스트 조립체(400)는 하나 이상의 정렬핀(406)을 포함하는 캐리어 링(402)을 구비하므로, 캐리어링(402)이 시스템보드(282)에 정렬될 수 있다. 시스템보드(282)는 정렬 홀(426)과 같은 특징을 갖는다(도 74 참조).
기판(16)을 릴리스 가능하게 플렉시블 테이프(404)(예; 링형 KAPTONTM테이프)를 이용해 캐리어링(402)에 실장하여 기판(16) 접속면(62b)의 전도체들(64a-64n)을 정렬핀(406)에 정렬하면, 이들 전도체들이 시스템보드(282) 밑면의 도전패드들(284a-284n)에 일치할 수 있다(도 57 참조).
웨이퍼척(306)은 웨이퍼 로딩면(409)에 하나 이상의 웨이퍼 로딩홀(408)을 갖는 웨이퍼 로딩 진공회로(386)을 구비한다. 웨이퍼 로딩 진공회로(386)은 진공원(410)에 연결될 수 있고 웨이퍼 로딩 진공회로 밸브(412)에 의해 밀봉될 수 있다. 테스트할 웨이퍼(304)를 웨이퍼척(306)에 배치한 다음, 웨이퍼 로딩홀(408)을 통해 인가된 진공으로 정위치시킨다.
캐리어링(402)에 실장되어 웨이퍼척(306)에 실장될 기판(16)은 웨이퍼척(306)에 인가된 진공에 의해 정위치되는 웨이퍼(104) 위로 배치된다. 이 기판(16)과 집적회로(44)를 변형된 웨이퍼 탐촉시스템(416)내의 카메라(414)를 이용해 정확히 정렬시켜, 기판(16) 표면(62a)의 스프링들(61a-61n)을 집적회로(44)의 다이패드(47)에 정렬시킨다(도 57 참조). 이런 정렬은 스프링 접점들(24)을 관찰하거나(도 2 참조), 기판(16)에 인쇄된 정렬마크(77)를 관찰하면(도 14 참조) 달성된다.
웨이퍼척(306)은 하나 이상의 캐리어링 진공홀(420)을 갖는 캐리어링 진공회로(418)을 포함하는 것이 바람직하다. 캐리어링 진공회로(418)는 진공원(410)에 연결될 수 있으며, 캐리어링 진공회로밸브(422)에 의해 밀봉될 수 있다. 테스트할 기판(16)과 집적회로(44)를 정확히 정렬하면, 카메라(414)를 제거하고, 캐리어링(402)을 웨이퍼척(304) 위에서 이동 가능하게 제어하여, 기판(16)을 웨이퍼(104) 위에 정확히 위치시키고, 기판(16) 표면(62a)의 스프링들(61a-61n)을 집적회로(44)의 다이패드(47)에 연결한다. 캐리어링(402)은 캐리어링 진공홀(420)을 통해 인가된 진공에 의해 정위치된다.
다음, 웨이퍼로딩 진공회로밸브들(412,422)을 닫아, 웨이퍼 로딩 진공회로(406)와 캐리어링 진공회로(418)에 인가된 진공을 유지하면서 전체 테스트 조립체를 하나의 유니트로 취급하여 시스템보드(282) 및 테스트 전자모듈들(292a-292k)에 실장한다. 다른 진공회로(406,418)의 경우, 하나의 밸브만을 이용해 진공을 인가할 수도 있다. 진공회로밸브(412,422)를 닫은 뒤의 진공 유지 능력을 향상시키려면, 각각의 진공회로(406,418)가 진공도를 내내 유지하는 기능을 하는 진공실을 갖는 것이 좋다.
도 74는 대용량 병렬테스트 조립 및 정렬 하드웨어/공정을 보여주는 부분확대 단면도(424)로서, 대용량 병렬 인터페이스 조립체(278)를 뒤에 웨이퍼 테스트용으로 사용되는 시스템에 조립할 수 있다. 전술한 바와 같이, 시스템보드(282)는 캐리어링 및/또는 웨이퍼척(306)에 대한 정렬수단으로서 정렬홀(426)을 포함하는 것이 바람직하다. 다음, 전자모듈(292a-292k)과 프레임(302)에 장착되는 시스템보드(282)를 캐리어링(402)에 위치시키고, 정렬핀들(406)을 정렬홀들(426)에 삽입한다. 다음, 프레임(302)과 캐리어링(402)의 웨이퍼척(306) 사이에 부착수단(428)을 배치하여 조립과정을 완료한다.
광정렬장치 등의 정확한 수단을 이용해 스프링들(61a-61n)을 집적회로(44)의 미세피치 패드들(47)에 일치시키는 동안, (정렬핀(406)과 정렬홀(426) 사이 등의) 캐리어링(402)과 시스템보드(282) 사이의 기계적 정렬은 스프링(64a-64n)과 패드(284a-284n)에 대해서 하면 충분한데, 이는 커다란 특징이고 바람직하게 각각 큰 피치(322,324)를 갖는다. 또, 패드 매트릭스상의 플렉시블 회로 피치(334)는1mm 정도로 비교적 크므로, 비슷한 종래의 기계식 정렬기술을 이용한 테스트 전자모듈(292a-292k)과 시스템보드(282) 사이의 정렬이 가능하다.
테스터 전자소자
도 75는 대용량 병렬 인터페이스 테스트 조립체(278)용 테스트회로(430)의 부분 블록도이다. 테스터 전자소자들(430)은 제어컴퓨터(432), 파워시스템, 테스트 전자모듈(292a-292k), DC 요소결정/측정 시스템들(436,438) 및 제어장치들을 포함하는데 반드시 이에 한정되는 것은 아니다.
도 75에 도시된 바와 같이, 테스트 전자모듈(292)은 통상 하나 이상의 집적회로들(44,100)의 그룹(464)에 연결되고, 이들 집적회로는 집적회로(44,100) 열(339)로서(이에 한정되지 않음) 순응기판(115)에 실장된다.
테스트 전자모듈(292a-292k) 각각은 집적회로(44,100)에 자극신호(450)를 보내고, 그 반응(454)을 모니터하며, 테스트장치의 이상유무 정보(458)를 메모리에 저장하거나 시스템 제어기(432)에 전달한다.
예컨대, 메모리 테스트에 있어서, 테스트 전자모듈(292)은 메모리 테스터의 모든 중요한 기능을 구비한다. 이 모듈은 이곳에 병렬로 연결된 집적회로(44,100)를 구동하기 위한 하드웨어 패턴 발생기(446)를 구비한다. 이 전자모듈(292)내의 반응 검출 및 이상검출회로는 필요에 따라 각각의 집적회로(44,100)의 이상 위치를 기록한다.
테스트 전자모듈(292)은 특정 테스트 디자인이나 테스트 기능용으로 구성할 수 있도록 재구성 및 프로그램이 가능한 소프트웨어인 것이 바람직하다. 테스트 전자모듈(292)에 다른 테스트 특징을 부여하기 위해 BIST(built-in self-test) 엔진을 병합할 수도 있다.
각각의 테스트 전자모듈(292)은 또한 아날로그 다중화기능을 제공하여, 패드(47)를 전자모듈(292)내의 디지털 테스트 전자소자 또는 출력신호(454)의 아날로그 측정에 사용되는 하나 이상의 DC 측정시스템(438)에 연결할 수도 있다.
간단한 테스트 순서
캐리어 장착식 집적회로(44,100)를 로딩하고, 정렬하며 결합한 뒤, 시스템 제어기(432)는 제어신호를 모든 제어모듈(300)에 전송하여 집적회로(44)의 모든 파워/접지 패드(47)를 소정의 테스트용 패드들을 제외하고 DC 요소결정 유니트(436)에 연결된 접지부에 연결한다. 외부전원(434a-434h)은 외부 파워버스들(298a-298h)로부터의 연결이 끊어진다. 다음, 소정의 집적회로(44,100)의 파워 핀을 DC 요소결정 장치(436)를 통해 결정한다.
릴레이나 고체 스위치(435)를 통해 파워버스(298a-298h)에 연결되는 DC 요소결정 장치(436)를 프로그램하여 접지용 전력을 체크한다. 동일한 순서를 집적회로(44,100)의 모든 파워핀들에 대해 반복한다.
비슷한 테스트를 테스트 전자카드(294)를 통해 테스트중인 입출력 패드(47)에 실시하여, 소정의 집적회로(44,100)에 대한 단락회로와 개방회로를 결정한다. 집적회로(44,100)에 대한 개방 연결은, 당 분야에 일반적인 바와 같이, 통상 집적회로(44,100)의 입출력 패드(47)내의 기생 다이오드의 결함에 의해 검출된다.
셋업 테스트를 완료했을 때, 각각의 입출력 패드(47)의 연결상태를 개폐회로에 대해 결정한다. 순응기판(115)상의 하나 이상의 집적회로(44,100)에 대한 과잉 갯수의 개방회로들은 원래 결함있는 웨이퍼(104) 때문에 시스템 셋업시나 하나 이상의 집적회로(44,100)에 대해 생길 수 있다.
테스트 회로(430)는 결함을 더 진단하기 위한 진단 성능을 제공한다. 적당한 비트 제어 패턴을 파워 제어모듈(300)과 핀 테스트 전자모듈(292)에 스캔함으로써 파워 버스들(298)로부터의 단락을 절연할 수 있다.
다음, 나머지 집적회로(44,100)를 동작시켜 병렬로 테스트한다. 각각의 파워 제어모듈(300)에 단락 검출 및 보고 회로를 형성하여, 테스트중인 집적회로(44,100)에 단락이 형성될 경우 특정 집적회로(44,100)의 연결을 끊을 수 있다. 현재 테스트중인 천이소자들(이들에 한정되지 않음)과 같은 다른 특징들을 파워 제어모듈(300)에 포함시켜 다른 테스트를 커버할 수도 있다.
파워핀 테스트
시스템 제어기(432)는 하나 이상의 집적회로(44,100)에 대한 파워접속을 선택적으로 스위칭한다. 오프된(연결이 끊어진) 전원(434a-434h)으로 DC 요소결정장치를 이용해 집적 회로(44,100)를 개폐회로용으로 테스트할 수 있다.
입출력 핀 테스트
마찬가지로, 테스트중인 집적회로(44,100)의 입출력 패드(47)의 누설, 개방, 단락을 시스템 제어기(432)를 이용해 테스트할 수 있다.
소자기능 테스트
전력으로 인해 이상이 생긴 집적회로(44,100)에 대한 파워핀 테스트와 입출력핀 테스트 결과, 이상 집적회로(44,100)의 입출력 패드(47)는 통상 테스터 공통 자원으로부터 절연된다. 다음, 파워핀 테스트와 입출력핀 테스트를 겪은 나머지 집적회로(44,100)가 작동되어 병렬로 테스트될 수 있다.
기능 테스트
자극장치(448)와 패턴생성기(446)는 집적회로(44,100)에 대한 입력패턴(450)을 생성한다. 테스트중인 응답신호(454)는 응답블록(456)에서 수신되어 집적회로(44,100)의 출력을 패턴 생성기(446)나 자극장치(448)로부터의 예상값과 비교한다. 패턴 생성기(446)는 메모리 테스트에 공통적으로 사용되지만, 소자 자극(450)과 예상되는 응답신호(454)를 표시하는 턴테이블은 로직장치 테스트를 위해 자극장치(448)의 패턴 메모리에 저장될 수 있다. 각각의 집적회로(44,100)에 대한 고장맵이나 로직(458)을 유지한다. 도 75는 패턴 발생 및 자극/응답 시스템 구조의 기능을 나타내는 일 실시예이지만, 다른 패턴 발생, 자극/응답 시스템 구조를 이용해 집적회로(44)의 테스트 조건들을 충족시킬 수도 있다.
다른 인터페이스 실시예
도 76은 대용량 병렬 인터페이스 조립체(470a)의 부분 절개 조립도로서, 다수의 인터페이스 모듈(472a-472j)를 시스템 접속보드(486a)에 전기적으로 연결한다. 인터페이스 모듈(472) 각각은 전도체(319)의 패드 매트릭스(288)를 포함하고, 각 전도체는 탐침 스프링 인터포우저(476)에 전기적으로 연결된다.
탐침 스프링 인터포우저(476) 각각은 저면 스프링들(480)을 포함하고, 이들 스프링들은 비아(482)를 통해 윗면 스프링(484)에 연결된다. 전술한 바와 같이, 저면 스프링(480)과 윗면 스프링(484)은 단일 돌출 스프링(14), 인터리브 스프링(34) 숄더 돌기 스프링(50) 등과 같이 다양한 팁 형상을 가질 수 있고 박막이나 MEMS 공정에 의해 기판(16)에 형성되어 제조비를 절감함은 물론 균일성을 향상시키고 패드 피치(20)를 미세하게 할 수 있고 핀 수를 증가시킬 수 있다. 어떤 경우, 전술한 바와 같이, 또는 미국특허 5,848,685나 미국특허 5,613,861에 설명한 바와 같이, 플렉시블 저면 스프링들(480) 및/또는 윗면 스프링(484)을 포토리소그래픽 스프링에 일치되게 형성할 수 있다.
탐침 스프링 인터포우저(476)의 인터페이스 모듈(472a-472j)과 시스템 접속보드(486a) 사이에 전기접점을 제공한다. 시스템 접속보드(486a)에는 윗면 전기컨택터(490), 비아(491), 윗면 접속구조(492) 및 밑면 접속구조(492,494)가 있기 때문에, 각각의 인터페이스 모듈들(472)이 통상 서로 연결된다. 시스템 접속보드(486)는 또한 하나 이상의 인터페이스 모듈(472)에 전기적으로 연결될 수 있는 보드 전기부품들을 포함할 수 있다. 인터페이스 모듈들(472) 각각은 시스템 접속보드(486a)에 전기적으로 연결되는 링크(296)를 포함하고, 인터페이스 모듈회로(498)를 포함할 수도 있다.
도 77은 다른 대용량 병렬 인터페이스 조립체(470b)의 부분절개 조립도로서, 다수의 인터페이스 모듈(472a-472j)이 시스템보드 인터포우저(500)를 통해 시스템 접속보드(486b)에 연결되고, 전술한 바와 같이 이 접속보드는 플렉시블 탐침 스프링(64a-64n)을 포함한다. 시스템보드 인터포우저(500)는 접속구조(502) 및/또는 보드 전기소자(504)를 포함할 수 있는바, 이들 전자소자들은 하나 이상의 인터페이스모듈(472)에 전기적으로 연결될 수 있다.
대용량 병렬 인터페이스 조립체(470a,470b) 각각은 다수의 접속구조 사이에 다양한 인터페이스를 제공한다. 대용량 병렬 인터페이스 조립체(470a)는 견고한 대용량 인터페이스를 제공하는데 이용되어, 비슷한 소자들 사이의 복잡한 병렬접속에 이용될 수 있다. 바람직한 인터페이스의 경우, 대용량 병렬 인터페이스 조립체들(470a,470b)은 특정모듈의 전자회로(498)나 공유회로(496)를 포함할 수도 있다.
도 78은 대용량 병렬 인터페이스 조립체(470)를 이용한 다수의 컴퓨터 시스템들(508a-508n) 사이의 연결을 보여주는 블록도(506)이다. 도 79는 대용량 병렬 인터페이스 조립체(470)를 이용한 다수의 전자회로(512a-512n) 사이의 접속을 보여주는 블록도(510)이다.
시스템 장점
대용량 병렬 인터페이스 조립체들(278a-278d)은 테스트 시스템과 순응기판(115)상의 수많은 집적회로(44,100) 사이의 신호/전력을 연결하면서도, 집적회로(44,100)와 연속적인 조립층들(예; 시스템보드(282)와 전자모듈(292a-292k)상의 패드 매트릭스(288)) 사이의 평탄 순응성을 제공한다.
또, 대용량 병렬 인터페이스 조립체(278a-278d)는 플렉시블 회로(290)를 포함하는 수직으로 패키지된 테스트 전자모듈(292a-292k)과 시스템보드(282)를 동시에 이용해 테스트 전자모듈(292a-292k)과 집적회로(44,100) 사이에 전력과 입출력신호용의 짧은 전기경로를 제공한다.
또, 대용량 병렬 인터페이스 조립체들(278a-278d)은 테스트 전자모듈(292a-292k)과 집적회로(44,100) 사이에 전력과 입출력 신호용의 짧은 전기경로를 제공하여 천이시간을 단축하고, 대용량 병렬 인터페이스 조립체들(278a-278d)은 테스트 전자소자(294)와 집적회로(44,100) 사이를 단열하여, 집적회로(44,100)를 광범위한 온도범위에 걸쳐 동작시킬 수 있으며, 테스트 전자모듈들(292a-292k)은 버스바아(298a-298h)를 통해 감열소자들로부터의 열전달 성능을 향상시키고 테스트모듈 온도조절 성능도 향상시킨다.
전술한 바와 같이, 대용량 병렬 테스트 인터페이스 조립체(278)는 모든 다이에 대한 접지단락들에 대한 전력을 신속히 검출하는데 사용될 수 있고, 또한 테스트 전자소자들이 손상되기 직전에 접지단락에 대한 검출된 전력을 갖는 다이로부터 전력을 절연하는데 이용될 수 있다. 또, 대용량 병렬 테스트 인터페이스 조립체(278)와 관련 테스트 시스템을 이용해 수많은 심지어 수백 내지 수천 개의 패드들에 대한 접촉이 쉽게 만들어지는지의 여부 및 각각의 접촉이 접촉저항 사양내에 있는지의 여부를 검출하고, 각각의 신호선의 자기인덕턴스와 자기 커패시턴스가 테스트 신호 통합에 유리하게 영향을 미치는 값 밑에 있는지를 확인하는데 사용될 수 있다.
또, 대용량 병렬 테스트 인터페이스 조립체(278)와 관련 테스트 시스템은 신호선쌍 사이에 그리고 신호선과 전력선이나 접지선 사이의 상호인덕턴스와 상호 커패시턴스가 테스트 신호 통합에 좋은 영향을 미치는 값 밑에 있는지의 여부를 검출하는데 사용될 수 있다.
또, 대용량 병렬 테스트 인터페이스 조립체(278)는 수백 내지 수천개의 수많은 병렬 테스트 집적회로들에 대한 자극/응답 검출과 분석을 할 수 있고, 다른 모든 다이의 계속된 테스트와 함께 병렬연결된 고장난 다이를 진단하는데 이용될 수 있다.
또, 대용량 병렬 테스트 인터페이스 조립체들(278)은 기판(16)을 주기적으로 중단/검사 및/또는 세척하지 않고도 쉽게 반복적으로 수백 내지 수천개의 패드들(47)에 연결될 수 있다.
또, 대용량 병렬 테스트 인터페이스 조립체(278)는 기본적으로 집적회로(44)와 테스터 전자소자들(430) 사이의 연결을 조직 및 관리하면서도, 신호와 전력 및 접지 안정성을 그대로 유지함은 물론 두개 이상의 인접패드들(47)이 하나의 테스트 탐침팁에 의해 연결되지 않는 것을 확인할 수 있다.
이상 설명된 대용량 병렬 인터페이스 조리체들은 집적회로 테스트, 컴퓨터 네트워킹, 회로연결에 대해 설명하였지만, 이들 조립체와 그 기술은 다양한 장치와 회로들, 예컨대 전자소자들, 번인소자, MEMS 소자와 이들의 조합체내의 집적회로와 기판들 사이의 접속에 병합될 수 있다.
따라서, 특정 실시예에 대해 본 발명을 설명하였지만, 당업자라면 특허청구범위의 정신과 범위를 벗어나지 않고도 다양한 변형과 개선을 할 수 있음이 분명하다.

Claims (111)

  1. 제1면과 제2면을 갖는 기판, 집적회로, 집적회로에 연결되고 제1면에 배치되는 다수의 집적회로 접점들을 포함하는 집적회로 다이;
    집적회로의 접점들에 전기적으로 연결되고, 초기 응력값이 서로 다른 두개 이상의 금속층으로 이루어지며, 집적회로의 제1면에서부터 유효 회전각으로 회전되는 루프 구조를 갖는 다수의 응력금속 스프링들; 및
    집적회로의 제1면 전체와 다수의 응력금속 스프링들 각각의 일부를 덮어, 다수의 스프링들 각각의 루프구조의 일부가 돌출되게 하는 폴리머층;을 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 두개 이상의 금속층이 동일한 금속으로 이루어지고 초기 응력구배가 동일한 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 다수의 응력금속 스프링들 각각이 루프구조를 덮는 하나 이상의 도금층을 포함하는 것을 특징으로 하는 장치.
  4. 제3항에 있어서, 상기 하나 이상의 도금층이 니켈을 포함하는 것을 특징으로 하는 장치.
  5. 제3항에 있어서, 상기 하나 이상의 도금층이 니켈합금을 포함하는 것을 특징으로 하는 장치.
  6. 제3항에 있어서, 상기 하나 이상의 도금층이 금을 포함하는 것을 특징으로 하는 장치.
  7. 제3항에 있어서, 상기 하나 이상의 도금층이 은을 포함하는 것을 특징으로 하는 장치.
  8. 제3항에 있어서, 상기 하나 이상의 도금층이 로듐을 포함하는 것을 특징으로 하는 장치.
  9. 제3항에 있어서, 상기 하나 이상의 도금층이 팔라듐을 포함하는 것을 특징으로 하는 장치.
  10. 제3항에 있어서, 상기 하나 이상의 도금층이 코발트를 포함하는 것을 특징으로 하는 장치.
  11. 제1항에 있어서, 상기 폴리머층이 엘라스토머를 포함하는 것을 특징으로 하는 장치.
  12. 제1항에 있어서, 상기 다수의 집적회로 접점들이 접촉패드를 포함하는 것을 특징으로 하는 장치.
  13. 제1항에 있어서, 상기 유효 회전각이 90도 미만인 것을 특징으로 하는 장치.
  14. 제1항에 있어서, 상기 유효 회전각이 180도보다 큰 것을 특징으로 하는 장치.
  15. 제1항에 있어서, 상기 유효 회전각이 약 270도인 것을 특징으로 하는 장치.
  16. 제1항에 있어서, 상기 다수의 응력금속 스프링들의 다수의 금속층들중 집적회로에 직접 연결되고 루프구조의 외측 볼록층을 형성하는 제1 금속층이 경계층인 것을 특징으로 하는 장치.
  17. 제1항에 있어서, 상기 경계층이 금을 포함하는 것을 특징으로 하는 장치.
  18. 제1항에 있어서, 상기 경계층이 로듐을 포함하는 것을 특징으로 하는 장치.
  19. 제1항에 있어서, 상기 경계층이 팔라듐을 포함하는 것을 특징으로 하는 장치.
  20. 제1항에 있어서, 상기 다수의 응력금속 스프링들의 루프구조중 폴리머층 위로 돌출한 부분이 확장된 접촉면을 더 포함하는 것을 특징으로 하는 장치.
  21. 제1면과 제2면을 갖는 순응형 웨이퍼 캐리어기판; 및
    상기 순응형 웨이퍼 캐리어기판의 제1면에 접착되는 다수의 칩형 패키지들;을 포함하고,
    다수의 칩형 패키지들 각각은 제1면과 제2면을 갖는 기판을 구비한 집적회로 다이, 집적회로소자, 및 집적회로소자에 전기적으로 연결되고 상기 제1면에 배치되는 다수의 집적회로 접점들을 포함하는 것을 특징으로 하는 장치.
  22. 제21항에 있어서, 상기 다수의 칩형 패키지들 각각은,
    다수의 집적회로 접점들에 전기적으로 연결되고, 적어도 두개 층은 초기 응력값이 서로 다른 다수의 금속층으로 이루어지며, 이들 서로 다른 초기 응력값으로 인해 집적회로의 제1면에서 멀어지면서 유효 회전각으로 회전하는 루프구조를 형성하는 다수의 응력금속 스프링으로서, 집적회로의 제1면 전체와 다수의 스프링들 각각의 일부를 덮되 루프구조의 일부는 폴리머층 위로 돌출되게 하는 폴리머층을 포함하는 다수의 응력금속 스프링을 더 포함하는 것을 특징으로 하는 장치.
  23. 제1면과 제2면을 갖는 전기절연 지지기판; 및
    상기 지지기판의 제1면에서 돌출하는 하나 이상의 금속스프링으로서, 적어도 두개 층은 응력값이 서로 다른 다수의 금속층으로 이루어지고, 지지기판의 제1면에서 유효 회전각으로 회전하는 루프구조를 형성하는 하나 이상의 금속스프링;을 포함하는 것을 특징으로 하는 인터포우저.
  24. 제23항에 있어서, 상기 지지기판이 폴리머를 포함하는 것을 특징으로 하는 인터포우저.
  25. 제23항에 있어서, 상기 지지기판이 엘라스토머를 포함하는 것을 특징으로 하는 인터포우저.
  26. 제23항에 있어서, 상기 두개 이상의 금속층이 동일한 금속으로 구성되고 그 초기 응력구배가 동일한 것을 특징으로 하는 인터포우저.
  27. 희생기판을 제공하는 단계;
    적어도 두개의 금속층의 응력값이 서로 다른 다수의 금속층들을 상기 희생기판 위에 배치하는 단계;
    상기 다수의 금속층들의 일부를 릴리스하여, 희생기판에서부터 유효 회전각으로 회전하는 비평탄 루프구조를 형성하는 단계;
    희생기판, 다수의 금속층 및 비평탄 루프구조 위에 폴리머층을 배치하는 단계;
    배치된 폴리머층의 일부를 제거하여 비평탄 루프구조의 일부를 노출시키는 단계; 및
    희생기판을 제거하는 단계;를 포함하는 것을 특징으로 하는 방법.
  28. 제27항에 있어서, 상기 두개 이상의 금속층이 동일한 금속으로 구성되고 그 초기응력구배가 동일한 것을 특징으로 하는 방법.
  29. 제27항에 있어서, 상기 다수의 금속층들중 첫번째 금속층이 경계층으로 구성되는 것을 특징으로 하는 방법.
  30. 제29항에 있어서, 상기 경계층이 금을 포함하는 것을 특징으로 하는 방법.
  31. 제 29항에 있어서, 상기 경계층이 로듐을 포함하는 것을 특징으로 하는 방법.
  32. 제29항에 있어서, 상기 경계층이 팔라듐을 포함하는 것을 특징으로 하는 방법.
  33. 제27항에 있어서, 상기 비평탄 루프구조에 하나 이상의 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  34. 제33항에 있어서, 상기 도금층이 니켈을 포함하는 것을 특징으로 하는 방법.
  35. 제33항에 있어서, 상기 도금층이 니켈합금을 포함하는 것을 특징으로 하는 방법.
  36. 제33항에 있어서, 상기 도금층이 금을 포함하는 것을 특징으로 하는 방법.
  37. 제33항에 있어서, 상기 도금층이 로듐을 포함하는 것을 특징으로 하는 방법.
  38. 제33항에 있어서, 상기 도금층이 팔라듐을 포함하는 것을 특징으로 하는 방법.
  39. 제33항에 있어서, 상기 도금층이 코발트를 포함하는 것을 특징으로 하는 방법.
  40. 제27항에 있어서, 상기 희생기판이 하나 이상의 홈을 더 포함하는 것을 특징으로 하는 방법.
  41. 제27항에 있어서, 상기 희생기판이 홈을 더 포함하고;
    상기 홈을 전도성 재질로 충전하는 단계;를 더 포함하며,
    다수의 금속층의 일부를 전도성 재질상에 배치하는 것을 특징으로 하는 방법.
  42. 제27항에 있어서, 상기 폴리머층이 다수의 폴리머층으로 구성되는 것을 특징으로 하는 방법.
  43. 제27항에 있어서, 상기 유효 회전각이 90도 미만인 것을 특징으로 하는 방법.
  44. 제27항에 있어서, 상기 유효 회전각이 180도 보다 큰 것을 특징으로 하는 방법.
  45. 제27항에 있어서, 상기 유효 회전각이 약 270도인 것을 특징으로 하는 방법.
  46. 제1면과 제2면, 및 제1면에서 제2면까지 이어진 다수의 도전 비아를 구비하는 기판; 및
    상기 비아에 전기적으로 연결되고, 두개 이상의 금속층의 초기 응력값이 서로 다른 다수의 금속층으로 구성되며, 기판의 제1면에서부터 서로 다른 초기 응력값으로 인해 유효 회전각으로 회전되는 루프 구조를 형성하고, 루프 구조를 덮는 1차 도금층을 더 포함하는 다수의 응력금속 스프링;을 포함하는 것을 특징으로 하는 컨택터.
  47. 제46항에 있어서, 상기 1차 도금층이 니켈을 포함하는 것을 특징으로 하는 컨택터.
  48. 제46항에 있어서, 상기 1차 도금층이 니켈합금을 포함하는 것을 특징으로 하는 컨택터.
  49. 제46항에 있어서, 상기 1차 도금층이 코발트를 포함하는 것을 특징으로 하는 컨택터.
  50. 제46항에 있어서, 1차 도금층 위에 2차 도금층을 더 포함하는 것을 특징으로 하는 컨택터.
  51. 제50항에 있어서, 상기 2차 도금층이 로듐을 포함하는 것을 특징으로 하는 컨택터.
  52. 제50항에 있어서, 상기 2차 도금층이 금을 포함하는 것을 특징으로 하는 컨택터.
  53. 제1면과 제2면, 및 제1면에서 제2면까지 이어진 다수의 도전 비아를 구비한 기판;
    상기 비아에 전기적으로 연결되고, 두개 이상의 금속층의 초기 응력값이 서로 다르며, 기판의 제1면에서부터 서로 다른 초기 응력값으로 인해 유효 회전각으로 회전하는 루프구조를 형성하는 다수의 응력금속 스프링; 및
    기판의 제1면 전체와 다수의 응력금속 각각의 일부를 덮어, 상기 루프구조의 일부분이 노출되게 하는 폴리머층;을 포함하는 것을 특징으로 하는 컨택터.
  54. 제53항에 있어서, 상기 두개 이상의 금속층이 동일한 금속으로 이루어지고 그 초기응력구배가 동일한 것을 특징으로 하는 컨택터.
  55. 제53항에 있어서, 상기 다수의 응력금속 스프링들 각각이 루프구조를 덮는 하나 이상의 도금층을 포함하는 것을 특징으로 하는 컨택터.
  56. 제55항에 있어서, 상기 하나 이상의 도금층중 적어도 하나는 니켈을 포함하는 것을 특징으로 하는 컨택터.
  57. 제55항에 있어서, 상기 하나 이상의 도금층중 적어도 하나는 니켈합금을 포함하는 것을 특징으로 하는 컨택터.
  58. 제55항에 있어서, 상기 하나 이상의 도금층중 적어도 하나는 금을 포함하는 것을 특징으로 하는 컨택터.
  59. 제55항에 있어서, 상기 하나 이상의 도금층중 적어도 하나는 로듐을 포함하는 것을 특징으로 하는 컨택터.
  60. 제55항에 있어서, 상기 하나 이상의 도금층중 적어도 하나는 팔라듐을 포함하는 것을 특징으로 하는 컨택터.
  61. 제55항에 있어서, 상기 하나 이상의 도금층중 적어도 하나는 코발트를 포함하는 것을 특징으로 하는 컨택터.
  62. 제53항에 있어서, 상기 폴리머층이 엘라스토머를 포함하는 것을 특징으로 하는 컨택터.
  63. 제53항에 있어서, 상기 다수의 응력금속 스프링들 각각의 루프구조중 폴리머층 위로 돌출한 부분이 접촉패드 영역을 구비하는 것을 특징으로 하는 컨택터.
  64. 제53항에 있어서, 상기 유효 회전각이 90도 미만인 것을 특징으로 하는 컨택터.
  65. 제53항에 있어서, 상기 유효 회전각이 180도 보다 큰 것을 특징으로 하는 컨택터.
  66. 제53항에 있어서, 상기 유효 회전각이 약 270도인 것을 특징으로 하는 컨택터.
  67. 제1면과 제2면 및 제1면에서 제2면까지 이어진 도전 비아를 구비한 컨택터 기판을 제공하는 단계;
    두개 이상의 금속층은 초기 응력값이 서로 다른 다수의 금속층을 상기 비아와 전기 접촉되게 컨택터 기판상에 배치하는 단계;
    다수의 금속층의 일부를 릴리스하여, 서로 다른 초기 응력값으로 인해 컨택터 기판에서부터 유효 회전각으로 회전되는 비평탄 루프구조를 형성하는 단계; 및
    컨택터 기판 전체와 비평탄 루프구조 일부 위에 지지기판을 형성하는 단계;를 포함하는 것을 특징으로 하는 방법.
  68. 제67항에 있어서, 컨택터 기판 전체와 비평탄 루프구조 일부 위에 지지기판을 형성하는 단계는,
    컨택터 기판, 다수의 금속층 및 비평탄 루프구조 위로 지지기판을 배치하는 단계; 및
    지지기판의 일부를 제거하여 비평탄 루프구조의 일부를 노출시키는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  69. 제67항에 있어서, 상기 유효 회전각이 90도 미만인 것을 특징으로 하는 방법.
  70. 제67항에 있어서, 상기 유효 회전각이 180도 보다 큰 것을 특징으로 하는 방법.
  71. 제67항에 있어서, 상기 유효 회전각이 약 270도인 것을 특징으로 하는 방법.
  72. 제67항에 있어서, 상기 다수의 금속층들중 제1 금속층이 경계층인 것을 특징으로 하는 방법.
  73. 제72항에 있어서, 상기 경계층이 금을 포함하는 것을 특징으로 하는 방법.
  74. 제72항에 있어서, 상기 경계층이 로듐을 포함하는 것을 특징으로 하는 방법.
  75. 제72항에 있어서, 상기 경계층이 팔라듐을 포함하는 것을 특징으로 하는 방법.
  76. 제67항에 있어서, 상기 비평탄 루프구조 위에 하나 이상의 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  77. 제76항에 있어서, 상기 하나 이상의 도금층이 니켈을 포함하는 것을 특징으로 하는 방법.
  78. 제76항에 있어서, 상기 하나 이상의 도금층이 니켈합금을 포함하는 것을 특징으로 하는 방법.
  79. 제76항에 있어서, 상기 하나 이상의 도금층이 금을 포함하는 것을 특징으로 하는 방법.
  80. 제76항에 있어서, 상기 하나 이상의 도금층이 로듐을 포함하는 것을 특징으로 하는 방법.
  81. 제76항에 있어서, 상기 하나 이상의 도금층이 팔라듐을 포함하는 것을 특징으로 하는 방법.
  82. 제76항에 있어서, 상기 하나 이상의 도금층이 코발트를 포함하는 것을 특징으로 하는 방법.
  83. 제67항에 있어서, 상기 컨택터 기판이 하나 이상의 홈을 더 포함하는 것을 특징으로 하는 방법.
  84. 제67항에 있어서, 상기 컨택터 기판이 홈을 더 포함하고;
    도전재로 상기 홈을 충전하는 단계를 더 포함하며;
    다수의 금속층들중의 일부는 상기 도전재 위에 배치되는 것을 특징으로 하는 방법.
  85. 제67항에 있어서, 상기 폴리머층이 다수의 폴리머층으로 구성되는 것을 특징으로 하는 방법.
  86. 제1면과 제2면을 갖는 순응 캐리어;
    밑면과 윗면을 갖고, 밑면은 순응기판의 제1면에 접착되며, 윗면에는 다수의 전기접점들이 있는 하나 이상의 집적회로소자;
    윗면과 밑면, 및 밑면과 윗면 사이로 이어진 다수의 전도체들을 구비한 시스템보드; 및
    하나 이상의 집적회로소자 각각의 윗면의 다수의 전기접점들 각각과 시스템보드 밑면의 전도체들 각각 사이의 다수의 전도성 접점들;을 포함하는 것을 특징으로 하는 시스템.
  87. 제86항에 있어서, 하나 이상의 집적회로소자 각각의 윗면의 다수의 전기접점들이 포토리소그래픽 방식으로 패턴화된 스프링인 것을 특징으로 하는 시스템.
  88. 제86항에 있어서, 하나 이상의 집적회로소자 각각의 윗면의 다수의 전기접점들 각각과 시스템보드 밑면의 전도체들 각각 사이의 다수의 전도성 접점들이 하나 이상의 집적회로 소자 각각의 윗면의 응력금속 스프링인 것을 특징으로 하는 시스템.
  89. 제86항에 있어서, 하나 이상의 집적회로소자 각각의 윗면의 다수의 전기접점들 각각과 시스템보드 밑면의 전도체들 각각 사이의 다수의 전도성 접점들이 시스템보드 밑면의 플렉시블 스프링인 것을 특징으로 하는 시스템.
  90. 제89항에 있어서, 시스템보드 밑면의 플렉시블 스프링이 포토리소그래픽 방식으로 패턴화된 스프링인 것을 특징으로 하는 시스템.
  91. 제86항에 있어서,
    시스템보드에 대해 하나 이상의 집적회로소자 각각의 수직방향을 제한하는 주행제한기구를 더 포함하는 것을 특징으로 하는 시스템.
  92. 제86항에 있어서,
    압력판 지지체를 더 포함하고;
    순응 캐리어의 제2면이 압력판 지지체에 지지되는 것을 특징으로 하는 시스템.
  93. 제92항에 있어서, 상기 압력판 지지체가 순응성인 것을 특징으로 하는 시스템.
  94. 제86항에 있어서, 상기 순응 캐리어가 열전도성인 것을 특징으로 하는 시스템.
  95. 제86항에 있어서, 상기 순응 캐리어가 전기전도성인 것을 특징으로 하는 시스템.
  96. 제86항에 있어서,
    평탄부상의 다수의 전도성 패드, 하나 이상의 접속부에 연결된 하나 이상의전도성 패드, 및 하나 이상의 접속부중 적어도 하나에 연결된 하나 이상의 링크를 구비한 하나 이상의 인터페이스 모듈; 및
    시스템보드에 대해 하나 이상의 인터페이스모듈 각각을 플렉시블하게 홀딩하여, 시스템보드 윗면의 다수의 전도체들중 하나 이상에 하나 이상의 인터페이스 모듈 각각의 평탄부상의 다수의 전도성 패드들이 접촉되게 하는 수단;을 더 포함하는 것을 특징으로 하는 시스템.
  97. 제96항에 있어서, 하나 이상의 인터페이스 모듈 각각이 제1면과 제2면을 갖는 회로를 포함하고, 다수의 전도성 패드들이 제1면에 위치하는 것을 특징으로 하는 시스템.
  98. 제97항에 있어서, 상기 회로가 플렉시블 회로인 것을 특징으로 하는 시스템.
  99. 제97항에 있어서, 상기 회로가 약간 단단한 회로인 것을 특징으로 하는 시스템.
  100. 제97항에 있어서, 상기 회로가 단단한 회로인 것을 특징으로 하는 시스템.
  101. 제96항에 있어서, 하나 이상의 접속부의 적어도 하나에 전기적으로 연결되는 하나 이상의 버스 바아를 더 포함하는 것을 특징으로 하는 시스템.
  102. 제101항에 있어서, 하나 이상의 인터페이스 모듈에 배치되는 하나 이상의 파워 제어모듈을 더 포함하고, 이들 파워 모듈 각각은 하나 이상의 버스 바아와 하나 이상의 접속부의 적어도 하나 사이에 전기적으로 연결되는 것을 특징으로 하는 시스템.
  103. 제102항에 있어서, 상기 하나 이상의 파워 제어모듈이 하나 이상의 버스 바아와 열접촉되는 것을 특징으로 하는 시스템.
  104. 제101항에 있어서, 상기 하나 이상의 버스 바아에 배치된 하나 이상의 파워 제어모듈을 더 포함하고, 이들 파워모듈 각각은 하나 이상의 버스 바아와 하나 이상의 접속부의 적어도 하나 사이에 전기적으로 연결되는 것을 특징으로 하는 시스템.
  105. 제104항에 있어서, 상기 하나 이상의 파워 제어모듈이 하나 이상의 버스 바아와 열접촉하는 것을 특징으로 하는 시스템.
  106. 제1면과 제2면을 갖는 순응 캐리어를 제공하는 단계;
    밑면과 다수의 전기접점을 구비한 윗면을 갖는 하나 이상의 집적회로소자를 구비한 웨이퍼를 순응 캐리어의 제1면에 접착하는 단계;
    하나 이상의 집적회로소자들 각각을 다른 집적회로소자에서 분리하는 단계;
    밑면과 윗면, 및 밑면에서 윗면까지 이어진 다수의 전도체를 갖는 시스템보드를 제공하는 단계; 및
    집적회로소자 각각의 윗면의 다수의 전기접점들과 시스템보드 밑면의 전도체들 각각 사이에 다수의 전기접점들을 생성하는 단계;를 포함하는 것을 특징으로 하는 방법.
  107. 제106항에 있어서,
    평탄부상의 다수의 전기전도성 패드, 하나 이상의 접속부에 연결된 다수의 전기전도성 패드, 및 하나 이상의 접속부중 적어도 하나에 연결된 하나 이상의 링크를 구비한 인터페이스 모듈을 하나 이상 제공하는 단계; 및
    하나 이상의 인터페이스 모듈 각각의 평탄부상의 다수의 전기전도 패드가 시스템보드 윗면의 다수의 전도체들의 적어도 하나에 접촉하도록 시스템보드에 대해 인터페이스 모듈 각각을 플렉시블하게 홀딩하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  108. 제106항에 있어서,
    압력판 지지체를 제공하는 단계; 및
    압력판 지지체에 순응 캐리어의 제2면을 지지하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  109. 제108항에 있어서, 상기 압력판 지지체가 순응성인 것을 특징으로 하는 방법.
  110. 제106항에 있어서, 상기 순응 캐리어가 열전도성인 것을 특징으로 하는 방법.
  111. 제106항에 있어서, 상기 순응 캐리어가 전기전도성인 것을 특징으로 하는 방법.
KR1020027002170A 2000-06-20 2001-06-20 집적회로를 테스트하고 패키지하기 위한 시스템 KR20020026585A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US21292300P 2000-06-20 2000-06-20
US60/212,923 2000-06-20
US21372900P 2000-06-22 2000-06-22
US60/213,729 2000-06-22
PCT/US2001/019792 WO2001098793A2 (en) 2000-06-20 2001-06-20 Systems for testing integraged circuits during burn-in

Publications (1)

Publication Number Publication Date
KR20020026585A true KR20020026585A (ko) 2002-04-10

Family

ID=26907616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002170A KR20020026585A (ko) 2000-06-20 2001-06-20 집적회로를 테스트하고 패키지하기 위한 시스템

Country Status (8)

Country Link
US (1) US6791171B2 (ko)
EP (1) EP1292834B1 (ko)
JP (1) JP2004501517A (ko)
KR (1) KR20020026585A (ko)
AT (1) ATE311604T1 (ko)
AU (1) AU2001268630A1 (ko)
DE (1) DE60115437T2 (ko)
WO (1) WO2001098793A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782168B1 (ko) * 2006-06-30 2007-12-06 주식회사 엔티에스 전자모듈 검사용 소켓
KR100794639B1 (ko) * 2006-01-27 2008-01-14 엠제이씨 프로브 인코포레이션 프로브카드
KR101217825B1 (ko) * 2011-03-25 2013-01-02 주식회사 프로텍 Ｌｅｄ 칩 정렬 방법 및 ｌｅｄ 칩 정렬 장치

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331763B1 (en) * 1998-04-15 2001-12-18 Tyco Electronics Corporation Devices and methods for protection of rechargeable elements
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7137830B2 (en) * 2002-03-18 2006-11-21 Nanonexus, Inc. Miniaturized contact spring
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US6690184B1 (en) * 2000-08-31 2004-02-10 Micron Technology, Inc. Air socket for testing integrated circuits
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
WO2003073434A1 (en) * 2002-02-26 2003-09-04 Koninklijke Philips Electronics N.V. Non-volatile memory test structure and method
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
US8198576B2 (en) 2003-03-28 2012-06-12 Aprolase Development Co., Llc Three-dimensional LADAR module with alignment reference insert circuitry comprising high density interconnect structure
US20070052084A1 (en) * 2005-08-26 2007-03-08 Kennedy John V High density interconnect assembly comprising stacked electronic module
US7436494B1 (en) 2003-03-28 2008-10-14 Irvine Sensors Corp. Three-dimensional ladar module with alignment reference insert circuitry
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US20050120553A1 (en) * 2003-12-08 2005-06-09 Brown Dirk D. Method for forming MEMS grid array connector
US7113408B2 (en) * 2003-06-11 2006-09-26 Neoconix, Inc. Contact grid array formed on a printed circuit board
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US7056131B1 (en) 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
JP4062168B2 (ja) * 2003-05-19 2008-03-19 ソニー株式会社 端子部材の構造
US7321167B2 (en) * 2003-06-04 2008-01-22 Intel Corporation Flex tape architecture for integrated circuit signal ingress/egress
US6869290B2 (en) * 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US6933853B2 (en) * 2003-06-12 2005-08-23 Hewlett-Packard Development Company, L.P. Apparatus and method for detecting and communicating interconnect failures
US20050024220A1 (en) * 2003-06-12 2005-02-03 Shidla Dale John Built-in circuitry and method to test connectivity to integrated circuit
US7087439B2 (en) * 2003-09-04 2006-08-08 Hewlett-Packard Development Company, L.P. Method and apparatus for thermally assisted testing of integrated circuits
US7093209B2 (en) * 2003-09-16 2006-08-15 Advanced Micro Devices, Inc. Method and apparatus for packaging test integrated circuits
US6973722B2 (en) * 2003-11-17 2005-12-13 Palo Alto Research Center Incorporated Release height adjustment of stressy metal devices by annealing before and after release
TWI309094B (en) 2004-03-19 2009-04-21 Neoconix Inc Electrical connector in a flexible host and method for fabricating the same
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
US7400041B2 (en) * 2004-04-26 2008-07-15 Sriram Muthukumar Compliant multi-composition interconnects
JP4727948B2 (ja) 2004-05-24 2011-07-20 東京エレクトロン株式会社 プローブカードに用いられる積層基板
US7750487B2 (en) * 2004-08-11 2010-07-06 Intel Corporation Metal-metal bonding of compliant interconnect
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
US7114959B2 (en) * 2004-08-25 2006-10-03 Intel Corporation Land grid array with socket plate
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7777313B2 (en) * 2005-06-07 2010-08-17 Analog Devices, Inc. Electronic package structures and methods
US7439731B2 (en) * 2005-06-24 2008-10-21 Crafts Douglas E Temporary planar electrical contact device and method using vertically-compressible nanotube contact structures
JP4599265B2 (ja) * 2005-09-27 2010-12-15 アルプス電気株式会社 インターポーザ
US8031486B2 (en) * 2005-11-16 2011-10-04 Hamilton Sundstrand Corporation Electrical distribution system and modular high power board contactor therefor
US7692433B2 (en) * 2006-06-16 2010-04-06 Formfactor, Inc. Sawing tile corners on probe card substrates
US7782072B2 (en) * 2006-09-27 2010-08-24 Formfactor, Inc. Single support structure probe group with staggered mounting pattern
US8185849B2 (en) * 2006-10-11 2012-05-22 Zuken Inc. Electric information processing method in CAD system, device thereof, program, and computer readable storage medium
US8130007B2 (en) * 2006-10-16 2012-03-06 Formfactor, Inc. Probe card assembly with carbon nanotube probes having a spring mechanism therein
US8248091B2 (en) 2006-10-20 2012-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal array type probe card design for semiconductor device testing
US7882405B2 (en) * 2007-02-16 2011-02-01 Atmel Corporation Embedded architecture with serial interface for testing flash memories
DE102007010677A1 (de) * 2007-03-02 2008-09-04 Conti Temic Microelectronic Gmbh Kontakteinheit zum elektrischen Kontaktieren eines Bauteils
DE102007010611A1 (de) * 2007-03-02 2008-09-04 Conti Temic Microelectronic Gmbh Kontakteinheit zum elektrischen Kontaktieren eines Bauteils
FR2917236B1 (fr) * 2007-06-07 2009-10-23 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
JP2009130114A (ja) * 2007-11-22 2009-06-11 Tokyo Electron Ltd 検査装置
US8033012B2 (en) * 2008-03-07 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor test probe card space transformer
WO2009117674A2 (en) * 2008-03-20 2009-09-24 University Of Utah Research Foundation Apparatus, system and methods for analyzing pressure-sensitive devices
US8257119B2 (en) * 2008-12-19 2012-09-04 Honeywell International Systems and methods for affixing a silicon device to a support structure
US7888951B2 (en) * 2009-02-10 2011-02-15 Qualitau, Inc. Integrated unit for electrical/reliability testing with improved thermal control
US20110042137A1 (en) * 2009-08-18 2011-02-24 Honeywell International Inc. Suspended lead frame electronic package
US8278752B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Microelectronic package and method for a compression-based mid-level interconnect
FR2959350B1 (fr) * 2010-04-26 2012-08-31 Commissariat Energie Atomique Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique
US8441808B2 (en) 2010-09-22 2013-05-14 Palo Alto Research Center Incorporated Interposer with microspring contacts
US8519534B2 (en) * 2010-09-22 2013-08-27 Palo Alto Research Center Incorporated Microsprings partially embedded in a laminate structure and methods for producing same
US8872176B2 (en) 2010-10-06 2014-10-28 Formfactor, Inc. Elastic encapsulated carbon nanotube based electrical contacts
US8257110B2 (en) * 2010-10-07 2012-09-04 Tsmc Solid State Lighting Ltd. Light emitting diode light bar module with electrical connectors formed by injection molding
US8384269B2 (en) * 2010-10-20 2013-02-26 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Electrostatic bonding of a die substrate to a package substrate
US9227835B2 (en) * 2010-11-23 2016-01-05 Honeywell International Inc. Vibration isolation interposer die
US8866708B2 (en) * 2011-01-21 2014-10-21 Peter Sui Lun Fong Light emitting diode switch device and array
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
JP2014071069A (ja) * 2012-10-01 2014-04-21 Japan Electronic Materials Corp 垂直型プローブ
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
TWI503905B (zh) * 2013-05-09 2015-10-11 矽品精密工業股份有限公司 打線結構
US20140361800A1 (en) * 2013-06-05 2014-12-11 Qualcomm Incorporated Method and apparatus for high volume system level testing of logic devices with pop memory
KR101544844B1 (ko) * 2014-02-28 2015-08-20 김형익 와이어드 러버 컨택트 및 그 제조방법
US9591758B2 (en) 2014-03-27 2017-03-07 Intel Corporation Flexible electronic system with wire bonds
JP2015211162A (ja) * 2014-04-28 2015-11-24 旭硝子株式会社 ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ
US9466560B2 (en) * 2014-05-28 2016-10-11 United Microelectronics Corp. Interposer fabricating process and wafer packaging structure
KR102123882B1 (ko) * 2014-06-02 2020-06-18 (주)케미텍 테스트 장치의 커넥터 시스템에 구비되는 커넥터 어셈블리, 커넥터 서브어셈블리 및 커넥터 핀
ITTO20150229A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
WO2017054868A1 (en) 2015-09-30 2017-04-06 Tdk Corporation Resiliently mounted sensor system with damping
US9726720B2 (en) * 2015-11-02 2017-08-08 Cheng Yun Technology Co., Ltd. Integrated circuit test device and integrated circuit test equipment
CN113196070A (zh) * 2018-08-06 2021-07-30 麦翠斯测试股份有限公司 用于测试半导体装置的设备及方法
TWI681195B (zh) * 2018-11-21 2020-01-01 中華精測科技股份有限公司 探針卡裝置及其調節式探針
DE102019102457B3 (de) 2019-01-31 2020-07-09 Infineon Technologies Ag Prüfvorrichtung mit sammelschienenmechanismus zum testen einer zu testenden vorrichtung
US11248769B2 (en) 2019-04-10 2022-02-15 Peter Sui Lun Fong Optic for touch-sensitive light emitting diode switch
TWI752709B (zh) * 2020-11-03 2022-01-11 中華精測科技股份有限公司 板狀連接器與其雙臂式串接件、及晶圓測試組件
US11940478B2 (en) * 2020-12-07 2024-03-26 Duke University Electronic device characterization systems and methods
US11662366B2 (en) 2021-09-21 2023-05-30 International Business Machines Corporation Wafer probe with elastomer support
US11675010B1 (en) 2021-11-30 2023-06-13 International Business Machines Corporation Compliant wafer probe assembly
KR102478906B1 (ko) * 2022-07-08 2022-12-21 배명철 소자 테스트 소켓 및 그 제조 방법
CN117405963B (zh) * 2023-12-14 2024-02-13 青岛大志美德电气有限公司 一种具有防护结构的过电压保护器

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3842189A (en) 1973-01-08 1974-10-15 Rca Corp Contact array and method of making the same
US4035046A (en) * 1976-01-15 1977-07-12 Amp Incorporated Miniature electrical connector for parallel panel members
US4320438A (en) 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
US4423401A (en) 1982-07-21 1983-12-27 Tektronix, Inc. Thin-film electrothermal device
US5829128A (en) 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US6043563A (en) 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4758927A (en) 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
US5121298A (en) 1988-08-16 1992-06-09 Delco Electronics Corporation Controlled adhesion conductor
WO1991013533A1 (en) 1990-03-01 1991-09-05 Motorola, Inc. Selectively releasing conductive runner and substrate assembly
US5166774A (en) 1990-10-05 1992-11-24 Motorola, Inc. Selectively releasing conductive runner and substrate assembly having non-planar areas
US5152695A (en) 1991-10-10 1992-10-06 Amp Incorporated Surface mount electrical connector
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
JPH06181301A (ja) * 1992-12-14 1994-06-28 Fujitsu Ltd 固体撮像素子
FR2704690B1 (fr) * 1993-04-27 1995-06-23 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
US5786701A (en) 1993-07-02 1998-07-28 Mitel Semiconductor Limited Bare die testing
US5385477A (en) * 1993-07-30 1995-01-31 Ck Technologies, Inc. Contactor with elastomer encapsulated probes
US5548091A (en) 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5983493A (en) 1993-11-16 1999-11-16 Formfactor, Inc. Method of temporarily, then permanently, connecting to a semiconductor device
US5878486A (en) 1993-11-16 1999-03-09 Formfactor, Inc. Method of burning-in semiconductor devices
US5974662A (en) 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5897326A (en) 1993-11-16 1999-04-27 Eldridge; Benjamin N. Method of exercising semiconductor devices
US5806181A (en) 1993-11-16 1998-09-15 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5912046A (en) 1993-11-16 1999-06-15 Form Factor, Inc. Method and apparatus for applying a layer of flowable coating material to a surface of an electronic component
US6029344A (en) 1993-11-16 2000-02-29 Formfactor, Inc. Composite interconnection element for microelectronic components, and method of making same
US6064213A (en) 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US5884398A (en) 1993-11-16 1999-03-23 Form Factor, Inc. Mounting spring elements on semiconductor devices
US6023103A (en) 1994-11-15 2000-02-08 Formfactor, Inc. Chip-scale carrier for semiconductor devices including mounted spring contacts
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5416429A (en) 1994-05-23 1995-05-16 Wentworth Laboratories, Inc. Probe assembly for testing integrated circuits
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
US5532612A (en) 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
MY112945A (en) 1994-12-20 2001-10-31 Ibm Electronic devices comprising dielectric foamed polymers
US6046076A (en) 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
GB9503953D0 (en) 1995-02-28 1995-04-19 Plessey Semiconductors Ltd An mcm-d probe tip
JP3212063B2 (ja) 1995-03-08 2001-09-25 日本電信電話株式会社 光レセプタクル
JPH08264622A (ja) * 1995-03-22 1996-10-11 Disco Abrasive Syst Ltd アライメント方法及びキーパターン検出方法
US6042712A (en) 1995-05-26 2000-03-28 Formfactor, Inc. Apparatus for controlling plating over a face of a substrate
US5998864A (en) 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
JP3313547B2 (ja) * 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
US6007349A (en) 1996-01-04 1999-12-28 Tessera, Inc. Flexible contact post and post socket and associated methods therefor
JP2908747B2 (ja) 1996-01-10 1999-06-21 三菱電機株式会社 Ｉｃソケット
US5977629A (en) * 1996-01-24 1999-11-02 Micron Technology, Inc. Condensed memory matrix
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6030856A (en) 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US5994222A (en) 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US6050829A (en) 1996-08-28 2000-04-18 Formfactor, Inc. Making discrete power connections to a space transformer of a probe card assembly
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6081035A (en) 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US6049972A (en) 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US5994781A (en) 1997-05-30 1999-11-30 Tessera, Inc. Semiconductor chip package with dual layer terminal and lead structure
WO1999000844A2 (en) 1997-06-30 1999-01-07 Formfactor, Inc. Sockets for semiconductor devices with spring contact elements
US6045396A (en) 1997-09-12 2000-04-04 Trw Inc. Flex cable connector for cryogenic application
US6245444B1 (en) * 1997-10-02 2001-06-12 New Jersey Institute Of Technology Micromachined element and method of fabrication thereof
US6080605A (en) 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
US5944537A (en) 1997-12-15 1999-08-31 Xerox Corporation Photolithographically patterned spring contact and apparatus and methods for electrically contacting devices
US6078186A (en) 1997-12-31 2000-06-20 Micron Technology, Inc. Force applying probe card and test system for semiconductor wafers
US6080932A (en) 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
US6063648A (en) 1998-10-29 2000-05-16 Tessera, Inc. Lead formation usings grids
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
JP2003501819A (ja) * 1999-05-27 2003-01-14 ナノネクサス インコーポレイテッド 電子回路のための大規模並列処理インターフェース
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6827584B2 (en) 1999-12-28 2004-12-07 Formfactor, Inc. Interconnect for microelectronic structures with enhanced spring characteristics
CN100339985C (zh) * 2000-04-12 2007-09-26 佛姆法克特股份有限公司 成形弹簧以及制造和使用成形弹簧的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794639B1 (ko) * 2006-01-27 2008-01-14 엠제이씨 프로브 인코포레이션 프로브카드
KR100782168B1 (ko) * 2006-06-30 2007-12-06 주식회사 엔티에스 전자모듈 검사용 소켓
KR101217825B1 (ko) * 2011-03-25 2013-01-02 주식회사 프로텍 Ｌｅｄ 칩 정렬 방법 및 ｌｅｄ 칩 정렬 장치

Also Published As

Publication number Publication date
EP1292834B1 (en) 2005-11-30
JP2004501517A (ja) 2004-01-15
ATE311604T1 (de) 2005-12-15
US20020171133A1 (en) 2002-11-21
WO2001098793A3 (en) 2002-07-25
US6791171B2 (en) 2004-09-14
EP1292834A2 (en) 2003-03-19
WO2001098793A2 (en) 2001-12-27
AU2001268630A1 (en) 2002-01-02
DE60115437T2 (de) 2006-07-27
DE60115437D1 (de) 2006-01-05

Similar Documents

Publication Publication Date Title
KR20020026585A (ko) 집적회로를 테스트하고 패키지하기 위한 시스템
US7621761B2 (en) Systems for testing and packaging integrated circuits
US7009412B2 (en) Massively parallel interface for electronic circuit
US6917525B2 (en) Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US7349223B2 (en) Enhanced compliant probe card systems having improved planarity
US7126358B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7952373B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
KR20020028159A (ko) 전자 회로용 대량 병렬 인터페이스
KR20010053283A (ko) 스프링 패키징을 이용한 전자 부품 조립체
EP1200843A1 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
KR100707044B1 (ko) 집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법
US20050068054A1 (en) Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
US20040135594A1 (en) Compliant interposer assembly for wafer test and "burn-in" operations

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid