CN113196070A - 用于测试半导体装置的设备及方法 - Google Patents
用于测试半导体装置的设备及方法 Download PDFInfo
- Publication number
- CN113196070A CN113196070A CN201980065182.1A CN201980065182A CN113196070A CN 113196070 A CN113196070 A CN 113196070A CN 201980065182 A CN201980065182 A CN 201980065182A CN 113196070 A CN113196070 A CN 113196070A
- Authority
- CN
- China
- Prior art keywords
- test
- wafer
- stack
- test stack
- contactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 400
- 239000004065 semiconductor Substances 0.000 title description 29
- 238000000034 method Methods 0.000 title description 8
- 235000012431 wafers Nutrition 0.000 claims abstract description 211
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 238000001816 cooling Methods 0.000 abstract description 18
- 239000000872 buffer Substances 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 239000003351 stiffener Substances 0.000 description 24
- 239000002826 coolant Substances 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000012809 cooling fluid Substances 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000000284 resting effect Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000007849 functional defect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/20218—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant without phase change in electronic enclosures
- H05K7/20272—Accessories for moving fluid, for expanding fluid, for connecting fluid conduits, for distributing fluid, for removing gas or for preventing leakage, e.g. pumps, tanks or manifolds
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Thermal Sciences (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明是用于测试硅晶圆或封装装置的测试系统。该系统包含具有多个测试堆叠的测试器，每个测试堆叠都支撑测试引擎的垂直堆叠、数据缓冲器、引脚驱动器和其他资源，其通过快速数据链接在一侧电性连接到晶圆或受测装置，在另一侧电性连接到测试主机。每个测试堆叠设置在电性连接到晶圆的晶圆接触器的顶侧或电性连接到受测装置的负载板上。该系统包含冷却系统，用于在操作过程中散热。该系统使受测装置的焊盘与测试器的引脚驱动器、测试引擎、以及测试主机之间的数据信号路径最小化。通过将每个测试堆叠的底部直接连接到晶圆接触器，可以实现高性能。
Description
技术领域
本发明的各种实施例总体上涉及用于测试例如半导体晶圆的半导体装置的设备，以及用于这种测试的方法。特别地，本发明的各种实施例涉及一种紧凑的、高速的系统，用于通过以支撑测试引擎、数据缓冲器，引脚驱动器和其他必要的测试资源的多个垂直堆叠代替常规的探针卡来测试半导体晶圆，其中，每个堆叠都位于分配给其进行测试的晶圆区域的正上方。
背景技术
通常在晶粒封装之前对半导体晶圆上的积体电路进行功能缺陷测试。希望尽可能有效且经济地进行这种测试。因而，需要一种测试设备，其提供对包含半导体晶圆的半导体装置的有效且经济地测试。因此，必须进行自动化的多站点测试。然而，提供这种自动化的多站点测试所需的大型测试设备是一个障碍。此外，对于半导体晶圆的测试速度正在快速地增加，并且减小测试器尺寸是关键的，因为信号传播速度与信号走线长度间接成比例。因此，需要一种紧密的测试系统，其解决这些问题并努力实现到受测装置(Device UnderTest；DUT)的最小信号路径长度(Minimum Signal Path Length；MSPL)。
发明内容
大体而言，本发明包括用于测试半导体装置的系统，半导体装置包含但不限于硅晶圆。在一些实施例中，系统包括晶圆测试器，晶片测试器包含多个测试堆叠、晶圆接触器及冷却系统。每个测试堆叠代表一个测试通道，该通道可以支撑多个各式的测试引擎、数据缓冲器、引脚驱动器及其他必要的测试资源，组织在相同大小的板(统称为“测试板”)中，这些测试板在矩形棱柱形的壳体中水平对齐并垂直堆叠在彼此的顶部，该矩形棱柱形的壳体包含矩形底部和顶部以及在矩形底部和顶部之间垂直延伸的四个侧部。每个测试堆叠直接设置在晶圆接触器的顶部上，晶圆接触器是具有平坦顶表面的板片，每个测试堆叠的底部连接到该平坦顶表面，并且具有与要测试的晶圆接触的相对的平坦底表面，该平坦底表面可以通过关联的晶圆处理设备被定位在晶圆接触器下方。一个重要的区别是，测试堆叠直接连接到晶圆接触器，从而消除了习惯用于将引脚驱动器板连接到晶圆接触器的常规的探针卡。如此一来，通过将每个测试堆叠直接放置在要测试的晶粒或受测装置上方，就可以实现最小信号路径长度。
冷却系统包含通道网络，该通道网络使冷却流体通过测试堆叠的角柱，以便在操作过程中除去热。冷却系统还可以包含多个风扇，这些风扇位于测试堆叠周围以及晶圆测试器所处的任何隔室中，以使环境空气在晶圆测试器周围循环。
每个测试堆叠具有电路，用于将主测试电脑电性连接到测试堆叠中的每个测试板，并且用于将测试堆叠中的测试板电性连接到晶圆接触器。晶圆接触器具有将每个测试堆叠电性连接到要测试的晶圆或晶粒的电路。该电路提供了主测试电脑、测试板以及要测试的晶圆之间的数据输入/输出。在其他实施例中，测试堆叠连接到含有用于受测装置的插座的负载板。除了信号之外，从电力服务器板提供电力至晶圆连接器以及要测试的晶圆，该电力服务器板用做要测试的装置的电源。电力也由个别的电力提供给每个测试堆叠和测试板。在一些实施例中，若包含在测试板中的引脚驱动器能够提供受测晶圆(Wafer UnderTest；WUT)上的晶粒所需的电流，则通过测试堆叠提供用于要测试的装置的电力。
用于将主测试电脑电性连接到测试堆叠中每个测试板的电路被包含在附接到测试堆叠的顶部的电路板中。该电路板包含测试堆叠的控制器和测试引擎，并由硬质板组成，该硬质板与一个或两个或四个柔性电路板配对，并在测试堆叠的一侧、两侧或全部四个侧面上具有延伸部分，通过这些延伸部分，测试堆叠控制器和测试引擎连接到测试堆叠内部的测试板。
用于将测试堆叠电性连接到受测装置(例如晶圆晶粒或离散的装置)的电路被包含在附接到测试堆叠的底部的电路板上。该电路板由硬质板组成，该硬质板与一个或两个或四个柔性电路板配对，并再测试堆叠的一侧、两侧或四个侧面具有延伸部分，通过这些延伸部分，测试堆叠底板电性连接到测试堆叠中的每个测试板。柔性电路的每一端部也可以附接到其他电路板的中心部分。电性连接器附接到每个测试堆叠的底部，该测试堆叠的顶侧电性连接至底部电路板，并且测试堆叠使用例如弹簧针电性连接到在其底侧上的晶圆连接器的顶部表面。在一些实施例中，晶圆接触器具有焊盘(例如金焊盘和电迹线)，测试堆叠上的每个电性连接器都连接至焊盘。电迹线穿过晶圆接触器到微机电系统型弹簧或其他类型的触点，以与要测试的晶圆的各个晶粒区域电性接触。
在一般使用中，每个测试堆叠配置有所需的测试板，并固定在晶圆接触器顶部的位置上。使用相关的晶圆处理设备，将要测试的晶圆或受测晶圆提供至晶圆接触器的底侧。或者，测试系统也可用于测试封装装置，在这种情况下，将使用受测装置负载板。电力被传送到测试堆叠以及到晶圆接触器和晶圆晶粒，并且在冷却系统操作期间开始测试。在测试时，数据被传输以起始及控制测试，并且从被测试的晶圆收集数据。接着对另一个要测试的晶圆重复此过程。
应当理解，本发明的测试系统提供多种益处。本发明的测试系统是用于测试高性能半导体装置的具有成本效益、紧密的、高度模块化的设计，并且可以用作用于最终测试的参数和功能工程装置测试器、晶圆测试器及封装装置测试器的测试器。使用直接与晶圆接触器连接的测试堆叠，且晶圆接触器又与要测试的晶圆连接，因而不需要探针卡。此外，将测试堆叠直接放置在要测试的晶圆上方可以使信号路径的长度减到最小，信号路径用于往返于测试板与晶圆晶粒的数据传输。通过将每个测试堆叠直接定位在分配给其进行测试的各个晶圆区域的正上方，通过将每个测试堆叠的底部直接连接至晶圆接触器，通过测试堆叠的紧密尺寸，以及通过铜线或光纤上的快速数据数据链路(例如PCI Express(PCIe)或Thunderbolt Gigabit以太网络)将每个测试堆叠的顶部连接到主测试电脑，测试器的最高性能成为可能。如此能够实现测试引擎与受测装置之间的最小信号走线长度以及信号通过的连接器的最小数量。测试堆叠与主测试电脑之间的快速光纤数据链接使它们可以被放置在晶圆测试器所在的无尘室外，但可以位于距离测试系统最远100公尺或更远的数据中心型室中。
此外，由于除去了通常插入晶圆区域的周边上的探针卡中的更大的引脚驱动器板，因此该系统具有紧密的尺寸。模块化提供了在从晶圆接触器的顶侧依需求配置、移除及代替测试堆叠时保持受测装置负载板或受测晶圆接触器在正确的位置，或者在移除受测装置负载板或受测晶圆接触器时保持测试堆叠在正确的位置的能力。
附图说明
图1是根据本发明一实施例的用于测试半导体装置的系统的前透视图；
图2是根据本发明一实施例的用于测试半导体装置的测试堆叠的侧透视图；
图3是根据本发明的一实施例的安装有测试板的图2的测试堆叠的侧透视图；
图4A是沿着图2的A-A线截取的测试堆叠的顶部的截面图；
图4B是沿着图2的B-B线截取的测试堆叠的顶部的截面图；
图5是根据本发明的一实施例的图2的测试堆叠的部分底部透视图；
图6是根据本发明一实施例的用于测试堆叠的电路板的俯视图，该测试堆叠用于测试半导体装置；
图7是根据本发明一实施例的用于测试堆叠的另一电路板的俯视图，该测试堆叠用于测试半导体装置；
图8是根据本发明的一实施例的图2的测试堆叠的壳体的侧透视图；
图9是根据本发明一实施例的用于测试半导体装置的另一测试堆叠的侧透视图；
图10是根据本发明一实施例的晶圆接触器的顶部透视图；
图11是根据本发明一实施例的安装在晶圆接触器上的测试堆叠层的侧透视图；
图12是根据本发明一实施例的晶圆测试器的侧透视图；
图13是根据本发明的一实施例的图11的加强件的顶部透视图；
图14是图12的主板片的底部透视图；
图15是根据本发明一实施例的冷却系统的透视图；
图16是根据本发明一实施例的晶圆测试器的侧透视图；
图17是根据本发明一实施例的设置在固定表面上的用于测试晶圆的晶圆测试器的侧透视图；以及
图18是根据本发明一实施例的设置在测试室内的图17的晶圆测试器的顶部透视图。
具体实施方式
以下参照所附图式更全面地描述本发明。尽管将结合特定实施例描述本发明，但应当理解，本发明包含替代物、修改物及等同物。因此，以下说明是示范性地描述一些实施例(例如，通过用词「最佳的」、「举例而言」或「在一实施例中」)，但这些说明不应被视为限制或列举本发明的仅有的实施例，因为本发明还包含本说明书中未具体叙述的其他实施例。此外，在整个说明书中，用词「发明」、「本发明」、「实施例」及类似用词被广泛地使用，并且无意于表示本发明需要或限于所描述的任何特定方面，或者这种描述是可以实现或使用本发明的唯一方式。
大体而言，本发明包括用于测试半导体装置的系统，半导体装置包含但不限于硅晶圆及封装积体电路。在一些实施例中，该系统包括用于容纳多个引脚驱动器或测试卡的多个垂直单元以及晶圆接触器。在这些实施例中，多个垂直单元中的每个垂直单元经由连接器连接到晶圆接触器的第一侧。通过将要测试的晶圆粘附或附接到晶圆接触器的第二侧，使用者可以使用多个垂直单元中的多个测试卡来测试晶圆。要测试的晶圆可以是半导体装置或要受测试的多个垂直单元的晶圆。以下描述提供有关系统的各种组件以及用于采用该系统来测试半导体装置的方法的额外细节。
应当理解，根据上述发明的一实施例，该系统可以如下使用。使用者可以将一或多个测试卡的堆叠插入一或多个垂直单元中，以用于测试例如硅晶圆的半导体装置。使用者可以使用一或多个连接器将一或多个垂直单元连接到晶圆接触器的第一侧。为了测试给定的硅晶圆，使用者可以将晶圆粘附或附接到晶圆接触器的第二侧。应当理解，可以启用机械手臂或其他机械电路以使晶圆能够移动，使得晶圆粘附至晶圆接触器的第二侧。接着，使用者可以向一或多个测试卡的堆叠发送信号，以测试粘附到晶圆接触器第二面的晶圆。
图1是根据本发明一实施例的用于测试半导体装置的系统的前透视图。如图所示，系统100通常包括机柜102，其本身包括各种组件。这些各种组件将通过结合以下图式进一步详细描述。应当理解，如图所示，机柜102提供通过舱口或门104接近这些各种组件的管道，如所示中机柜的前侧部分106。另外，系统100包括个人电脑装置108，其可以用于控制系统或位于系统内的各种固定装置。前开式晶圆盒(front opening unified pod；FOUP)110可以用于要测试的晶圆的储存库。晶圆处理系统112可以用于将晶圆传送到前开式晶圆盒以及从前开式晶圆盒传送晶圆以使用测试系统114进行测试。应当理解的是，一旦晶圆已经完成测试了，可以将前开式晶圆盒110更换为另一个支撑要被测试的晶圆的前开式晶圆盒。前开式晶圆盒110可以通过机柜102一侧的滑动门116进行切换。
图2是根据本发明一实施例的用于测试半导体装置的测试堆叠的侧透视图。具体而言，图2描绘单一测试堆叠200，其包含框架或壳体202(在图8中进一步示出)，通常为矩形棱柱的形状的框架或壳体202(将在图8进一步说明)，并且包含顶部框架204和底部框架206以及四个转角部分208，转角部分208在每个转角处从壳体202的顶部延伸至底部。应当理解，在壳体202的每一侧以及在壳体202的顶侧和底侧上都具有开口。应当理解，壳体202包括在壳体202内的多个排架，每个排架被配置为水平地支撑用于测试半导体装置的引脚驱动器、测试卡或测试板，从而提供从壳体202的底部延伸到顶部的测试卡的堆叠。应当理解，除了测试卡或引脚驱动器之外，每个测试堆叠200还可以支撑各种卡，例如PHY介面晶片或用于SOC测试的其他专用组件。
测试堆叠200还包括位于壳体202的底侧上的至少一个电性连接器210。连接器210被配置为通过使用物理结构，包含例如弹簧针或本领域技术人员已知的能够物理性连接到晶圆接触器的其他结构，来物理性及电性连接至晶圆接触器的顶侧(下面结合图10进一步描述)。在一些实施例中，连接器210是陶瓷连接器。
测试堆叠200还包括帽212，其可以使用至少一或多个弹簧负载螺钉214连接到壳体202的顶侧。当将帽212固定到壳体202的顶侧时，弹簧负载螺钉214可用于在壳体202的顶侧上施加力。可以利用这种力将测试堆叠200保持在正确的位置，从而例如通过压缩位于连接器210的底部上的弹簧针来确保连接器201与晶圆接触器的顶侧之间的物理性和电性连接。另外，帽204可以包括散热器216，散热器216能够在使用期间将热能从测试堆叠200传送到外部环境。
测试堆叠200还包括两个电路板(下面结合图7进一步描述)。每个电路板包括中心部分217，中心部分217连接到一组四个垂直部分或柔性电路218，垂直部分或柔性电路218沿着测试堆叠200的侧面从壳体202的顶部到底部垂直地延伸(反之亦然)，沿着测试堆叠200的每一侧设置的一部分用于连接壳体202内的每个测试卡。一个中心部分位于测试堆叠200的顶部，另一中心部分位于测试堆叠200的底部。应当理解的是，每个电路板，包含其各个中心部分和垂直部分，能够实现电性及数据通信在测试堆叠200之间，包含每个测试卡与晶圆接触器，从而在要测试的晶圆之间，以及用于测试半导体装置的系统100中的其他设备、装置或结构。如图2所示，在测试堆叠200的每一侧，最左边的垂直部分218或柔性电路电性连接到位于测试堆叠200的底部的中心部分217，而最右边的垂直部分218或柔性电路电性连接到位于测试堆叠200的顶部的中心部分217。在一实施例中，具有位于测试堆叠200顶部的中心部分217的一电路板处理从测试板到服务器或个人电脑数据输入/输出(I/O)或信号传输。因此，应当理解，可以使用本领域的任何已知方法，从该中心部分217到用于驱动测试堆叠200并从测试堆叠200收集测试数据所需的任何其他电子元件建立用于这种数据输入/输出的电性连接。在一实施例中，具有位于测试堆叠200底部的中心部分217的一电路板处理从测试板至及来自连接器210和被测试晶圆的数据输入/输出或信号传输。应当理解，可以使用一个电路板(包含一中心部分和用于测试堆叠200的两侧的任意一柔性电路板，或用于测试堆叠200的四个侧面的每个侧面的四个柔性电路板)代替两个电路板。在该实施例中，中心部分位于测试堆叠的顶部，以允许经由电缆从测试板到及来自服务器或个人电脑的数据输入/输出或信号传输。另外，框架220围绕电路板的中心部分217设置。一框架220设置在位于测试堆叠200底部的电路板的中心部分217的下方，第二个框架220设置在位于测试堆叠200顶部的电路板的中心部分217的顶部。
图3是根据本发明的一实施例的安装有测试板的图2的测试堆叠的侧透视图。在图3中显示没有沿测试堆叠200的侧面垂直设置的柔性电路(请参见图2中的柔性电路218)的测试堆叠200，以便说明测试板302在测试堆叠200中的位置。如图所示，测试堆叠200可以支撑一系列测试板302，每个测试板相对于测试堆叠200的顶部和底部的处于水平位置，但是彼此堆叠且在它们之间具有一些空间，使得测试板302形成测试板的垂直堆叠。排架304以相等间隔的增量附接到四个转角部分208，以支撑测试板302。应当理解，排架304可以是足以支撑测试板302的任何几何形状或尺寸。另外，应当理解，四个转角部分208的尺寸设置成在测试堆叠200的侧面上提供足够的开口，以允许个别测试板302被插入和移除以及被另一测试板代替或更换。这种设计以及移除及更换个别测试板的能力提供了解决可能出现的任何数据输入/输出问题的能力，而不必像其他情况一样必须更换整个输入/输出板。又，每个测试板302上的电气端口306如图所示。图3还说明附接有垂直柔性电路218的电路板的中心部分217，以及在每个中心部分217上的相应的电气端口308。另外，图中还显示框架220。印刷电路板222也设置在位于测试堆叠200顶部的电路板的中心部分217的顶部上，其含有测试引擎和测试堆叠控制器。
图4A是沿着图2的A-A线截取的测试堆叠的顶部的截面图。如图所示，散热器216设置在测试堆叠200的顶部上。散热器216具有底部基座402，该底部基座位于框架220的顶部上，框架220设置在电路板的中心部分217的上方。(应当理解，垂直部分或柔性电路218在图4A中未示出。)散热器216的底部基座402可以覆盖测试堆叠200或框架220的顶部的整个表面区域。帽212设置在测试堆叠200的顶部上，并且具有弹簧负载螺钉214，弹簧负载螺钉将帽212固定到散热器216的底部基座402。帽具有底部延伸部404，底部延伸部404搁置在用于支撑测试堆叠200的上部的板片406的表面上。下面结合图11进一步描述板片406。
弹簧负载螺钉214包含螺钉214和围绕螺钉214的轴设置的弹簧408。螺钉214从帽212的顶部穿越并拧入散热器216的底部基座402。弹簧408位于帽212的下方及散热器216的底部基座402的上方。因此，通过拧紧螺钉214，弹簧408将在散热器216的底部基座402上施加向下的力，从而对测试堆叠200以向下的方向施力。该力用于确保位于测试堆叠200的底部的连接器210与晶圆接触器的顶侧的物理性及电性连接。
图4B是沿着图2的B-B线截取的测试堆叠的顶部的截面图。基本上，在图4B中描绘了结合图4A描述的相同组件。(应当理解，垂直部分或柔性电路218在图4B中未示出。)然而，应当理解，如下面结合图11及12所描述的，在使用时，多个测试堆叠200将彼此相邻设置，例如以矩阵的形式设置。在一些实施例中，每个相邻的测试堆叠200可以绕其中心垂直轴旋转90°，使得一个测试堆叠旁边的一个相邻的测试堆叠的方位将如图4A和4B中共同显示的。因此，应当理解，用于支撑测试堆叠200的上部的板片406将具有对应的持有矩阵，每个测试堆叠200通过持有矩阵经过，并且每个测试堆叠200被保持在其中。
图5是根据本发明的一实施例的图2的测试堆叠的部分底部透视图。如前述，测试堆叠200具有位于壳体202的底侧上的电性连接器210。连接器210被配置为通过使用物理结构500，包含例如弹簧针或本领域技术人员已知的能够物理性及电性或数据连接到晶圆接触器的其他结构，来物理性及电性连接至晶圆接触器的顶侧。应当理解，这允许测试堆叠被弹簧负载抵靠晶圆接触器，而无需使用典型的探针卡。
图6是根据本发明一实施例的用于测试堆叠的电路板的俯视图，该测试堆叠用于测试半导体装置。如结合图2所描述的，测试堆叠200利用两个印刷电路板来促使由测试堆叠200支撑的测试卡302与晶圆接触器和要测试的晶圆之间的数据输入/输出，以及测试卡302与系统100中用于测试半导体装置的其他设备、装置设备或结构之间的数据输入/输出。图6示出了这些电路板600中的一个，其包含中心部分217，中心部分217连接到一组四个垂直部分或柔性电路218，垂直部分或柔性电路218在使用中从壳体202的顶部延伸至底部，具有沿着测试堆叠200的每一侧设置的一部分用于连接壳体202内的每个测试卡。应当理解，图6描绘该电路板600，其中柔性电路218在与中心部分217相同的平面上被平坦地放置。在每个柔性电路218的端部，有一个连接器602，该连接器602电性连接到第二电路板的中心部分217，该第二电路板与测试堆叠200一起使用。举例而言，一电路板600具有位于测试堆叠200的顶部的中心部分217。其连接器602将与位于测试堆叠200的底部的电路板600的中心部分217连接。这些与相对电路板的连接如图2所示。另外，每个柔性电路218具有多个连接器604，多个连接器604电性连接到支持在给定测试堆叠200的壳体202内的相应测试卡302。
图7是根据本发明一实施例的用于测试堆叠的另一电路板的俯视图，该测试堆叠用于测试半导体装置。与图6相似，电路板700包含中心部分702，中心部分702连接到一组四个垂直部分或柔性电路704，垂直部分或柔性电路704在使用中从壳体202的顶部延伸至底部，具有沿着测试堆叠200的每一侧设置的一部分用于连接壳体202内的每个测试卡。因此，应当理解，图7所示的电路板是图6所示的电路板的对应物。换句话说，举例而言，图6所示的电路板可以用作具有设置在测试堆叠200的顶部上的中心部分217的电路板，接着可以将图7所示的电路板用作具有设置在测试堆叠200的底部上的中心部分702的相应电路板。因此，当一起使用时，每个柔性电路604、704的垂直部分的对应的三角形形状将紧挨着并在测试堆叠200的每一侧上在空间上彼此配合。应当理解，图7描绘该电路板700，其中柔性电路704在与中心部分702相同的平面上被平坦地放置。在每个柔性电路704的端部，有一个连接器706，该连接器706电性连接到相似电路板700的中心部分702，该相似电路板与测试堆叠200一起使用。举例而言，一电路板700具有位于测试堆叠200的底部的中心部分702。其连接器706将与位于测试堆叠200的顶部的第二电路板700的中心部分702连接。另外，每个柔性电路704具有多个连接器708，多个连接器708电性连接到支持在给定测试堆叠200的壳体202内的相应测试卡302。还应理解，柔性电路的使用消除对四个连接器的需求，否则将需要在电路板的中央部分的四个侧面的每一侧面上使用四个连接器，以在测试堆叠的顶部连接到连接器或测试引擎(例如图9中的连接器910)，并连接到测试堆叠底部的电性连接器的弹簧针。然而，应理解，可以使用每侧上的互连印刷电路板来连接电路板，以将电路板连接到测试堆叠顶部的测试引擎和测试堆叠底部的电性连接器的弹簧针。
应当理解，在一些实施例中，包含中心部分和柔性电路部分的电路板可以被设计成各种配置。举例而言，可以在测试堆叠的顶部和底部上使用多个电路板。在一实施例中，可以在测试堆叠的顶部上使用两个电路板，并且可以在测试堆叠的底部上使用两个电路板。在这种情况下，每个电路板的中心部分将是测试堆叠顶部或底部面积的一半，如此两块电路板一起将覆盖测试堆堆叠顶部或底部上的总面积。每个电路板在两侧上都具有从测试堆叠的顶部延伸到底部或从底部延伸到顶部的两个性电路。因此，在将两个电路板的中心部分置于测试堆叠的顶部上的情况下，总共将存在四个柔性电路，测试堆叠的每一侧各有一个从测试堆叠的顶部延伸到底部。类似地，在测试堆叠的底部上使用另外两个电路板，提供总共四个柔性电路，测试堆叠的每一侧各有一个从测试堆叠的底部延伸到顶部。
在另一实施例中，可以在测试堆叠的顶部上使用四个电路板，并且可以在测试堆叠的底部上使用四个电路板。在这种情况下，每个电路板的中心部分将是测试堆叠顶部或底部面积的四分之一，如此四块电路板一起将覆盖测试堆堆叠顶部或底部上的总面积。每个电路板在一侧上都具有从测试堆叠的顶部延伸到底部或从底部延伸到顶部的一个柔性电路。因此，在将四个电路板的中心部分置于测试堆叠的顶部上的情况下，总共将存在四个柔性电路，测试堆叠的每一侧各有一个从测试堆叠的顶部延伸到底部。类似地，在测试堆叠的底部上使用另外四个电路板，提供总共四个柔性电路，测试堆叠的每一侧各有一个从测试堆叠的底部延伸到顶部。
图8是根据本发明的一实施例的图2的测试堆叠的壳体的侧透视图。如上所述，壳体202通常为矩形棱柱的形状，并且包含顶部框架204和底部框架206以及四个转角部分208，转角部分208在每个转角处从壳体202的顶部延伸至底部。应当理解，在壳体202的每一侧上具有开口802且在壳体202的顶侧和底侧上具有开口804。另外，壳体202包含固定孔805，以辅助附接到壳体202的顶部和底部的组件的附接，例如电路板的中心部分217。应当理解的是，壳体202可以以本领域中已知的任何方式建构，并且可以由离散的零件构造，例如每侧一个零件。壳体202可以由适合于支持测试卡的任何材料构造。然而，应当理解，通道806从顶部框架204延伸穿过每个转角部分208到底部框架206。这些通道806可以是圆柱形的，用于使冷却流体或冷却剂通过壳体202，特别是从壳体202的顶部到底部(或反之亦然)通过每个转角部分208。下面结合图15进一步描述本发明的冷却部分。因此，由于壳体202用于将热能从测试卡传递到冷却流体，在一些实施例中，构成壳体202的材料可以是易于传导热能的材料。举例而言，在一些实施例中，壳体202可以由任何合适的一或多种材料制成，包含但不限于各种金属合金，例如铜。
图9是根据本发明一实施例的用于测试半导体装置的另一测试堆叠的侧透视图。所示的测试堆叠900与图2和图3所示的测试堆叠相似。测试堆叠900包含壳体902、在底侧上的电性连接器904、帽(图未示，但是类似于图2中的帽212)、两个电路板906(其可以是结合图6和7所述的电路板)以及散热器908。应当理解，以上针对与图2所示的测试堆叠200结合使用的每个对应组件提供的描述也适用于这些组件。测试堆叠900还具有用于将电路板906的顶部中心部分电性连接至电缆(图未示)的连接器910，该电缆延伸至用于测试半导体装置的系统100中的其他设备、装置或结构。连接器910穿过散热器908的基座912中的开口，并且电性连接到壳体902的顶部上的电路板906的下方的中心部分。在其相对端，连接器将连接至电性数据电缆，以允许往返于测试堆叠902的数据传输，特别是测试卡与被测试的晶圆，往返于系统100中的其他设备、装置或结构的数据传输(通过壳体902底部上的连接器904和电路板906)。在一实施例中，连接器901可以是用于光纤到主机的PCIe的光学测试引擎。在此情况下，距离受测晶圆几英寸之内，数据信号可以从电信号转换为光信号，以能够传输长达100公尺而无损。
图10是根据本发明一实施例的晶圆接触器的顶部透视图。晶圆接触器1000设置在一个或多个安装在晶圆接触器1000的顶表面上的测试堆叠200与要测试的晶圆的表面之间。如图所示，晶圆接触器1000是圆形板片1002，在其一侧上具有延伸部分1004。在一些实施例中，晶圆接触器1000是陶瓷圆板，其在一些实施例中可以通过本领域已知的方法或通过使用三维陶瓷和金属印表机来建构。在一些实施例中，晶圆接触器1000的周围被密封。晶圆接触器1000的顶侧在图10中示出，并且包含用于接收相应的测试堆叠的焊盘1006，例如结合图2、3及9描述的测试堆叠。具体地，位于测试堆叠200、900的底侧上的电性连接器210、904被安装在对应的焊盘1006上。如图所示，晶圆接触器1000可容纳多达24个测试堆叠。然而，应当理解，晶圆接触器可以被设计成容纳更多或更少的测试堆叠。在一些实施例中，焊盘1006或金焊盘。焊盘1006通过使用物理性结构电性连接到每个相应测试堆叠的底部上的电性连接器210、904，物理性结构包含例如弹簧针或本领域技术人员已知的能够实现与晶圆接触器1000的物理性连接的其他结构。另外，如以上结合图4A所述，通过使用弹簧负载螺钉214，电性连接器210、904通过使用在向下方向(即，从测试堆叠到晶圆接触器的垂直向下)上施加的物理力进一步固定到晶圆接触器1000。
晶圆接触器1000还包含多个电力输入/输出触点1008，位于延伸部分1004内，并且均匀地位于晶圆接触器1000的周围。电力输入/输出触点1008用于向晶圆接触器1000以及附接到晶圆接触器1000(包含要测试的晶圆的某些区域或晶粒焊盘)的任何其他设备、装置或结构传递电力。应当理解，图10所示类型的电力连接对于技术人员而言是习知的。电力输入/输出触点1008可以连接到向电力输入/输出触点1008供电的电力服务器板。
应当理解，在使用期间，晶圆接触器1000的底侧将与要测试的晶圆物理性及电性接触。因此，存在从每个金焊盘1006穿过晶圆接触器1000的本体到达晶圆接触器1000的底侧的电路或金走线，在该处，这些金走线将接触要被测试的晶圆的区域或晶粒焊盘。在一些实施例中，微机电系统(MEMs)，例如MEMs型或微小的弹簧，可以用于晶圆接触器1000的底侧之间的连接，特别是在每个金焊盘1006下方的那些区域，以及要测试的晶圆。将含有各种测试卡或引脚驱动器板的测试堆叠直接物理性地压在晶圆接触器上，且晶圆接触器1000的底侧直接连接到要测试的晶圆的事实，是本发明的一个重点，因为测试卡与晶圆之间的这种短距离提供如上所述的许多好处。应当理解，晶圆接触器1000的底侧上的一些弹簧被路由到晶圆上的电力输入/输出触点1008，以允许通过这些弹簧接收电力，这些电力可以被提供给要测试的晶圆上的某些区域或晶粒焊盘。在一些实施例中，可以从测试堆叠测试板或引脚驱动器卡向晶圆接触器1000上的电力引脚提供电力，举例而言，当装置变得越来越快、越来越小且操作在更低电力时，如果要测试的晶圆或晶粒需要的最大电流可通过电力引脚提供，这将会很有用。应当理解，在这种情况下，可能不需要电力服务器板。
图11是根据本发明一实施例的安装在晶圆接触器上的测试堆叠层的侧透视图。如图所示，两个范例测试堆叠1102，类似于图9所示的测试堆叠，并且具有如图7所示的具有柔性电路1104的电路板，被安装在晶圆接触器1106的顶部上，例如图10中所述的晶圆接触器1000。还示出了在每个测试堆叠1102上的帽1107。应当理解，晶圆接触器1106与图10中所示的晶圆接触器的不同之处在于，晶圆接触器1106包含设置在延伸部分1109中的四个电力输入/输出触点1108，而图10中显示晶圆接触器1000上只有两个。晶圆接触器1106安装在水平加强板1110上，该水平加强板1110用于将晶圆接触器1106保持在固定位置。另显示为板片1112是透明的，其用于支撑测试堆叠1102的顶部。板片1112类似于结合图4A描述的板片406，帽212的底部延伸部404放置在板片406上。帽1108的底部1114显示为放置在板片1112的顶部上。第二板片1116包含结合图15描述的用于冷却系统的管道。类似的一对板片1118、1120类似地设置在晶圆接触器1106顶部上的测试堆叠1102的底部附近，注意这第二对板片1118、1120以与板片112、1116相反的顺序堆叠在测试堆叠1102的顶部附近。
图12是根据本发明一实施例的晶圆测试器的侧透视图。晶圆测试器1200是被配置为通过接合晶圆测试器1200下方的晶圆来测试给定晶圆的完整模块，但是应当理解，位于测试堆叠1102的顶部和底部的两对板片1112、1116、1118、1120在图中未显示。图12显示安装在如图11所示的晶圆接触器1106上的相同测试堆叠1102。如图所示，主板片1202用于将晶圆接触器1106及加强板1110两者都固定在正确的位置，两者均设置在主板片1202下方。如图所示，电力输入/输出触点1108仍然可存取，并且最终连接到电力服务器板上。应当理解，加强板1110以一定的松度连接，以适应操作期间的任何热膨胀。还应当理解，可以使用本领域中已知的任何手段将这三个板片附接在一起，包含例如螺栓和螺钉。
图13是根据本发明的一实施例的图11的加强件的顶部透视图。加强件1110是具有正方形或矩形开口1302的矩阵的单一圆形板片，该正方形或矩形的开口1302的尺寸允许单一测试堆叠装配在给定的开口1302内并穿过给定的开口1302。因此，在此实施例中，加强件1110可以容纳24个测试堆叠。类似于图10中的晶圆接触器1000，加强件1110在一侧上具有类似的延伸部分1304。在一些实施例中，加强件1110的周边的整体形状与晶圆收缩器的周边的形状相同或相似。如图所示，加强件1110具有与图11所示的晶圆接触器1106相同的形状周边。因此，当将加强件放置在晶圆接触器的顶部时，每个的周边的形状是相同的。在此实施例中，延伸部分1304还具有一系列开口1306，其设计成容纳来自下方的晶圆接触器1106的电力输入/输出触点1108，如图12所示。因此，如图12所示，当将加强件1110设置在晶圆接触器1106的顶部上时，可以从加强件1110的顶部存取电力输入/输出触点1108。应当理解，加强件1110由例如钢的坚硬金属制成，以确保与下方的晶圆接触器1106共面。
图14是图12的主板片的底部透视图。主板片1202是单一水平板片，其具有凹部1402，该凹部1402的形状适于容纳加强件及晶圆接触器，并注意到，凹部1402定义在主板片1202中的开口，以允许测试堆叠通过主板片1202，并且穿过加强件中的开口1302的矩阵并最终接触表面，特别是晶圆接触器的顶表面上的金焊盘。应当理解，主板片1202实质上将加强件与晶圆接触器保持在一起。由于图12是仰视图，因此加强件将设置在凹部1402内，并与主板片1202的底部相邻。接着，晶圆接触器将与加强件相邻，加强件将成为三者的底层。主板片1202还具有开口1404，用于接收晶圆接触器上的电力输入/输出触点。因此，当从顶部观看时，如图12中所示，在主板片1202在正确的位置的情况下，支撑电力输入/输出触点1108的晶圆接触器的延伸部分是可见的并且可接近的。如上所述，应当理解，加强件在其周边处附接到主板片1202，以允许在使用过程中的任何热膨胀，特别是在水平面中的热膨胀，以便保持其共面并实质上将晶圆接触器保持在正确的位置。
图15是根据本发明一实施例的冷却系统的透视图。冷却系统1500包括一对输入端口1502及对应的一对输出端口1504，用于将液体冷却剂输送到系统100或从系统100输送液体冷却剂。冷却系统1500还包含管道1506，该管道1506用于携带液体冷却剂，该液体冷却剂围绕每个测试堆叠200的顶部和底部周边(以轮廓显示)。围绕每个测试堆叠200的底部周边的管道1506流体连接到两组输入端口1502。围绕每个测试堆叠200的顶部周边的管道1506流体连接到两组输出端口1504。包含输入端口1502、输出端口1504及管道1406的冷却系统1500通过两个板片1507保持在正确的位置，一个板片设置在测试堆叠200的顶部上，而一个板片设置在测试堆叠200的底部上。应当理解，在一实施例中，管道1506设置在板片1507内。在一实施例中，管道1506包括整体地形成在板片1507内的通道。
另外，用于每个测试堆叠200的每个壳体202的每个垂直转角部分208包含位于转角部分208自身内的通道1508，其从壳体202的顶部延伸到底部并流体地连接到管道1506，使得液体冷却剂从围绕每个测试堆叠200的底部周边的管道1506输送到围绕每个测试堆叠200的顶部周边的管道1506。因此，冷却剂经由外部泵(图未示)被送到一或多个输入端口1502中，并通过设置在测试堆叠底部周围的管道1506，穿过每个壳体202的每个转角部分208中的通道1508到围绕每个测试堆叠200的顶部周边的管道1506，并且到一或多个输出端口1504。接着，冷却剂可以穿过热交换器(图未示)再循环以除去热能并冷却该冷却剂，然后泵回系统100。因此，应当理解，冷却系统1500将冷却剂提供给每个测试堆叠200的整个周边，并在系统100的使用过程中用于散热。冷却剂可以是任何流体，并且在一实施例中可以是水。
图16是根据本发明一实施例的晶圆测试器的侧透视图。晶圆测试器1600是一完整的模块，配置为通过接合晶圆测试器1600下方的晶圆来测试给定的晶圆。晶圆测试器1600包含多个测试堆叠1602，其可以是此类型的，并且可以包含结合图2至9描述的任何特征。如所示，每个测试堆叠1602具有带有弹簧负载螺钉1606的帽1604，用于将每个测试堆叠1602固定到晶圆接触器1608。每个测试堆叠1602还具有位于其顶部上的散热器1610及用于将保持在测试堆叠1602中的测试板或引脚驱动器卡电性连接到电缆(图未示)以允许数据输入/输出往返测试板与其他装置(例如一或更多主机)的连接器1612。这些连接器1612可以与结合图9描述的连接器910相同或相似。应当理解，每个测试堆叠1602相对于相邻的测试堆叠1602绕其中心垂直轴旋转90°。
晶圆测试器1600还包括加强件1614，例如结合图11至13描述的加强件1110，其显示在晶圆连接器1608的顶部上。还显示分别位于测试堆叠1602的顶部和底部附近的板片1616、1618，并且与以上结合图11描述的板片1112、1120相似或相同。这些板片1616、1618具有切口以支撑测试堆叠1602。特别地，位于测试堆叠1602的顶部附近的板片1616具有上表面，用于每个测试堆叠1602的帽1604放置在该上表面上。还显示也位于测试堆叠1602的顶部和底部附近的板片1620、1622，并且与以上结合图11描述的板片1116、1118相似或相同。这些板片1620、1622具有切口以支撑测试堆叠1602。这些板片1620、1622还支撑用于冷却系统的管道或通道，如以上结合图15所述。应当理解，位于测试堆叠1602的顶部附近的板片1616、1620彼此水平地相对设置，其中板片1616设置在与冷却系统一起使用的板片1620上方。同样地，位于测试堆叠1602的底部附近的板片1618、1622彼此水平地相对设置，其中板片1622设置在与冷却系统一起使用的板片1618下方。例如结合图12和14描述的主板片也可以用于连接加强件1614和晶圆接触器1608。在一实施例中，位于测试堆叠1602顶部附近的板片1616、1620可使用位于板片圆周上的支柱固定在正确的位置，然后可通过位于测试堆叠1602底部的板片1618、1622将其螺栓连接到主板片上，例如结合图12及14所述。
图17是根据本发明一实施例的设置在固定表面上的用于测试晶圆的晶圆测试器的侧透视图。例如图16所示的晶圆测试器1702可以安装在固定表面1704上以供使用。应当理解，固定表面1704具有用于容纳与晶圆测试器相关联的主板片、加强件及晶圆接触器的开口，但在图17中不可见。晶圆处理设备1706可以位于固定表面1704下方。晶圆处理设备将被操作以将要测试的晶圆定位在晶圆接触器的底表面下方，并且促进晶圆或晶粒区域与晶圆接触器的底表面上的对应的微机电系统型弹簧的接合，以进行测试。数据电缆1708附接到连接器1709，例如结合图9描述的连接器910，并且可以穿过导管或线导引1710，并最终到达相应的主测试电脑(图未示)。数据电缆1708允许在测试堆叠和由测试堆叠支撑的测试板之间往返于主测试电脑(图未示)的数据传输。此外，电力服务器板1712通过经由相同导管1710放置的电力电缆1714向每个测试堆叠提供电力，电力服务器板1712包含多个垂直插入电力服务器板1712的电源模块1713(也可以位于固定表面1704上)。因此，在此实施例中，应当理解，每个测试堆叠都连接到专用电源线。还应当理解，电源(图未示)可以位于电力服务器板1712下方，以向电力服务器板1712且最终向测试堆叠提供电力。
因此，在使用过程中，晶圆将通过晶圆处理设备获得，并紧靠晶圆接触器的底面放置，并与晶圆接触器底面上的电性连接器(例如微机电系统型弹簧)接合。可以由服务器卡1712或主机对每个测试堆叠内的测试板进行程式化及控制，以促进对要测试的晶圆上的特定晶粒区域的测试。通过连接到每个测试堆叠顶部上的每个连接器的数据电缆1708，通过来自主测试电脑的数据输入/输出对测试板进行程式化或控制，数据电缆1708通过通过顶部电路板与测试堆叠所支撑的每个测试板通信，包含沿着测试堆叠侧面连接到每个测试板的柔性电路。底部电路板(包含沿着测试堆叠侧面连接到每个测试板上的柔性电路)与每个测试堆叠底部的电性连接器通信，而电性连接器又与晶圆连接器通信，从而在晶圆晶粒与在每个测试堆叠底部的电性连接器之间的信号通过晶圆接触器内的电路相互传递。一个晶圆已经完成测试，晶圆处理设备可以取出该晶圆并固定第二个晶圆进行测试，此时可以重复此程序。应当理解，晶圆测试器及整体测试系统提供比当前晶圆测试设备短得多的数据信号路径。因此，数据传输速率可以更快。此外，应当理解，测试堆叠提供了模块化，因而可以容易地更换及替换测试堆叠，并且可以根据需要定制每个测试堆叠以测试任何特定的晶圆或装置。
图18是根据本发明一实施例的设置在测试室内的图17的晶圆测试器的顶部透视图。固定表面1704上的晶圆测试器1702可以设置在测试机柜1802内，例如结合图1描述的机柜。前开式晶圆盒1804可以与晶圆处理设备结合使用以容纳要测试的晶圆。为了补充以上结合图15所述的冷却系统，晶圆测试器1702可以被一连串的风扇1806围绕。此外，一连串风扇1808可以设置在机柜1802的壁内，以辅助整个测试系统的冷却。
应当理解，测试主机(图未示)可以位于机柜1802内。替代地，测试主机可以位于分离的机柜中或远离测试机柜1802。在将测试主机包含在晶圆测试器框架中的情况下，从晶圆测试器到测试主机的电缆1708可以是铜缆(PCIe)，而测试主机位于例如电力服务器板1712的下方。在测试主机可位于远离晶圆测试器的单独的机柜或不同的框架中的情况下，电缆1708可以是铜缆或光纤上的PCIe，这将允许将测试主机移至无尘室之外，晶圆测试器可以放置在无尘室中，理想情况下可以放置在更容易维护的服务器框架中的单独服务器机房中。
Claims (1)
1.一种用于测试硅晶圆的装置，包括：
测试板的多个垂直堆叠，其中，每个所述测试板电性连接至主机；
相应的多个电性连接器，分别电性连接至所述测试板的垂直堆叠的相应的一个垂直堆叠中的每个所述测试板，并且设置在所述测试板的垂直堆叠的所述相应的一个垂直堆叠的底部；
具有顶侧和底侧的板片，其中，所述测试板的多个垂直堆叠中的每个和相应的所述多个电性连接器中的每个设置在该板片的该顶侧上，其中，该板片包括在每个相应的所述电性连接器至该板片的该底侧上的对应位置之间的电迹线，以便电性连接至受测硅晶圆。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862715259P | 2018-08-06 | 2018-08-06 | |
| US62/715,259 | 2018-08-06 | ||
| PCT/US2019/045175 WO2020033335A1 (en) | 2018-08-06 | 2019-08-05 | Apparatus and method for testing semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113196070A true CN113196070A (zh) | 2021-07-30 |
Family
ID=69228508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980065182.1A Pending CN113196070A (zh) | 2018-08-06 | 2019-08-05 | 用于测试半导体装置的设备及方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11237208B2 (zh) |
| JP (2) | JP2021534382A (zh) |
| CN (1) | CN113196070A (zh) |
| WO (1) | WO2020033335A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11293974B2 (en) * | 2019-09-27 | 2022-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for semiconductor device testing |
| US11493551B2 (en) | 2020-06-22 | 2022-11-08 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
| US11549981B2 (en) * | 2020-10-01 | 2023-01-10 | Advantest Test Solutions, Inc. | Thermal solution for massively parallel testing |
| US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
| US11808812B2 (en) | 2020-11-02 | 2023-11-07 | Advantest Test Solutions, Inc. | Passive carrier-based device delivery for slot-based high-volume semiconductor test system |
| US20220155364A1 (en) | 2020-11-19 | 2022-05-19 | Advantest Test Solutions, Inc. | Wafer scale active thermal interposer for device testing |
| US11567119B2 (en) | 2020-12-04 | 2023-01-31 | Advantest Test Solutions, Inc. | Testing system including active thermal interposer device |
| US11573262B2 (en) | 2020-12-31 | 2023-02-07 | Advantest Test Solutions, Inc. | Multi-input multi-zone thermal control for device testing |
| US11587640B2 (en) | 2021-03-08 | 2023-02-21 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
| US11656273B1 (en) | 2021-11-05 | 2023-05-23 | Advantest Test Solutions, Inc. | High current device testing apparatus and systems |
| WO2023137100A1 (en) * | 2022-01-12 | 2023-07-20 | Testmetrix, Inc. | Apparatus and method for testing semiconductor devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998053330A2 (en) * | 1997-05-23 | 1998-11-26 | Credence Systems Corporation | Test head structure for integrated circuit tester |
| US20030062888A1 (en) * | 2001-10-03 | 2003-04-03 | Paul Magliocco | Stackable semiconductor test system and method for operating same |
| KR20060104366A (ko) * | 2005-03-30 | 2006-10-09 | 주식회사 세지 | 반도체 웨이퍼 검사기의 프로브 장치 |
| JP2011169670A (ja) * | 2010-02-17 | 2011-09-01 | Advanced Systems Japan Inc | プローブ装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040691A (en) * | 1997-05-23 | 2000-03-21 | Credence Systems Corporation | Test head for integrated circuit tester arranging tester component circuit boards on three dimensions |
| US6218910B1 (en) * | 1999-02-25 | 2001-04-17 | Formfactor, Inc. | High bandwidth passive integrated circuit tester probe card assembly |
| EP1292834B1 (en) * | 2000-06-20 | 2005-11-30 | Nanonexus, Inc. | Systems for testing integrated circuits |
| US6822469B1 (en) * | 2000-07-31 | 2004-11-23 | Eaglestone Partners I, Llc | Method for testing multiple semiconductor wafers |
| US20060006892A1 (en) * | 2001-12-14 | 2006-01-12 | Green Roy W | Flexible test head internal interface |
| JP2005017301A (ja) * | 2002-03-29 | 2005-01-20 | Toshiba Corp | 半導体装置試験用コンタクト基板 |
| US6864698B2 (en) * | 2003-03-24 | 2005-03-08 | Teradyne, Inc. | Hybrid cooling system for automatic test equipment |
| DE10342869B4 (de) * | 2003-09-15 | 2005-07-21 | Voith Turbo Gmbh & Co. Kg | Kraftfahrzeugantrieb mit einem Wasserretarder |
| US7019546B1 (en) * | 2004-06-25 | 2006-03-28 | Credence Systems Corporation | Test head for integrated circuit tester |
| JP2006186130A (ja) * | 2004-12-28 | 2006-07-13 | Matsushita Electric Ind Co Ltd | 半導体検査装置 |
| US7528617B2 (en) * | 2006-03-07 | 2009-05-05 | Testmetrix, Inc. | Apparatus having a member to receive a tray(s) that holds semiconductor devices for testing |
| US8289039B2 (en) * | 2009-03-11 | 2012-10-16 | Teradyne, Inc. | Pin electronics liquid cooled multi-module for high performance, low cost automated test equipment |
| KR20140124065A (ko) | 2013-04-15 | 2014-10-24 | 삼성전자주식회사 | 검사 장치 및 검사 방법 |
| JP6209376B2 (ja) | 2013-07-08 | 2017-10-04 | 株式会社日本マイクロニクス | 電気的接続装置 |
-
2019
- 2019-08-05 CN CN201980065182.1A patent/CN113196070A/zh active Pending
- 2019-08-05 JP JP2021506755A patent/JP2021534382A/ja not_active Withdrawn
- 2019-08-05 US US16/532,388 patent/US11237208B2/en active Active
- 2019-08-05 WO PCT/US2019/045175 patent/WO2020033335A1/en active Application Filing
-
2024
- 2024-03-22 JP JP2024046321A patent/JP2024081706A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998053330A2 (en) * | 1997-05-23 | 1998-11-26 | Credence Systems Corporation | Test head structure for integrated circuit tester |
| US20030062888A1 (en) * | 2001-10-03 | 2003-04-03 | Paul Magliocco | Stackable semiconductor test system and method for operating same |
| KR20060104366A (ko) * | 2005-03-30 | 2006-10-09 | 주식회사 세지 | 반도체 웨이퍼 검사기의 프로브 장치 |
| JP2011169670A (ja) * | 2010-02-17 | 2011-09-01 | Advanced Systems Japan Inc | プローブ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11237208B2 (en) | 2022-02-01 |
| WO2020033335A1 (en) | 2020-02-13 |
| JP2021534382A (ja) | 2021-12-09 |
| JP2024081706A (ja) | 2024-06-18 |
| TW202026651A (zh) | 2020-07-16 |
| US20200041564A1 (en) | 2020-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113196070A (zh) | 用于测试半导体装置的设备及方法 | |
| JP4365213B2 (ja) | 積み重ね可能な半導体試験システム及びその操作方法 | |
| TWI797770B (zh) | 用於半導體裝置的大量測試之屏蔽式插座及載體 | |
| EP2132580B1 (en) | Method of testing a microelectronic circuit | |
| US20110089966A1 (en) | Apparatus and systems for processing signals between a tester and a plurality of devices under test | |
| KR20070077323A (ko) | 반도체 소자 테스트 핸들러 | |
| KR20070121023A (ko) | 웨이퍼 프로브 애플리케이션을 위한 능동 진단 인터페이스 | |
| US20140266285A1 (en) | Integrated circuit testing architecture | |
| KR100672824B1 (ko) | 일체식 테스트 셀 | |
| TWI851590B (zh) | 用於測試半導體裝置的設備及方法 | |
| US20220137132A1 (en) | Apparatus and Method for Testing Semiconductor Devices | |
| US12061226B2 (en) | Support device, test system, and method of controlling support device | |
| JPWO2020033335A5 (zh) | ||
| WO2023137100A1 (en) | Apparatus and method for testing semiconductor devices | |
| US10871516B2 (en) | Inspection system | |
| KR102630695B1 (ko) | 시험용 캐리어 및 전자부품 시험장치 | |
| KR101490286B1 (ko) | 일체형 자동 테스트 장치 | |
| CN218824585U (zh) | 老化子板、老化测试组件及性能测试组件 | |
| KR20240013656A (ko) | 자동 시험 장치 및 그 인터페이스 장치 | |
| US10670651B2 (en) | Device testing using dual-fan cooling with ambient air | |
| KR20240013659A (ko) | 자동 시험 장치 및 그 인터페이스 장치 | |
| JP2021028993A (ja) | 検査システム | |
| JP2024014520A (ja) | 自動試験装置およびそのインタフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |