CN218824585U - 老化子板、老化测试组件及性能测试组件 - Google Patents

Abstract

本申请提供了老化子板、老化测试组件及性能测试组件。所述老化子板包括子板本体，具有相背设置的第一面及第二面；芯片焊盘，设于所述第一面，所述芯片焊盘用于安装待测芯片；金手指，设于所述第二面，且对应所述芯片焊盘层叠设置，所述金手指与所述芯片焊盘电连接，所述金手指用于电连接安装于所述芯片焊盘的所述待测芯片；第一测试接口，设于所述子板本体的一端，且与所述芯片焊盘间隔设置，所述第一测试接口电连接所述金手指，所述第一测试接口用于电连接外部电路及安装于所述芯片焊盘的所述待测芯片。本申请实施方式提供的老化子板避免了对连接器的插拔损伤且提高了待测芯片的老化测试效率。

Description

老化子板、老化测试组件及性能测试组件

技术领域

本申请涉及半导体器件领域，具体涉及老化子板、老化测试组件及性能测试组件。

背景技术

集成电路芯片在封装之前，通常需要进行老化测试及性能测试，以测试芯片的可靠性及品质风险可能性。

然而，芯片的老化子板连接至机台面板上时，需要通过芯片自动测试机台（AutomaticTestEquipment，ATE）转接板连接至连接器（Socket），再连接至机台面板上，由于引脚过多，在老化子板与ATE转接板的拔插过程中，容易损伤Socket。

实用新型内容

第一方面，本申请提供了一种老化子板，所述老化子板包括：

子板本体，所述子板本体具有相背设置的第一面及第二面；

芯片焊盘，所述芯片焊盘设于所述第一面，所述芯片焊盘用于安装待测芯片；

金手指，所述金手指设于所述第二面，且对应所述芯片焊盘层叠设置，所述金手指与所述芯片焊盘电连接，所述金手指用于电连接安装于所述芯片焊盘的所述待测芯片；

第一测试接口，所述第一测试接口设于所述子板本体的一端，且与所述芯片焊盘间隔设置，所述第一测试接口电连接所述金手指，所述第一测试接口用于电连接外部电路及安装于所述芯片焊盘的所述待测芯片。

其中，所述第一测试接口包括：

老化接口，所述老化接口用于老化测试时电连接至老化母板；及

悬空接口，所述悬空接口与所述老化接口用于性能测试时电连接至测试小板。

其中，所述老化子板还包括：

转接排针，所述转接排针电连接于所述老化接口，所述转接排针用于电连接所述老化母板。

其中，所述转接排针包括：

第一转接排针，所述第一转接排针电连接于所述老化接口；及

第二转接排针，所述第二转接排针与所述第一转接排针弯折相连，且所述第二转接排针平行于所述第一面，且朝向所述芯片焊盘指向所述第一测试接口的方向。

其中，所述转接排针还包括：

固定部，所述固定部套设于所述第二转接排针，且所述固定部抵接所述子板本体，其中，所述第二转接排针背离所述第一转接排针的一侧部分显露于所述固定部。

其中，所述老化子板还包括：

性能转接排针，所述性能转接排针电连接于所述老化接口及所述悬空接口，所述性能转接排针用于电连接所述测试小板。

其中，所述子板本体包括：

第一子板，所述第一子板用于承载所述芯片焊盘及所述金手指；

第二子板，所述第二子板用于承载所述第一测试接口；及

连接板，所述连接板用于连接所述第一子板及所述第二子板；

其中，在所述子板本体的宽度方向上，所述第一子板的尺寸小于所述第二子板的尺寸，且所述连接板的尺寸小于所述第二子板的尺寸，其中，所述子板本体的宽度方向垂直于所述芯片焊盘指向所述第一测试接口的方向，且平行于所述第一面。

本申请提供了一种老化子板，所述老化子板可通过所述第一测试接口直接电连接至老化母板上以进行老化测试，成本低且老化效率高，此外，所述老化子板还可以通过所述金手指贴合老化测试座上的安装位置以进行老化测试，无需连接器，从而避免了插拔导致的损伤，此外，所述老化子板还可以通过所述第一测试接口电连接至测试小板以进行性能测试，测试方便快捷。因此，本申请实施方式提供的老化子板避免了对连接器的插拔损伤且提高了待测芯片的老化测试效率。

第二方面，本申请还提供了一种老化测试组件，所述老化测试组件包括：

老化母板，所述老化母板包括多个第二测试接口；及

如第一方面所述的多个老化子板，所述多个老化子板通过所述第一测试接口与所述第二测试接口连接，以电连接至所述老化母板。

本申请提供了一种老化测试组件，所述老化子板直接连接至所述老化母板上，无需老化测试座，降低了成本，且能够在所述老化母板上连接数量较多的老化子板，提高了老化效率。

第三方面，本申请还提供了一种老化测试组件，所述老化测试组件包括：

老化测试座，所述老化测试座包括安装板及多个引脚，所述多个引脚贯穿所述安装板，且显露于所述安装板；及

如第一方面所述的老化子板，所述老化子板安装于所述安装板，且所述老化子板的金手指贴合所述多个引脚显露于所述安装板的部分，以电连接至所述老化测试座。

本申请提供了一种老化测试组件，所述老化子板通过所述金手指直接贴合至所述老化测试座上的安装板以贴合所述多个引脚，从而使得所述芯片焊盘通过所述金手指电连接至所述多个引脚，进而使得所述老化子板通过贴合的方式接口电连接至所述老化测试座进行老化测试，无需插拔，降低了对连接器的损耗，且避免了插拔过程中对待测芯片的损伤。

第四方面，本申请还提供了一种性能测试组件，所述性能测试组件包括：

测试小板，所述测试小板包括第三测试接口及外围元件，所述外围元件与所述第三测试接口电连接；

如第一方面所述的老化子板，所述老化子板通过所述第一测试接口与所述第三测试接口连接，以电连接至所述外围元件进行性能测试。

本申请提供了一种性能测试组件，所述第一测试接口与所述第三测试接口连接后，所述测试小板上的外围元件能够构成所述老化子板上装载的待测芯片所需的运行环境，从而使得通过所述测试小板能够对所述老化子板上的待测芯片进行性能测试。由于所述测试小板上具有所述待测芯片所需的外围元件，因此，所述老化子板上无需设置所述待测芯片所需的外围元件，降低了所述老化子板的设计成本。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施方式提供的老化子板的正视示意图；

图2为图1中老化子板的后视示意图；

图3为图1中老化子板的底视示意图；

图4为图3中子板本体装有转接排针的结构示意图；

图5为图3中子板本体装有性能转接排针的结构示意图；

图6为本申请一实施方式提供的老化测试组件的结构示意图；

图7为本申请另一实施方式提供的老化测试组件的结构示意图；

图8为图7中老化测试座的结构示意图；

图9为本申请一实施方式提供的性能测试组件的结构示意图；

图10为图9中测试小板的结构示意图。

附图标号：老化测试组件1；老化子板10；子板本体11；第一面111；第二面112；第一子板113；第二子板114；连接板115；芯片焊盘12；金手指13；第一测试接口14；老化接口141；悬空接口142；转接排针15；第一转接排针151；第二转接排针152；固定部153；性能转接排针16；老化母板20；第二测试接口21；老化测试座30；安装板31；引脚32；性能测试组件2；测试小板40；第三测试接口41；外围元件42。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”或“实施方式”意味着，结合实施例或实施方式描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请提供了一种老化子板10。请一并参照图1、图2及图3，图1为本申请一实施方式提供的老化子板的正视示意图；图2为图1中老化子板的后视示意图；图3为图1中老化子板的底视示意图。在本实施方式中，所述老化子板10包括子板本体11、芯片焊盘12、金手指13及第一测试接口14。所述子板本体11具有相背设置的第一面111及第二面112。所述芯片焊盘12设于所述第一面111，所述芯片焊盘12用于安装待测芯片。所述金手指13设于所述第二面112，且对应所述芯片焊盘12层叠设置。所述金手指13与所述芯片焊盘12电连接。所述金手指13用于电连接安装于所述芯片焊盘12的所述待测芯片。所述第一测试接口14设于所述子板本体11的一端，且与所述芯片焊盘12间隔设置。所述第一测试接口14电连接所述金手指13，所述第一测试接口14用于电连接外部电路及安装于所述芯片焊盘12的所述待测芯片。

在本实施方式中，所述老化子板10应用于芯片的老化测试（High Temp OperatingLife，HTOL）。具体地，在芯片封装之前，抽检小批量芯片作为待测芯片，将所述待测芯片装载于所述老化子板10上，与老化测试相关装置进行装配，以对所述待测芯片进行老化测试及性能测试。其中，老化测试相关装置包括老化母板20、老化测试座30、测试小板40、自动测试机（Automatic Test Equipmen，ATE）、温箱等。

在本实施方式中，所述老化子板10通过所述芯片焊盘12安装待测芯片，并通过所述芯片焊盘12与所述金手指13的电连接将所述待测芯片电连接至所述金手指13，且能够所述金手指13与所述第一测试接口14的电连接将所述待测芯片电连接至所述第一测试接口14。在一实施方式中，所述老化子板10通过所述第一测试接口14直接电连接至老化母板20（请参照后文中图6）上以进行老化测试，无需老化测试座30，成本低且能够在所述老化母板20上连接更多的老化子板10，提高了老化效率。在另一实施方式中，所述老化子板10通过所述金手指13直接贴合所述老化测试座30上对应的安装位置即可进行老化测试（请参照后文中图7），无需连接器插拔，减少了连接器的损耗，且减少了振动以保护所述待测芯片。在又一实施方式中，所述老化子板10还可以通过所述第一测试接口14连接至测试小板40（请参照后文中图9），以对所述待测芯片进行性能测试，连接方式简单快捷。因此，本申请实施方式提供的老化子板10在老化测试中应用灵活，且方便快捷，提高了老化测试的效率。

可选地，所述芯片焊盘12的引脚32贯穿所述子板本体11以电连接至所述金手指13。

此外，所述第一测试接口14与所述芯片焊盘12间隔设置，能够避免所述第一测试接口14与外部电路连接时损伤安装于所述芯片焊盘12的待测芯片。

进一步地，在本实施方式中，所述老化子板10上无所述待测芯片的外围元件42，因此，所述老化子板10的设计成本，且能够避免所述老化子板10在移动、与其它电路进行插拔的过程中损伤到外围元件42。

综上，本申请提供了一种老化子板10，所述老化子板10可通过所述第一测试接口14直接电连接至老化母板20上以进行老化测试，成本低且老化效率高，此外，所述老化子板10还可以通过所述金手指13贴合老化测试座30上的安装位置以进行老化测试，无需连接器，从而避免了插拔导致的损伤，此外，所述老化子板10还可以通过所述第一测试接口14电连接至测试小板40以进行性能测试，测试方便快捷。因此，本申请实施方式提供的老化子板10避免了对连接器的插拔损伤且提高了待测芯片的老化测试效率。

请再次参照图1，在本实施方式中，所述第一测试接口14包括老化接口141及悬空接口142。所述老化接口141用于老化测试时电连接至老化母板20。所述悬空接口142与所述老化接口141用于性能测试时电连接至测试小板40。

在本实施方式中，所述老化接口141单独连接至所述老化母板20（请参照后文中图7）以对安装于所述芯片焊盘12的待测芯片进行老化测试。所述老化接口141与所述悬空接口142共同连接至所述测试小板40（请参照后文中图9）以连接所述待测芯片所需的外围元件42，进而对所述待测芯片进行性能测试。其中，在老化测试与性能测试中，所述老化子板10具有公共网络接口（即所述老化接口141），提高了所述老化子板10的利用率，从而降低了设计成本。

请参照图4，图4为图3中子板本体装有转接排针的结构示意图。在本实施方式中，所述老化子板10还包括转接排针15。所述转接排针15电连接于所述老化接口141。所述转接排针15用于电连接所述老化母板20。

在本实施方式中，采用所述转接排针15，所述老化子板10可通过所述转接排针15便捷地与老化母板20进行插拔，提高了所述老化子板10与所述老化母板20的插拔效率。

进一步地，所述转接排针15包括第一转接排针151及第二转接排针152。所述第一转接排针151电连接于所述老化接口141。所述第二转接排针152与所述第一转接排针151弯折相连，且所述第二转接排针152平行于所述第一面111，且朝向所述芯片焊盘12指向所述第一测试接口14的方向。

通过弯折相连的所述第一转接排针151及所述第二转接排针152，可使得所述老化子板10插接于所述老化母板20时，所述老化子板10相对于所述老化母板20呈竖直状态，从而使得所述老化子板10在所述老化母板20上的占用空间小，进而使得所述老化母板20在单位面积内能够连接更多的老化子板10，提高了老化测试的效率。

进一步地，所述转接排针15还包括固定部153。所述固定部153套设于所述第二转接排针152，且所述固定部153抵接所述子板本体11。其中，所述第二转接排针152背离所述第一转接排针151的一侧部分显露于所述固定部153。

通过所述固定部153能够对所述转接排针15起到支撑作用，防止所述转接排针15在所述老化子板10上的安装位置偏移。此外，所述固定部153还起到限位作用，在所述转接排针15插接于所述老化母板20时起到限位作用，通过所述固定部153抵接至所述老化母板20上对应的连接处以限位，即当所述固定部153抵接至所述老化母板20上对应的连接处时，所述老化子板10的安装完成，以避免所述转接排针15损伤所述老化母板20。

请参照图5，图5为图3中子板本体装有性能转接排针的结构示意图。在本实施方式中，所述老化子板10还包括性能转接排针16。所述性能转接排针16电连接于所述老化接口141及所述悬空接口142。所述性能转接排针16用于电连接所述测试小板40。

在本实施方式中，所述性能转接排针16用于将所述老化子板10上的所述第一测试接口14全部引出（请参照后文中图9），以电连接至所述测试小板40，从而对安装于所述芯片焊盘12的待测芯片进行性能测试。

可选地，所述性能转接排针16与所述转接排针15具有相同的结构，即所述性能转接排针16具有弯曲结构且具有固定支撑结构，以降低所述老化子板10插接于所述测试小板40所占用的空间，且提高了所述老化子板10的插接稳定性。

可选地，所述性能转接排针16还可用于插接于所述老化母板20上，其中，所述性能转接排针16与所述悬空接口142相连的部分悬空设置，不与所述老化母板20连接。因此，所述性能转接排针16的适配性高。

请再次参照图1，在本实施方式中，所述子板本体11包括第一子板113、第二子板114及连接板115。所述第一子板113用于承载所述芯片焊盘12及所述金手指13。所述第二子板114用于承载所述第一测试接口14。所述连接板115用于连接所述第一子板113及所述第二子板114。其中，在所述子板本体11的宽度方向上，所述第一子板113的尺寸小于所述第二子板114的尺寸，且所述连接板115的尺寸小于所述第二子板114的尺寸。其中，所述子板本体11的宽度方向垂直于所述芯片焊盘12指向所述第一测试接口14的方向，且平行于所述第一面111。

在本实施方式中，所述第一子板113与所述连接板115比所述第二子板114窄，有利于所述老化子板10的取放，且减少了所述子板本体11的用料。此外，所述第一子板113与所述连接板115的宽度较窄，有利于与老化测试座30配合连接（老化测试座30的尺寸较小）。

可选地，所述子板本体11还包括第三子板，所述第三子板与所述第二子板114相较于所述第一子板113对称设置，以使得所述子板本体11整体平衡，此外，所述第三子板还用于标识所述老化子板10的规格、参数等信息，有利于所述老化子板10的辨识。

实施例

请参照图1、表1及表2，以Parrot产品线的CVT5001、CVT5002A、CVT5002B、CVT5003四种型号的芯片进行示意性说明。

表1，CVT5001及CVT5002A芯片的接口定义，

表2，CVT5002B及CVT5003芯片的接口定义，

在本实施例中，以所述第一测试接口14为并列30个连接点进行示意，且每列有20个连接点，其中，所述老化接口141为并列设置的20个连接点用于老化测试。所述悬空接口142为一列10个连接点，用于与所述老化接口141一同将所述待测芯片上的pin角全部引出，以进行性能测试。此外，表1及表2中所述第一测试接口14在列表中的排列顺序与图1中所述第一测试接口14的分布顺序一致。表1与表2中的接口定义表示需要接入的引脚信号。

在本实施例中，所述第一测试接口14设置为并列的三列连接点，且所述悬空接口142的一列10个连接点与老化接口141两列10个连接点并列设置，有利于所述第一测试接口14连接至老化母板20时，所述悬空接口142能够悬空设置。

本申请还提供了一种老化测试组件1。请参照图6，图6为本申请一实施方式提供的老化测试组件的结构示意图。在本实施方式中，所述老化测试组件1包括老化母板20及如上述任意一实施方式所述的多个老化子板10。所述老化母板20包括多个第二测试接口21。所述多个老化子板10通过所述第一测试接口14与所述第二测试接口21连接，以电连接至所述老化母板20。

在本实施方式中，所述老化子板10直接连接至所述老化母板20上，无需老化测试座30，降低了成本，且能够在所述老化母板20上连接数量较多的老化子板10，提高了老化效率。

需要说明的是，图6中所述老化子板10的数量仅为示意，并未对所述老化母板20能够连接的老化子板10的数量进行限定。

本申请还提供了一种老化测试组件1。请参照图2、图7及图8，图7为本申请另一实施方式提供的老化测试组件的结构示意图；图8为图7中老化测试座的结构示意图。在本实施方式中，所述老化测试组件1包括老化测试座30及如上述任意一实施方式所述的老化子板10。所述老化测试座30包括安装板31及多个引脚32。所述多个引脚32贯穿所述安装板31，且显露于所述安装板31。所述老化子板10安装于所述安装板31，且所述老化子板10的金手指13贴合所述多个引脚32显露于所述安装板31的部分，以电连接至所述老化测试座30。

在本实施方式中，所述老化子板10通过所述金手指13直接贴合至所述老化测试座30上的安装板31以贴合所述多个引脚32，从而使得所述芯片焊盘12通过所述金手指13电连接至所述多个引脚32，进而使得所述老化子板10通过贴合的方式接口电连接至所述老化测试座30进行老化测试，无需插拔，降低了对连接器的损耗，且避免了插拔过程中对待测芯片的损伤。

本申请还提供了一种性能测试组件2。请参照图9及图10，图9为本申请一实施方式提供的性能测试组件的结构示意图；图10为图9中测试小板的结构示意图。在本实施方式中，所述性能测试组件2包括测试小板40及前述任意一实施方式所述的老化子板10。所述测试小板40包括第三测试接口41及外围元件42。所述外围元件42与所述第三测试接口41电连接。所述老化子板10通过所述第一测试接口14与所述第三测试接口41连接，以电连接至所述外围元件42进行性能测试。

在本实施方式中，所述第一测试接口14与所述第三测试接口41连接后，所述测试小板40上的外围元件42能够构成所述老化子板10上装载的待测芯片所需的运行环境，从而使得通过所述测试小板40能够对所述老化子板10上的待测芯片进行性能测试。由于所述测试小板40上具有所述待测芯片所需的外围元件42，因此，所述老化子板10上无需设置所述待测芯片所需的外围元件42，降低了所述老化子板10的设计成本。

尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型，这些改进和润饰也视为本申请的保护范围。

Claims (10)

1.一种老化子板，其特征在于，所述老化子板包括：

子板本体，所述子板本体具有相背设置的第一面及第二面；

芯片焊盘，所述芯片焊盘设于所述第一面，所述芯片焊盘用于安装待测芯片；

金手指，所述金手指设于所述第二面，且对应所述芯片焊盘层叠设置，所述金手指与所述芯片焊盘电连接，所述金手指用于电连接安装于所述芯片焊盘的所述待测芯片；

第一测试接口，所述第一测试接口设于所述子板本体的一端，且与所述芯片焊盘间隔设置，所述第一测试接口电连接所述金手指，所述第一测试接口用于电连接外部电路及安装于所述芯片焊盘的所述待测芯片。

2.如权利要求1所述的老化子板，其特征在于，所述第一测试接口包括：

老化接口，所述老化接口用于老化测试时电连接至老化母板；及

悬空接口，所述悬空接口与所述老化接口用于性能测试时电连接至测试小板。

3.如权利要求2所述的老化子板，其特征在于，所述老化子板还包括：

转接排针，所述转接排针电连接于所述老化接口，所述转接排针用于电连接所述老化母板。

4.如权利要求3所述的老化子板，其特征在于，所述转接排针包括：

第一转接排针，所述第一转接排针电连接于所述老化接口；及

第二转接排针，所述第二转接排针与所述第一转接排针弯折相连，且所述第二转接排针平行于所述第一面，且朝向所述芯片焊盘指向所述第一测试接口的方向。

5.如权利要求4所述的老化子板，其特征在于，所述转接排针还包括：

固定部，所述固定部套设于所述第二转接排针，且所述固定部抵接所述子板本体，其中，所述第二转接排针背离所述第一转接排针的一侧部分显露于所述固定部。

6.如权利要求2所述的老化子板，其特征在于，所述老化子板还包括：

性能转接排针，所述性能转接排针电连接于所述老化接口及所述悬空接口，所述性能转接排针用于电连接所述测试小板。

7.如权利要求1所述的老化子板，其特征在于，所述子板本体包括：

第一子板，所述第一子板用于承载所述芯片焊盘及所述金手指；

第二子板，所述第二子板用于承载所述第一测试接口；及

连接板，所述连接板用于连接所述第一子板及所述第二子板；

其中，在所述子板本体的宽度方向上，所述第一子板的尺寸小于所述第二子板的尺寸，且所述连接板的尺寸小于所述第二子板的尺寸，其中，所述子板本体的宽度方向垂直于所述芯片焊盘指向所述第一测试接口的方向，且平行于所述第一面。

8.一种老化测试组件，其特征在于，所述老化测试组件包括：

老化母板，所述老化母板包括多个第二测试接口；及

如权利要求1-7任意一项所述的多个老化子板，所述多个老化子板通过所述第一测试接口与所述第二测试接口连接，以电连接至所述老化母板。

9.一种老化测试组件，其特征在于，所述老化测试组件包括：

老化测试座，所述老化测试座包括安装板及多个引脚，所述多个引脚贯穿所述安装板，且显露于所述安装板；及

如权利要求1-7任意一项所述的老化子板，所述老化子板安装于所述安装板，且所述老化子板的金手指贴合所述多个引脚显露于所述安装板的部分，以电连接至所述老化测试座。

10.一种性能测试组件，其特征在于，所述性能测试组件包括：

测试小板，所述测试小板包括第三测试接口及外围元件，所述外围元件与所述第三测试接口电连接；

如权利要求1-7中任意一项所述的老化子板，所述老化子板通过所述第一测试接口与所述第三测试接口连接，以电连接至所述外围元件进行性能测试。

Images