KR20140110443A - 프로브 카드 - Google Patents

프로브 카드 Download PDF

Info

Publication number
KR20140110443A
KR20140110443A KR1020130024753A KR20130024753A KR20140110443A KR 20140110443 A KR20140110443 A KR 20140110443A KR 1020130024753 A KR1020130024753 A KR 1020130024753A KR 20130024753 A KR20130024753 A KR 20130024753A KR 20140110443 A KR20140110443 A KR 20140110443A
Authority
KR
South Korea
Prior art keywords
circuit board
probe
probe card
electrically connected
attached
Prior art date
Application number
KR1020130024753A
Other languages
English (en)
Inventor
김유겸
김준연
주성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130024753A priority Critical patent/KR20140110443A/ko
Priority to US14/198,750 priority patent/US20140253165A1/en
Publication of KR20140110443A publication Critical patent/KR20140110443A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

프로브 카드는 테스터와 전기적으로 연결되며, 제1 크기를 갖는 제1 회로 기판을 포함한다. 제2 회로 기판은 상기 제1 회로 기판의 하부면 상에 구비되어 상기 제1 회로 기판과 전기적으로 연결되며, 상기 제1 크기보다 작은 제2 크기를 갖는다. 프로브 헤드는 상기 제2 회로 기판의 하부에 구비되고, 상기 제2 회로 기판과 전기적으로 연결되며 피시험 장치의 단자들과 접촉하는 다수개의 프로브들을 구비한다. 프로브 홀더는 상기 제1 회로 기판의 하부에 구비되어 상기 프로브 헤드를 지지한다.

Description

프로브 카드{PROBE CARD}
본 발명은 프로브 카드에 관한 것이다. 보다 상세하게는, 웨이퍼 상의 집적 회로(IC)를 테스트하기 위한 프로브 카드에 관한 것이다.
프로브 카드는 프로버에 설치되고, 상기 프로버 상에 배치된 테스트 헤드와 케이블들을 통해 전기적으로 연결되어 웨이퍼 상의 다수개의 반도체 칩들을 검사할 수 있다. 종래의 프로브 카드는 상기 테스트 헤드와의 간섭으로 인하여 회로 기판의 높이를 증가시키는 데 한계가 있다. 따라서, 상기 회로 기판 내의 적층된 배선층들의 개수를 증가시킬 수 없어 프로프 카드의 신호 분기 특성이 저하되는 문제점이 있다.
본 발명의 일 목적은 신호 분기 특성을 향상시킬 수 있는 프로브 카드를 제공하는 데 있다.
본 발명의 다른 목적은 상술한 칩 온 필름 패키지를 포함하는 표시 장치를 제공하는 데 있다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 프로브 카드는 테스터와 전기적으로 연결되며, 제1 크기를 갖는 제1 회로 기판을 포함한다. 제2 회로 기판은 상기 제1 회로 기판의 하부면 상에 구비되어 상기 제1 회로 기판과 전기적으로 연결되며, 상기 제1 크기보다 작은 제2 크기를 갖는다. 프로브 헤드는 상기 제2 회로 기판의 하부에 구비되고, 상기 제2 회로 기판과 전기적으로 연결되며 피시험 장치의 단자들과 접촉하는 다수개의 프로브들을 구비한다. 프로브 홀더는 상기 제1 회로 기판의 하부에 구비되어 상기 프로브 헤드를 지지한다.
예시적인 실시예들에 있어서, 상기 제2 회로 기판은 상기 프로브 홀더의 내벽 내에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 회로 기판은 제1 두께를 갖고, 상기 제2 회로 기판은 상기 제1 두께보다 작은 제2 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제2 회로 기판은 상기 제1 회로 기판의 하부면에 부착될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 회로 기판과 부착되는 상기 제1 회로 기판의 최하부 배선층은 제1 블라인드 비아를 포함하고, 상기 제1 회로 기판과 부착되는 상기 제2 회로 기판의 최상부 배선층은 상기 제1 블라인드 비아와 연결되는 제2 블라인드 비아를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 프로브 카드는 상기 제2 회로 기판 및 상기 프로브 헤드 사이에 개재되며 상기 제2 회로 기판 및 상기 프로브 헤드를 전기적으로 연결시키는 인터포저를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 프로브 헤드는 상기 프로브들과 전기적으로 연결된 트레이스들이 형성된 공간 변형기를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 공간 변형기는 상기 프로브 홀더의 내벽 상에서 지지될 수 있다.
예시적인 실시예들에 있어서, 상기 프로브 카드는 상기 제1 회로 기판의 상부면에 구비되어 상기 제1 회로 기판을 지지하는 보강 플레이트를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 회로 기판들 각각은 상기 테스터로부터의 테스트 채널을 분기하기 위한 채널 전송 분기 라인을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 회로 기판들 각각은 적층된 다수개의 배선층들을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배선층은 채널 전송 라인을 형성하는 트레이스 및 비아를 포함할 수 있다.
예시적인 실시예들에 따르면, 프로브 카드는 제1 회로 기판 및 상기 제1 회로 기판의 하부면 상에 부착되며 전기적으로 연결되는 제2 회로 기판을 포함할 수 있다. 프로버의 상부면으로부터 상기 제1 회로 기판의 높이를 증가시키지 않고 회로 기판 내의 적층된 배선층들의 개수를 증가시키고 신호 분기를 최대화할 수 있다.
따라서, 상기 프로버 상에 탈착되는 프로브 카드의 높이를 유지하면서 회로 기판의 적층 배선층들의 개수를 증가시켜, 프로브 카드의 신호 분기 특성을 향상시킬 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 프로브 카드를 나타내는 단면도이다.
도 2는 도 1의 제1 및 제2 회로 기판들을 나타내는 사시도이다.
도 3은 도 1의 A 부분을 나타내는 확대 단면도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 예시적인 실시예들에 따른 프로브 카드를 나타내는 단면도이다. 도 2는 도 1의 제1 및 제2 회로 기판들을 나타내는 사시도이다. 도 3은 도 1의 A 부분을 나타내는 확대 단면도이다.
도 1 내지 도 3을 참조하면, 프로브 카드(100)는 제1 크기를 갖는 제1 회로 기판(110), 제1 회로 기판(110)의 하부면 상에 구비되며 상기 제1 크기보다 작은 제2 크기를 갖는 제2 회로 기판(120), 제2 회로 기판(120)의 하부에 구비되며 다수개의 프로브들(102)을 갖는 프로브 헤드, 및 제1 회로 기판(120)의 하부에 구비되어 상기 프로브 헤드를 지지하는 프로브 홀더(150)를 포함할 수 있다.
예시적인 실시예들에 있어서, 프로브 카드(100)는 반도체 웨이퍼 상의 피시험 장치(Device Under Test, DUT)를 테스트하기 위하여 사용될 수 있다. 프로브 카드(100)는 프로버(20)에 설치되고 테스트 헤드(10)를 통해 테스터(도시되지 않음)에 연결될 수 있다. 테스트될 웨이퍼는 프로버(20) 내의 스테이지(도시되지 않음) 상에서 프로브 카드(100)의 프로브(102)와 접촉하기 위하여 이동 가능하도록 탑재될 수 있다.
테스트 데이터는 상기 테스터의 시스템 컨트롤러에 의해 생성되고, 테스트 헤드(10), 프로브 카드(100) 및 프로브(102)를 통하여 웨이퍼 상의 DUT로 전송될 수 있다. 테스트 결과는 DUT로부터 프로브 카드(100)를 통하여 테스트 헤드(10)에 제공될 수 있다.
상기 테스터로부터의 테스트 데이터는 테스트 헤드(10)에서 개별적인 테스트 채널들로 분리되고, 상기 채널들은 프로브 카드(100)에 연결될 수 있다. 그 후, 프로브 카드(100)는 각 채널을 하나의 프로브(102)에 연결시킬 수 있다.
도 1에 도시된 바와 같이, 제1 회로 기판(110)은 프로버(20)의 상부에 형성된 홀더에 탈착 가능하도록 장착될 수 있다. 제2 회로 기판(120)은 제1 회로 기판(110)의 하부면 상에 구비될 수 있다. 제2 회로 기판(120)은 제1 회로 기판(110)과 전기적으로 연결될 수 있다.
제1 회로 기판(110)은 테스트 신호를 전달하기 위한 제1 채널 전송 라인들(111)을 포함할 수 있다. 제2 회로 기판(120)은 테스트 신호를 전달하기 위한 제2 채널 전송 라인들(121)을 포함할 수 있다. 후술하는 바와 같이, 제1 채널 전송 라인(111)은 도전성 비아와 같은 연결 부재를 통해 제2 채널 전송 라인(121)과 전기적으로 연결될 수 있다.
제1 회로 기판(110)의 상부면 상에 케이블 커넥터들(104)이 구비될 수 있다. 케이블 커넥터들(104)은 제1 회로 기판(110)의 주변부를 따라 배치될 수 있다. 테스트 헤드(10)의 케이블들 각각은 케이블 커넥터(104)에 삽입될 수 있다. 예를 들면, 케이블 커넥터(104)는 ZIF(zero insertion force) 커넥터일 수 있다. 이와 다르게, 비-ZIF 가요성 케이블 커넥턱, 도전성 엘라스토머 범프 등과 같은 다른 형태의 커넥터가 사용될 수 있다.
따라서, 커넥터(104)로부터의 신호는 제1 및 제2 채널 전송 라인들(111, 121)을 통해 제2 회로 기판(120)의 하부면 상의 접속 패드들(122) 상에 수평적으로 분배될 수 있다.
상기 프로브 헤드는 제2 회로 기판(120)의 하부에 구비될 수 있다. 상기 프로브 헤드는 제2 회로 기판(120)과 전기적으로 연결되며 피시험 장치의 단자들과 접촉하는 다수개의 프로브들(102)을 구비할 수 있다. 또한, 상기 프로브 헤드는 프로브들(102)과 전기적으로 연결된 트레이스들(142)이 형성된 공간 변형기(space transformer, 140)를 포함할 수 있다.
인터포저(130)는 제2 회로 기판(120) 및 상기 프로브 헤드 사이에 개재되며 제2 회로 기판(120) 및 상기 프로브 헤드를 전기적으로 연결시킬 수 있다.
예를 들면, 인터포저(130)의 상부면 상에 제1 스프링 컨택들(132)이 구비되고, 인터포저(130)의 하부면 상에 제2 스프링 컨택들(134)이 구비될 수 있다. 제1 스프링 컨택들(132)은 제2 회로 기판(120)의 접속 패드들(122)과 각각 접촉할 수 있다. 제2 스프링 컨택들(134)은 공간 변형기(140)의 상부면 상에서 랜드 그리드 어레이(Land Grid Array, LGA)를 형성하는 패드들과 각각 접촉할 수 있다.
프로브들(102)은 공간 변형기(140)의 하부면 상에 구비되고, 공간 변형기(140)의 트레이스들(142)은 상기 LGA를 형성하는 패드들과 프로브들(102)을 연결시킬 수 있다. 예를 들면, 공간 변형기(140)의 기판은 다층 세라믹 적층체를 포함할 수 있다.
예시적인 실시예들에 있어서, 프로브 홀더(150)가 제1 회로 기판(120)의 하부에 구비되어 상기 프로브 헤드를 지지할 수 있다. 프로브 홀더(150)는 제1 회로 기판(120)의 하부면 상에 고정될 수 있다. 프로브 홀더(150)는 공간 변형기(140)의 외주면를 둘러싸도록 구비될 수 있다.
따라서, 공간 변형기(140)는 프로브 홀더(150)의 내벽 상에서 지지될 수 있다. 또한, 제2 회로 기판(120)은 프로브 홀더(150)의 내벽 내에 배치될 수 있다. 도면에 도시되지는 않았지만, 프로브 홀더(150) 및 공간 변형기(140) 사이에는 보강 플레이트(stiffener), 판 스프링 등과 같은 지지 부재들이 구비되어 공간 변형기(140)를 지지할 수 있다.
보강 플레이트(stiffener, 160)는 제1 회로 기판(110)의 상부면에 구비될 수 있다. 보강 플레이트(160) 상에는 회로 보드(170)가 배치될 수 있다. 보강 플레이트(160)는 제1 회로 기판(110)을 포함한 전기적 구성 요소들을 지지할 수 있다. 보강 플레이트(160)와 프로브 홀더(150)는 제1 회로 기판(120)을 사이에 두고 배치되고, 스크류(152)와 같은 고정 부재에 의해 제1 회로 기판(120)에 부착될 수 있다.
제1 회로 기판(110)의 상부면 상에는 커패시터와 같은 전기 소자들(106)이 구비될 수 있다. 전기 소자들(106)은 보강 플레이트(160)의 개구부 내에 배치될 수 있다. 도면에 도시되지는 않았지만, 공간 변형기(140) 상에도 커패시터와 같은 전기 소자들이 구비될 수 있다.
도 2 및 도 3에 도시된 바와 같이, 제2 회로 기판(120)은 제1 회로 기판(110)의 하부면 상에 부착될 수 있다. 제2 회로 기판(120)은 접착층(230)에 의해 제1 회로 기판(110)에 부착될 수 있다. 이와 다르게, 제2 회로 기판(120)은 제1 회로 기판(110)의 상부면 상에 부착되거나, 제1 회로 기판(110)의 양면에 각각 부착될 수 있다.
제1 회로 기판(110)은 제1 크기를 가지고, 제2 회로 기판(120)은 상기 제1 크기보다 더 작은 제2 크기를 가질 수 있다. 예를 들면, 제1 회로 기판(110)은 제1 직경(D1)을 갖는 원형의 플레이트 형상을 가지고, 제2 회로 기판(120)은 제1 직경(D1)보다 작은 제2 직경(D2)을 갖는 원형의 플레이트 형상을 가질 수 있다. 제1 직경(D1)은 480mm이고, 제2 직경(D2)은 330mm일 수 있다.
제1 회로 기판(110)은 제1 두께를 가지고, 제2 회로 기판(120)은 상기 제1 두께보다 작은 제2 두께를 가질 수 있다. 예를 들면, 상기 제1 두께는 5mm 내지 6.5mm 이내일 수 있고, 상기 제2 두께는 2mm 내지 3mm 이내 일 수 있다.
예를 들면, 제1 회로 기판(110)은 적층된 다수개의 배선층들을 포함할 수 있다. 제1 배선층(212)은 제1 절연층(212a) 및 제1 배선(212b, 212c)을 포함할 수 있다. 제2 배선층(216)은 제2 절연층(216a) 및 제2 배선(216b)을 포함할 수 있다. 제1 배선층(212)은 제1 접착층(214)에 의해 제2 배선층(216)에 부착될 수 있다. 제1 회로 기판(110)은 50 내지 80개의 배선층들을 포함할 수 있다.
제2 회로 기판(120)은 적층된 다수개의 배선층들을 포함할 수 있다. 제3 배선층(222)은 제3 절연층(222a) 및 제3 배선(222b, 222c)을 포함할 수 있다. 제3 배선층(222)은 제2 접착층(224)에 의해 제4 배선층(도시되지 않음)에 부착될 수 있다. 제2 회로 기판(120)은 20 내지 40개의 배선층들을 포함할 수 있다.
제1 및 제2 회로 기판들(110, 120)의 상기 배선층들의 개수는 채널들의 개수, 제1 및 제2 회로 기판들의 두께 등을 고려하여 결정될 수 있다.
제1 회로 기판(110)은 배선층들(212, 216)을 관통하며 배선들(212b, 216b)에 전기적으로 연결되는 다수개의 비아들을 포함할 수 있다. 상기 배선들과 상기 비아들은 제1 채널 전송 라인(111)을 형성할 수 있다.
제2 회로 기판(120)은 배선층들(222)을 관통하여 배선들(222b)에 전기적으로 연결되는 다수개의 비아들(223)을 포함할 수 있다. 상기 배선들과 상기 비아들은 제2 채널 전송 라인들(121)을 포함할 수 있다.
예시적인 실시예들에 있어서, 제1 채널 전송 라인(111)은 도전성 비아와 같은 연결 부재를 통해 제2 채널 전송 라인(121)과 전기적으로 연결될 수 있다. 제1 채널 전송 라인(111)은 블라인드 비아(211, 221)에 의해 제2 채널 전송 라인(121)과 전기적으로 연결될 수 있다.
제2 회로 기판(120)과 부착되는 제1 회로 기판(110)의 최하부 배선층(212)은 제1 블라인드 비아(211)를 포함할 수 있다. 제1 회로 기판(110)과 부착되는 제2 회로 기판(120)의 최상부 배선층(222)은 제1 블라인드 비아(211)와 연결되는 제2 블라인드 비아(221)를 포함할 수 있다. 제1 블라인드 비아(211)는 제2 블라인드 비아(221)와 직접 부착될 수 있다. 이와 다르게, 제1 블라인드 비아(211)는 범프와 같은 연결 수단을 통해 제2 블라이드 비아(221)에 부착될 수 있다. 따라서, 제1 회로 기판(110)과 제2 회로 기판(120)은 블라인드 비아를 이용하여 서로 부착될 수 있다.
제2 회로 기판(120)이 제1 회로 기판(110)의 하부면 상에 부착됨으로써, 프로버(20)의 상부면으로부터 제1 회로 기판(110)의 높이를 증가시키지 않고 회로 기판 내의 적층된 배선층들의 개수를 증가시킬 수 있다. 이에 따라, 프로버(20) 상에 탈착되는 프로브 카드의 높이를 유지하면서 회로 기판의 적층 배선층들의 개수를 증가시켜, 프로브 카드의 신호 분기 특성을 향상시킬 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 테스트 헤드 20 : 프로버
100 : 프로브 카드 102 : 프로브
104 : 케이블 커넥터 106 : 전기 소자
110 : 제1 회로 기판 111 : 제1 채널 전송 라인
120 : 제2 회로 기판 121 : 제2 채널 전송 라인
122 : 접속 패드 130 : 인터포저
132 : 제1 스프링 컨택 134 : 제2 스프링 컨택
140 : 공간 변형기 142 : 트레이스
150 : 프로브 홀더 152 : 스크류
160 : 전기 소자 170 : 회로 보드
211 : 제1 블라인드 비아 212, 216, 222 : 배선층
221 : 제2 블라인드 비아

Claims (10)

  1. 테스터와 전기적으로 연결되며, 제1 크기를 갖는 제1 회로 기판;
    상기 제1 회로 기판의 하부면 상에 구비되어 상기 제1 회로 기판과 전기적으로 연결되며, 상기 제1 크기보다 작은 제2 크기를 갖는 제2 회로 기판;
    상기 제2 회로 기판의 하부에 구비되고, 상기 제2 회로 기판과 전기적으로 연결되며 피시험 장치의 단자들과 접촉하는 다수개의 프로브들을 구비하는 프로브 헤드; 및
    상기 제1 회로 기판의 하부에 구비되어 상기 프로브 헤드를 지지하는 프로브 홀더를 포함하는 프로브 카드.
  2. 제 1 항에 있어서, 상기 제2 회로 기판은 상기 프로브 홀더의 내벽 내에 배치되는 것을 특징으로 하는 프로브 카드.
  3. 제 1 항에 있어서, 상기 제1 회로 기판은 제1 두께를 갖고, 상기 제2 회로 기판은 상기 제1 두께보다 작은 제2 두께를 갖는 것을 특징으로 하는 프로브 카드.
  4. 제 1 항에 있어서, 상기 제2 회로 기판은 상기 제1 회로 기판의 하부면에 부착되는 것을 특징으로 하는 프로브 카드.
  5. 제 4 항에 있어서, 상기 제2 회로 기판과 부착되는 상기 제1 회로 기판의 최하부 배선층은 제1 블라인드 비아를 포함하고, 상기 제1 회로 기판과 부착되는 상기 제2 회로 기판의 최상부 배선층은 상기 제1 블라인드 비아와 연결되는 제2 블라인드 비아를 포함하는 것을 특징으로 하는 프로브 카드.
  6. 제 1 항에 있어서, 상기 제2 회로 기판 및 상기 프로브 헤드 사이에 개재되며 상기 제2 회로 기판 및 상기 프로브 헤드를 전기적으로 연결시키는 인터포저를 더 포함하는 것을 특징으로 하는 프로브 카드.
  7. 제 6 항에 있어서, 상기 프로브 헤드는 상기 프로브들과 전기적으로 연결된 트레이스들이 형성된 공간 변형기를 포함하는 것을 특징으로 하는 프로브 카드.
  8. 제 6 항에 있어서, 상기 공간 변형기는 상기 프로브 홀더의 내벽 상에서 지지되는 것을 특징으로 하는 프로브 카드.
  9. 제 1 항에 있어서, 상기 제1 회로 기판의 상부면에 구비되어 상기 제1 회로 기판을 지지하는 보강 플레이트를 더 포함하는 것을 특징으로 하는 프로브 카드.
  10. 제 1 항에 있어서, 상기 제1 및 제2 회로 기판들 각각은 상기 테스터로부터의 테스트 채널을 분기하기 위한 채널 전송 분기 라인을 갖는 것을 특징으로 하는 것을 특징으로 하는 프로브 카드.
KR1020130024753A 2013-03-08 2013-03-08 프로브 카드 KR20140110443A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130024753A KR20140110443A (ko) 2013-03-08 2013-03-08 프로브 카드
US14/198,750 US20140253165A1 (en) 2013-03-08 2014-03-06 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130024753A KR20140110443A (ko) 2013-03-08 2013-03-08 프로브 카드

Publications (1)

Publication Number Publication Date
KR20140110443A true KR20140110443A (ko) 2014-09-17

Family

ID=51487092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130024753A KR20140110443A (ko) 2013-03-08 2013-03-08 프로브 카드

Country Status (2)

Country Link
US (1) US20140253165A1 (ko)
KR (1) KR20140110443A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10571517B1 (en) * 2017-12-01 2020-02-25 Xilinx, Inc. Probe head assembly
US11018082B2 (en) * 2018-07-30 2021-05-25 Dyi-chung Hu Space transformer and manufacturing method thereof
US20220196706A1 (en) * 2020-12-22 2022-06-23 Mediatek Inc. Probe card assembly
TWI763530B (zh) * 2021-06-09 2022-05-01 欣興電子股份有限公司 探針卡測試裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
US7471094B2 (en) * 2005-06-24 2008-12-30 Formfactor, Inc. Method and apparatus for adjusting a multi-substrate probe structure
US7956633B2 (en) * 2006-03-06 2011-06-07 Formfactor, Inc. Stacked guard structures
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
KR20100069300A (ko) * 2008-12-16 2010-06-24 삼성전자주식회사 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법

Also Published As

Publication number Publication date
US20140253165A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
KR101033454B1 (ko) 역학적 굽힘 강도가 낮은 전기 배선 기판을 위한 프로브카드 구성
US7837481B1 (en) Socket for an integrated circuit and a method of providing a connection in a socket
US8922232B2 (en) Test-use individual substrate, probe, and semiconductor wafer testing apparatus
JP2011154033A (ja) 被測定デバイス搭載ボード、及びデバイスインタフェース部
KR101193556B1 (ko) 피씨비 일체형 테스트 소켓
JP2008185420A (ja) 試験装置およびプローブカード
EP1751557B1 (en) Flexible microcircuit space transformer assembly
SG178656A1 (en) Direct-docking probing device
KR20140110443A (ko) 프로브 카드
TWI404938B (zh) 探針卡
US9523715B2 (en) Wiring substrate with filled vias to accommodate custom terminals
KR101261727B1 (ko) 테스트 소켓
KR20150024063A (ko) 블록단위 결합용 프로브블록을 구비하는 프로브카드
KR101115958B1 (ko) 프로브 카드
JP2010043868A (ja) 電気検査ジグおよび電気検査装置
US10209275B2 (en) Detachable probe card interface
US20100330830A1 (en) Vertical probe intrface system
US8476919B2 (en) Prober unit
KR101046949B1 (ko) 노이즈 차폐를 위한 다층구조의 인쇄회로기판을 구비한 프로브유닛
KR102259225B1 (ko) 프로브 카드
KR101069523B1 (ko) 회로보드와 회로보드에 구비된 프로브 카드
TWI788723B (zh) 測試連接器
KR101496705B1 (ko) 프로브 구조물
KR101363368B1 (ko) 인쇄회로기판 검사장치
JP2010054487A (ja) プローバ装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid