KR101115958B1 - 프로브 카드 - Google Patents

Abstract

본 발명은 프로브 카드를 제공한다. 상기 프로브 카드는 측정 대상 칩 패드들에 접촉하는 프로브들과 상기 프로브들이 장착되며 상기 프로브들을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀이 형성되는 복수개의 프로브 블록들과; 상기 프로브 블록들에 각각 대응되도록 서로 분리되며, 상면에 상기 프로브들의 하단과 전기적으로 연결되는 배선들이 형성되고, 상기 제 1가이드 홀들과 연통되는 다수개의 제 2가이드홀을 갖는 제 1공간 변환기들과; 상기 제 1공간 변환기들의 배선들과 전기적으로 연결되는 배선들이 형성되는 제 2공간 변환기들과; 상기 제 1공간 변환기들 및 상기 제 2공간 변환기들을 지지하고, 상기 제 2가이드 홀들과 연통되며 상기 제 1공간 변환기들과 상기 프로브 블록들의 정렬을 위한 다수개의 가이드 홈이 형성되는 프레임과; 상기 제 2공간 변환기들을 지지하도록 상기 프레임의 외주에 배치되며, 상기 제 2공간 변환기들의 하면에 형성된 배선들로 테스트 신호를 전송하는 전기적 연결 수단들을 구비하는 인터 포저부; 및 상기 인터 포저부의 하단을 지지하며, 상기 전기적 연결 수단들과 전기적으로 연결되고 상기 테스트 신호를 전송하는 회로 기판을 포함한다.

Description

프로브 카드{PROBE CARD}

본 발명은 공간 변환기를 실리콘 웨이퍼 또는 연성 회로 기판 중 어느 하나 또는 동시에 사용함으로써, 가공을 용이하게 하고, 테스트 환경에 따라 변형 및 오 정렬되는 것을 방지함과 아울러 정렬의 정확도를 높일 수 있는 프로브 카드에 관한 것이다.

일반적으로 반도체 디바이스는 웨이퍼(wafer) 상에 회로 패턴 및 검사를 위한 접촉 패드를 형성하는 패브리케이션(fabrication) 공정과 회로 패턴 및 접촉 패드가 형성된 웨이퍼를 각각의 반도체 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.

페브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼 상에 형성된 접촉 패드에 전기 신호를 인가하여 웨이퍼의 전기적 특성을 검사하는 검사 공정이 수행된다. 이 검사 공정은 웨이퍼의 불량을 검사하여 어셈블리 공정 시 불량이 발생한 웨이퍼의 일 부분을 제거하기 위해 수행하는 공정이다.

검사 공정 시에는 웨이퍼에 전기적 신호를 인가하는 테스터라고 하는 검사 장비와 웨이퍼와 테스터 사이의 인터 페이스 기능을 수행하는 프로브 카드라는 검 사 장비가 주로 이용된다. 이 중에서 프로브 카드는 테스터로부터 인가되는 전기 신호를 수신하는 인쇄 회로 기판 및 웨이퍼 상에 형성된 접촉 패드와 접촉하는 복수개의 프로브를 포함한다.

최근에, 고 집적 반도체 칩의 수요가 증가함에 따라서, 패브리케이션 공정에 의해 웨이퍼에 형성되는 회로 패턴이 고 집적하게 되며, 이에 의해, 이웃하는 접촉 패드간의 간격, 즉 피치(pitch)가 매우 좁게 형성되고 있다.

이러한 미세 피치의 접촉 패드를 검사하기 위해, 프로브 카드의 프로브 역시 미세 피치로 형성하게 되며, 그에 따라 인쇄 회로 기판 및 프로브 사이에 인쇄 회로 기판 상의 단자간 간격과 프로브간 간격의 차이를 보상해 주는 소위 공간 변환기(space transformer)가 사용되고 있다.

종래의 프로브 카드는 인쇄 회로 기판, 인터포저, 공간 변환기 및 프로브를 포함한다. 인쇄 회로 기판은 검사 공정을 위해 형성된 프로브 회로 패턴을 포함하며, 테스터로부터 인가된 전기 신호를 수신하여 프로브로 전달하는 기능을 수행한다.

상기 인터포저는 인쇄 회로 기판의 프로브 회로 패턴과 연결되어 인쇄 회로 기판과 프로브 사이를 전기적으로 연결하는 기능을 수행한다.

상기 공간 변환기는 하면에 형성되는 제 1패드간 간격(피치)이 상면에 형성된 제 2패드간 간격(피치)보다 좁게 형성되어, 피치 변환의 기능을 수행할 수 있다.

또한, 상기 공간 변환기는 세라믹(Multi-Layer Ceramic: MLC) 기판으로 이루 어져 있으며, 그 내부에 형성된 도전층에 의해 인쇄 회로 기판으로부터 받은 전기 신호를 프로브측에 전달한다.

이러한 다층 세라믹 기판은 절연 기판에 도전층과 절연층을 교호로 복수 회 형성함으로써 제조된다. 그러나, 상기와 같은 공간 변환기는 절연층과 도전층을 복수 회 중첩하여 제조하기 때문에 제조 공정이 복잡하고, 제조 시간이 오래 걸리며, 그에 따라, 제조 비용도 높아지는 문제점이 있다.

종래의 프로브 카드는 별도의 정렬 장치가 사용되지 않기 때문에, 테스트 환경이 고온 또는 저온을 이루는 경우에 공간 변환기는 열적 팽창 또는 수축을 일으키고, 이로 인하여 프로브들을 수용하는 프로브 블럭과 상기 공간 변환기와의 정렬 위치가 틀어지는 문제점이 있다. 따라서, 이는 웨이퍼의 반도체 소자 전기적 특성 테스트시 부정확한 테스트 결과를 초래하는 문제점을 유발한다.

또한, 종래에는 반도체 피치가 좁아짐에 따라 요구되는 포고핀들의 개수가 증가되는 경우에, 부득이하게 프로브 카드 전체의 사이즈가 증가되어 공간 상의 제약을 받는 문제점도 있다.

본 발명은 상기와 같은 문제점을 해결할 수 있도록 창출된 것으로서, 본 발명의 목적은 공간 변환기를 실리콘 웨이퍼 또는 연성 회로 기판 중 어느 하나 또는 동시에 사용함으로써, 가공을 용이하게 하고, 테스트 환경에 따라 변형 및 오 정렬되는 것을 방지할 수 있는 프로브 카드를 제공함에 있다.

본 발명의 다른 목적은 테스트 신호를 측정 대상의 칩 패드에 접속되는 프로브들로 다중의 공간 변환을 하여 전송할 수 있는 프로브 카드를 제공함에 있다.

본 발명의 또 다른 목적은 카드 구성의 사이즈를 줄여 공간 상의 제약을 극복할 수 있는 프로브 카드를 제공함에 있다.

본 발명은 프로브 카드를 제공한다.

상기 프로브 카드는 측정 대상 칩 패드들에 접촉하는 프로브들과 상기 프로브들이 장착되며 상기 프로브들을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀이 형성되는 복수개의 프로브 블록들과; 상기 프로브 블록들에 각각 대응되도록 서로 분리되며, 상면에 상기 프로브들의 하단과 전기적으로 연결되는 배선들이 형성되고, 상기 제 1가이드 홀들과 연통되는 다수개의 제 2가이드홀을 갖는 제 1공간 변환기들과; 상기 제 1공간 변환기들의 배선들과 전기적으로 연결되는 배선들이 형성되는 제 2공간 변환기들과; 상기 제 1공간 변환기들 및 상기 제 2공간 변환기들을 지지하고, 상기 제 2가이드 홀들과 연통되며 상기 제 1공간 변환기들과 상기 프로브 블록들의 정렬을 위한 다수개의 가이드 홈이 형성되는 프레임과; 상기 제 2공간 변환기들을 지지하도록 상기 프레임의 외주에 배치되며, 상기 제 2공간 변환기들의 하면에 형성된 배선들로 테스트 신호를 전송하는 전기적 연결 수단들을 구비하는 인터 포저부; 및 상기 인터 포저부의 하단을 지지하며, 상기 전기적 연결 수단들과 전기적으로 연결되고 상기 테스트 신호를 전송하는 회로 기판을 포함한다.

여기서, 상기 제 1공간 변환기들은, 실리콘 웨이퍼로 이루어지는 공간 변환기이다. 그리고, 상기 제 1공간 변환기들의 상면에 형성되는 배선들은 반도체 공정에 의하여 형성된다.

그리고, 상기 제 1공간 변환기들의 상면의 배선은 상기 프로브들 하단에 직접 접촉되는 것이 바람직하다.

그리고, 상기 제 1가이드 홀과 상기 제 2가이드 홀 및 제 3가이드 홀에는, 상기 제 1공간 변환기와 상기 프로브 블록을 서로 밀착 결합시키는 결합 부재가 삽입 설치되고, 상기 제 2공간 변환기들은 인쇄 회로 기판인 것이 바람직하다.

또한, 상기 제 1공간 변환기들의 상면의 배선은 상기 프로브들 하단에 직접 접촉되는 것이 바람직하다.

또한, 상기 제 1공간 변환기들의 상면에 형성된 배선들과 상기 제 2공간 변환기들의 상면에 형성된 배선들은 본딩 와이어(bonding wire), BGA(Ball Grid Array), 연성 회로 기판 및 이방성 도전 필름(Anisotropic Conductive Film) 중 어느 하나에 의해서 서로 연결되는 것이 바람직하다.

한편, 상기 제 1공간 변환기들은, 상기 프로브들의 하단과 직접 접속되며 상기 배선들이 상면에 형성되는 연성 회로 기판과, 상기 연성 회로 기판의 하부에서, 상기 연성 회로 기판이 대응되는 프로브 블록과 밀착되도록 지지하는 지지부를 구비할 수도 있다.

여기서, 상기 연성 회로 기판의 상면에 형성된 배선들과 상기 제 2공간 변환기들의 상면에 형성된 배선들은 본딩 와이어(bonding wire), 이방성 도전 필름 및 연성 회로 기판 중 어느 하나에 의하여 서로 연결되는 것이 바람직하다.

그리고, 상기 지지부는 실리콘 웨이퍼이고, 상기 제 2가이드 홀은 상기 지지부 및 상기 연성 회로 기판에 형성되는 것이 바람직하다.

또 한편, 측정 대상 칩 패드들에 접촉하는 프로브들과 상기 프로브들이 장착되며 상기 프로브들을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀이 형성되는 복수개의 프로브 블록들과; 상기 프로브 블록들에 각각 대응되도록 서로 분리되며, 상기 다수개의 제 1가이드 홀과 연통되는 다수개의 제 2가이드 홀이 형성되고 상기 프로브 하단과 전기적으로 연결되는 배선들이 상면에 형성되는 제 1공간 변환기들과; 상기 제 1공간 변환기들을 지지하며, 상기 제 1공간 변환기들의 배선들로 테스트 신호를 전송하는 전기적 연결 수단들을 구비하는 인터 포저부와; 상기 인터 포저부의 하단을 지지하며, 상기 전기적 연결 수단들과 전기적으로 연결되고 상기 테스트 신호를 전송하는 회로 기판을 구비하며,

상기 제 1공간 변환기들은 상면의 배선들을 하면까지 전기적으로 연결시키는 비아홀이 형성되고, 상기 제 1공간 변환기들의 하면에는 상기 비아홀과 연결되는 비아 패드가 형성되며, 상기 비아 패드는 상기 인터 포저부의 상기 전기적 연결 수단에 직접 연결된다.

여기서, 상기 제 1공간 변환기들은, 실리콘 웨이퍼이고, 상기 제 1공간 변환기들의 상면에 형성되는 배선들은 반도체 공정에 의해서 가공되고, 상기 제 1가이드 홀들과 상기 제 2가이드 홀들에는 상기 제 1공간 변환기가 대응 되는 프로브 블록에 밀착 결합되기 위한 결합 부재가 삽입되는 것이 바람직하다.

또 한편, 본 발명의 프로브 카드는 측정 대상 칩 패드들에 접촉하는 프로브들과 상기 프로브들이 장착되며 상기 프로브들을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀이 형성되는 복수개의 프로브 블록들과; 상기 프로브 블록들에 각각 대응되도록 서로 분리되며, 상기 다수개의 제 1가이드 홀과 연통되는 다수개의 제 2가이드 홀이 형성되고, 상기 프로브 하단과 전기적으로 연결되는 배선들이 상면에 형성되는 제1공간변환기들과; 상기 제1공간변환기들 하부에서 상기 제1공간변환기들을 지지하는 프레임; 및 상기 프레임의 하단을 지지하며 상기 제1공간변환기들과 전기적으로 연결되고 테스트 신호를 전송하는 회로기판을 구비한다.

여기서, 상기 제1공간변환기들은, 상기 프로브의 하단과 직접 접속하는 상기 배선들이 상면에 형성되며, 상기 회로기판에 연결되도록 연장되는 연성회로기판; 및 상기 연성회로기판의 하부에서, 상기 연성회로기판이 대응되는 프로브 블록과 밀착되도록 지지하는 지지부를 구비하는 것이 바람직하다.

여기서, 상기 프레임에는 상기 제 1공간 변환기와 상기 프로브 블록들을 얼라인 하기 위하여 상기 제 2가이드 홀들과 연통되는 제 3가이드 홀이 형성되고, 상기 연성회로기판은, 끝단에 커넥터가 형성되어 상기 회로기판과 연결되며, 상기 커넥터는 BTB(Board To Board)커넥터인 것이 바람직하다.

그리고, 상기 연성회로기판은, 끝단에 이방성 전도필름(ACF)을 사용하여 연결되는 것이 바람직하다.

또한, 상기 지지부와 상기 연성회로기판은 접착고정되며, 상기 제 2가이드 홀들은 상기 지지부 및 상기 연성회로기판에 형성되어 상기 연성회로기판의 상면에 형성된 배선들과 상기 프로브들 사이의 얼라인(align)을 맞추고, 상기 제 1가이드 홀들과 상기 제 2가이드 홀들에는, 상기 제1공간변환기가 대응되는 프로브 블록에 밀착결합되도록 하는 결합부재가 삽입되는 것이 바람직하다.

또한, 상기 프레임은, 상기 회로기판과 전기적으로 연결되어 상기 테스트신호를 전송하는 전기적 연결수단들을 더 구비하고, 상기 연성회로기판의 상면의 배선들을 상기 지지부의 하면까지 전기적으로 연결시키는 비아홀이 상기 제1공간변환기에 형성되고, 상기 전기적 연결수단들이 상기 비아홀과 전기적으로 접촉되고, 상기 전기적 연결 수단들은 상기 프레임에 형성되는 홀에 배치되는 것이 바람직하다.

또 한편, 상기 제1공간변환기들의 상기 지지부는 실리콘웨이퍼이며, 상기 제 2가이드 홀들은 상기 지지부 및 상기 연성회로기판에 형성되어 상기 연성회로기판의 상면에 형성된 배선들과 상기 프로브들 사이의 얼라인(align)을 맞추고, 상기 제 1가이드 홀들과 상기 제 2가이드 홀들에는, 상기 제1공간변환기가 대응되는 프로브 블록에 밀착결합되도록 하는 결합부재가 삽입되는 것이 바람직하다.

또 한편, 상기 지지부와 상기 연성회로기판은 접착 고정되며, 상기 제 2가이드 홀들은 상기 지지부 및 상기 연성회로기판에 형성되어 상기 연성회로기판의 상면에 형성된 배선들과 상기 프로브들 사이의 얼라인(align)을 맞추고, 상기 제 1가이드 홀들과 상기 제 2가이드 홀들에는, 상기 제1공간변환기가 대응되는 프로브 블록에 밀착결합되도록 하는 결합부재가 삽입될 수 있다.

또 한편, 상기 제1공간변환기들의 상기 연성회로기판은, 적어도 하나 이상의 층으로 구성되어, 각 층의 끝단 부분이 대응되는 프로브 블록 방향으로 드러나도록 계단형식으로 적층되며 상면에 상기 배선들이 형성되어 대응되는 프로브에 직접 접촉되며, 상기 지지부는, 실리콘 웨이퍼 공간 변환기로 형성되고, 상면에 반도체 공정에 의해서 배선이 형성되어 대응되는 프로브에 직접 접촉되며, 상면의 배선들을 하면까지 전기적으로 연결시키는 비아홀이 형성되는 것이 바람직하다.

여기서, 상기 프레임은, 상기 회로기판과 전기적으로 연결되어 상기 테스트신호를 전송하는 전기적 연결수단들을 더 구비하고, 상기 전기적 연결수단들이 상기 지지부의 비아홀과 전기적으로 접촉되고, 상기 전기적 연결 수단들은 상기 프레임에 형성되는 홀에 배치되는 것이 바람직하다.

본 발명은 공간 변환기를 실리콘 웨이퍼 또는 연성 회로 기판 중 어느 하나 또는 동시에 사용함으로써, 가공을 용이하게 하고, 테스트 환경에 따라 변형 및 오 정렬되는 것을 방지할 수 있는 효과를 갖는다.

또한, 본 발명은 테스트 신호를 측정 대상의 칩 패드에 접속되는 프로브들로 다중의 공간 변환을 하여 전송할 수 있는 효과를 갖는다.

또한, 본 발명은 카드 구성의 사이즈를 줄여 공간 상의 제약을 극복할 수 있는 효과를 갖는다.

이하, 첨부되는 도면들을 참조로 하여, 본 발명의 프로브 카드의 실시예들을 순차적으로 설명하도록 한다.

도 1a은 본 발명의 제 1실시예를 따르는 프로브 카드를 보여주는 단면도이 다. 도 1b는 도 1a 의 프로브 카드의 다른 예를 보여주는 단면도이다.

도 1a를 참조 하면, 본 발명의 제 1실시예를 따르는 프로브 카드(100)는 크게 프로브 블럭(110)과, 상기 프로브 블럭들(110)의 저부에 배치되는 제 1공간 변환기(120)와, 상기 제 1공간 변환기(120)의 외주를 에워싸도록 배치되는 제 2공간 변환기(130)와, 상기 제 1공간 변환기(120)의 저부 및 상기 제 2공간 변환기(130)의 저부를 지지하는 프레임(150)과, 상기 프레임(150)의 저부에 배치되는 회로 기판(170)으로 구성된다.

다음은, 상기의 구성들 간의 결합 및 전기적인 연결 관계를 설명하도록 한다.

상기 프로브 블럭(110)은 다수개로 구비될 수 있다.

상기 프로브 블럭(110)은 측정 대상 칩 패드들(미도시)에 접촉하는 프로브들(111)을 구비한다. 상기 프로브들(111)은 세워져 배치되고, 상단은 프로브 블럭(110)의 외부에 돌출되어 측정 대상 칩 패드의 외면에 전기적으로 접촉된다. 그리고, 상기 프로브 블럭(110)에는 상기 프로브들(111)을 에워싸는 방향을 따라 상하로 관통되는 제 1가이드홀들(110a)이 형성된다.

상기 프로브 블록(110)의 하단에는 제 1공간 변환기(120)가 위치된다. 상기 제 1공간 변환기(120)는 그 상면에 상기 프로브들(111)의 하단과 전기적으로 접속되는 배선들(미도시)이 형성된다. 여기서, 상기 제 1공간 변환기들(120)의 상면에 형성되는 배선들(121)은 반도체 공정을 통하여 형성되는 것이 좋다. 상기 배선들(121)은 제 1공간 변환기들(120)의 상면에서 일정의 전기적 접속 패턴을 갖는다.

그리고, 상기 제 1공간 변환기(120)에는 상기 제 1가이드 홀들(110a)과 위치가 일치되며 서로 연통 가능한 제 2가이드 홀들(120a)이 형성된다. 여기서, 상기 제 1공간 변환기들(120)의 상면의 배선은 상기 프로브들(111) 하단에 직접 접촉되는 것이 좋다.

여기서, 상기 제 1공간 변환기들(120)은 실리콘 웨이퍼로 이루어지는 공간 변환기(Wafer Space Transformer; Wafer ST)이다.

상기 제 1공간 변환기(120)를 에워싸도록 배치되는 제 2공간 변환기(130)는 인쇄 회로 기판(PCB)으로 이루어지는 공간 변환기(PCB ST)이다. 여기서, 상기 제 2공간 변환기(130)는 다층(multi-layer)을 이루는 다중 인쇄 회로 기판일 수도 있다.

그리고, 상기 제 2공간 변환기(130)의 상면에는 상기 제 1공간 변환기(120)의 상면에 형성되는 배선들(121)(이하, 제 1배선이라 함)과 전기적으로 연결되는 배선들(131)(이하, 제 2배선이라 함)이 형성된다.

여기서, 상기 제 1배선(121)과 상기 제 2배선(131)의 연결 방법은 본딩 와이어(140, bonding wire), BGA(Ball Grid Array), 연성 회로 기판 및 이방성 도전 필름(Anisotropic Conductive Film) 중 어느 하나에 의해서 서로 연결될 수 있다.

여기서, 상기 본딩 와이어(140)에 의하여 제 1배선(121)과 제 2배선(131)이 연결되는 경우에, 제 1배선(121)과 제 2배선(131)을 서로 연결하는 신호선이 일정 길이 이하로 짧게 이루어질 수 있다. 따라서, 전기적 연결 신호선이 일정 길이 이상으로 길어져 발생되는 전기적 신호의 왜곡을 방지할 수 있다.

이와 같이 배선들(121,131)이 전기적으로 연결되는 제 1공간 변환기(120)와 제 2공간 변환기(130)는 프레임(150)의 상단에 의하여 지지된다.

상기 프레임(150)은 상기 제 1공간 변환기(120)의 하부에서 상기 제 1공간 변환기(120)를 직접적으로 지지하는 상부 프레임(151)과, 상기 상부 프레임(151) 하부와 상기 인터 포저부(160) 사이에 배치되며 상기 상부 프레임(151) 및 상기 제 2공간 변환기(130)를 지지하는 하부 프레임(152)으로 구성된다.

상기 프레임(150)의 중앙부 상단, 즉 상부 프레임(151)에는 상기 프로브 블록(110)에 형성되는 제 1가이드 홀들(110a)과 제 1공간 변환기(120)에 형성되는 제 2가이드 홀들(120a)과 연통되는 제 3가이드 홀들(151a)이 형성된다. 상기 제1,2,3가이드 홀(110a,120a,151a)은 프로브 블록(110)과 제 1공간 변환기(120)의 정렬을 수행하기 위한 홀로서, 상기 제 1,2,3가이드 홀들(110a,120a,151a)에는 결합 부재(10)가 삽입되어 위치될 수 있다.

그리고, 상기 프레임(150)의 외주부, 즉, 상기 하부 프레임(152)의 외주부에는 상하로 관통되는 홀들(152a)이 형성된다.

상기 홀들(152a) 각각에는 전기적 연결 수단(161)이 배치되어 인터 포저부(160)를 구성한다. 즉, 상기 인터 포저부(160)는 다수개의 상기 전기적 연결 수단들(161)을 포함할 수 있다. 예를 들어, 전기적 연결 수단(161)은 포고핀(161)일 수 있다.

따라서, 상기 포고핀들(161)은 각 홀(152a)에서 상기 제 2공간 변환기(130)의 하단을 지지하는 역할도 한다.

또한, 상기 포고핀들(161)의 상단은 상기 제 2공간 변환기(130)의 저면에 형성되는 배선들(미도시)과 전기적으로 접속되고, 상기 포고핀들(161)의 하단은 상기 프레임(150)의 하단을 지지하는 회로 기판(170)의 상면과 전기적으로 접속된다. 여기서, 상기 회로 기판의 상면에는 일정의 전기적 패턴이 형성된다.

다음은, 상기와 같이 구성되는 본 발명의 제 1실시예를 따르는 프로브 카드의 작용을 설명하도록 한다.

프로브 블록(110)의 상단에는 측정 대상 칩 패드가 안착될 수 있다. 상기 측정 대상 칩 패드는 다수개의 반도체 소자들이 형성된 웨이퍼인 것이 좋다.

그리고, 프로브 블록(110)의 상단으로 돌출되는 프로브들(111)의 상단은 상기 반도체 소자들 각각에 전기적으로 접속될 수 있고, 상기 프로브 블록(111)의 하단은 프로브 블록(110)의 하단을 지지하는 웨이퍼 공간 변환기인 제 1공간 변환기(120)의 상면에 반도체 공정을 통하여 형성된 배선에 직접적으로 접촉되어 통전되는 상태를 이룰 수 있다.

그리고, 제 1공간 변환기(120)의 상면에 형성되는 제 1배선(121)은 도 1a에 도시된 바와 같이 본딩 와이어(140)를 통하여 PCB 공간 변환기인 제 2공간 변환기(130)의 상면에 형성되는 제 2배선(131)에 전기적으로 연결되는 상태를 이룬다.

이에 따라, 제 1공간 변환기(120)를 통하여 프로브들(111)과 접속되는 접점들의 피치 간격은 일정 간격으로 일차 보상되고, 상기 일차 보상된 간격은 제 2공간 변환기(130)를 통하여 이차 보상될 수 있다.

여기서, 상기 제 2공간 변환기(130)의 하면은 전기적 연결 수단(161)에 의하여 회로 기판(170)과 전기적으로 접속되는데, 앞서 설명한 것과 같이 전기적 연결 수단(161)은 포고핀(161)일 수 있다. 따라서, 상기 포고핀들(161)은 일정의 탄성을 지니기 때문에, 제 2공간 변환기(130)의 하단과 회로 기판(170)의 상면 사이에서 일정의 완충 역할을 수행할 수 있다.

이에 따라, 회로 기판(170)은 테스트 신호를 상기 연결 수단(161)을 통하여 제 2공간 변환기(130)로 전송하고, 상기 제 2공간 변환기(130)로 전송된 테스트 신호는 그 상면의 제 2배선(131)에서 제 1공간 변환기(120)의 제 1배선(121)을 통하여 제 1공간 변환기(120)로 전송할 수 있다. 그리고, 상기 제 1공간 변환기(120)로 전송된 테스트 신호는 그 상면과 직접적으로 전속되는 프로브들(111)을 통하여 웨이퍼의 반도체 소자들로 전송될 수 있다.

본 발명의 일 실시예를 따르면, 제 1공간 변환기(120)를 실리콘 웨이퍼를 사용함으로써, 가공의 용이함과 제작 비용의 절감 효과를 가져올 수 있다.

또한, 반도체 소자의 다양한 테스트 환경, 즉, 고온 및 저온 등의 테스트 환경에서 변형이 발생되더라도, 제 1공간 변환기(120)가 반도체 소자 또는 칩이 형성되는 웨이퍼와 동일 재질로 이루어지기 때문에 반도체 소자에 발생하는 변형과 유사한 변형을 이룰 수 있다. 따라서, 반도체 소자와 공간 변환기(120)와의 서로 다른 변형 정도로 인한 문제를 해결할 수 있다.

또한, 도 1a에 도시된 바와 같이 상부 프레임(151)과 하부 프레임(152)은 서로 분리 가능하게 형성될 수도 있고, 도 1b에 도시된 바와 같이 일체로 이루어질 수도 있다.

이에 더하여, 도 1a와 도 1b에 도시되는 제 1공간 변환기(120)는 회로 기판(170)과 연성 회로 기판(미도시)을 통하여 직접적으로 연결될 수도 있다. 즉, 상 기 제 1공간 변환기(120)와 상기 회로 기판(170)은 연성 회로 기판을 통하여 전기적으로 접속 가능할 수 있다.

상세하게는, 상기 제 1일 실시예에서의 프로브 블록(110)과 제 1공간 변환기(120) 및 프레임(150)은, 제 1,2,3가이드 홀들(110a,120a,151a)에 의하여 정렬 위치가 설정될 수 있다. 그리고, 상기 제 1,2,3가이드 홀들(110a,120a,151a)에 결합 부재(10)를 삽입시킴으로써, 프로브 블록(110)과 제 1공간 변환기(120) 및 프레임(150)은 서로 밀착 결합됨과 아울러, 결합 위치가 고정될 수 있다.

따라서, 상기와 같은 다양한 테스트 환경에서의 프로브 블록(110)과 제 1공간 변환기(120) 및 프레임들(150) 사이의 정렬 위치가 틀어지는 것을 방지할 수 있다. 즉, 상기 구성들 간의 정렬에 대한 정밀도가 높아질 수 있다.

도 2a는 본 발명의 제 2실시예를 따르는 프로브 카드를 보여주는 단면도이다. 도 2b는 도 2a 의 프로브 카드의 다른 예를 보여주는 단면도이다.

도 2a 및 도 2b는 본 발명의 제 2실시예를 따르는 프로브 카드(200)를 보여주고 있다.

본 발명의 제 2실시예의 프로브 카드(200)는 프로브 블록들(210)과 제 2공간 변환기(220) 및 프레임(250)을 갖는다.

상기 프로브 카드(200)는 다수개의 프로브들(211)이 설치되는 프로브 블록들(210)과, 상기 프로브 블록들(210)의 하단을 지지하는 제 1공간 변환기들(220)와, 상기 제 1공간 변환기들(220)을 에워싸도록 배치되는 제 2공간 변환기(230)와, 상기 제 1공간 변환기들(220)과 상기 제 2공간 변환기(230)의 하단을 지지하는 프 레임(250)과, 상기 프레임(250)의 하단을 지지하는 회로 기판(270)과, 상기 프레임(250)의 외주부에 형성되는 홀(252a)에 설치되어 제 2공간 변환기(230)의 하단과 상기 회로 기판(270)의 상면을 서로 전기적으로 연결시키고 탄성 지지하는 포고핀들(261)로 구성되는 인터 포저부(260)를 구비한다. 상기 포고핀들(261)의 상단은 제 2공간 변환기(230)의 하면에 형성되는 배선과 접속되고, 상기 포고핀들(261)의 하단은 회로 기판(270)의 상면과 전기적으로 접속된다.

여기서, 상기 제 1공간 변환기들(220) 각각은, 상기 프로브 블록들(210)의 하단에 직접 접촉되는 연성 회로 기판으로 이루어진 FPCB 공간 변환기(221)와, 상기 FPCB 공간 변환기(221)의 저부에 위치되어 상기 FPCB 간 변환기(221)와 상기 프로브 블록(210)을 밀착 지지하는 지지부(222)를 구비할 수 있다.

상기 FPCB 공간 변환기(221)의 상면에 형성되는 배선들(221a)은 프로브들(211)의 하단과 직접적으로 접속된다.

그리고, 상기 지지부(222)는 실리콘 웨이퍼로 이루어지는 프레임인 것이 좋다. 반도체 소자 또는 칩이 형성되는 웨이퍼와 동일 재질로 이루어지므로 외부의 열적 환경에 의한 변형의 정도도 유사해져서, 서로 다른 재질일 경우에 발생되는 서로 다른 변형 정도로 인한 문제를 해결할 수 있다.

또한, 상기 FPCB 공간 변환기(221)의 상면에 형성된 배선들(221a)과 상기 제 2공간 변환기들(230)의 상면에 형성된 배선들(231)은 본딩 와이어(240,bonding wire), 이방성 도전 필름 및 연성 회로 기판 중 어느 하나에 의하여 서로 연결될 수 있다.

한편, 상기 FPCB 공간 변환기(221)와 상기 지지부(220)에는 제 2가이드 홀들(221a,222a)이 형성되는데, 상기 제 2가이드 홀들(221a,222a)은 상기 프로브 블록들(210)의 제 1가이드 홀들(210a)과 위치가 일치되고, 상기 제 2가이드 홀들(221a,222a)은 프레임(250)에 형성된 제 3가이드 홀들(251a)과 위치가 일치된다.

그리고, 상기 제 1,2,3가이드 홀들(210a,221a,222a,251a)에는 결합 부재(10)가 삽입될 수 있다. 상기 결합 부재(10)는 프로브 블록(210)과 제 1 공간 변환기들(220) 간의 정렬을 수행하기 위한 부재이다. 상기 결합 부재(10)가 상기 제 1,2,3가이드 홀들(210a,221a,222a,251a)에 삽입되어 결합됨으로써, 프로브 블록(210)과 제 1 공간 변환기(220) 및 프레임(250) 서로의 정렬 위치가 고정될 수 있다.

그리고, 상기 프레임(250)은 제 3가이드 홀(251a)이 형성되는 상부 프레임(251)과 상기 상부 프레임(251)의 저부에 연결되고 상기 인터 포저부(260)가 위치되는 홀(252a)이 형성되는 하부 프레임(252)으로 구성된다.

상기 제 2실시예에서의 회로 기판(270)으로부터 발생되는 테스트 신호가 프로브들(211)을 통하여 웨이퍼의 반도체 소자들로 전송되는 것은 실질적으로 동일하기 때문에 생략하기로 한다.

다만, 상기 제 2실시예에 있어서, 프로브들(211)의 하단과 직접적으로 접속되는 배선들(221a)이 상면에 형성되는 FPCB 공간 변환기(221)를 열변형이 낮은 실리콘 웨이퍼로 이루어진 지지부(222)를 사용하여 프로브 블록(210)과 정렬시키는 점이 효과가 있다. 그리고, FPCB 공간 변환기(221)에서 일차 간격이 가변된 피치를 제 2공간 변환기(230)를 통하여 이차적으로 피치를 가변시킬 수 있다.

또한, 상기 지지부(222)를 실리콘 웨이퍼를 사용함으로써, 가공의 용이함과 제작 비용의 절감 효과를 가져옴과 아울러, 반도체 소자의 다양한 테스트 환경, 즉, 고온 및 저온 등의 테스트 환경에서 공간 변환기 자체가 열적으로 팽창하거나 수축하는 등의 변형 문제점을 해결할 수 있다.

그리고, 프로브 블록(210)과 제 1공간 변환기(220,FPCB 공간 변환기와 지지부) 및 프레임(250)은 서로 밀착 결합됨과 아울러 결합 위치가 고정되어, 상기와 같은 다양한 테스트 환경에서의 프로브 블록(210)과 제 1공간 변환기(220) 및 프레임(250) 사이의 정렬 위치가 틀어지는 것을 방지할 수 있다.

도 3a는 본 발명의 제 3실시예를 따르는 프로브 카드를 보여주고 있다.

본 발명의 제 3실시예에 따르는 프로브 카드(300)는 프로브 블록들(310)과, 상기 프로브 블록들(310)의 하부에 배치되는 제 1공간 변환기들(320)과, 상기 제 1공간 변환기들(320)의 하부에 배치되는 프레임(350)과, 상기 프레임(350)의 하부에 배치되는 회로 기판(370)과, 상기 제 1공간 변환기(320)의 외주측에 위치되도록 상기 프레임(350)에 형성되는 홀(352a)에 설치되는 인터 포저부(360)를 구비한다.

상기 프로브 블럭(310)의 외주측에 위치되는 상기 제 1공간 변환기(320)들 외주부에는 상하를 관통하는 다수개의 비아홀들(321)이 형성된다. 상기 비아홀(321)의 형성은 웨이퍼 상에 구멍들을 가공하고, 상기 가공된 구멍의 내부에 반도체 확산 공정을 사용하여 비아(via)를 형성한다. 그리고, 상기 비아홀(321)의 저면에 신호선인 비아 패드(322)를 형성한다.

이에 따라, 전기적 연결 수단인 포고핀들(361)의 상단은 상기 비아 패드(322)에 직접적으로 접속될 수 있다. 그리고, 상기 포고핀들(361)의 하단은 회로 기판(370)의 상면과 전기적으로 접속될 수 있다.

따라서, 상기 제 1공간 변환기(320)를 통하여 일정 간격의 피치가 가변된 전기적 신호들은 비아 패드(322)에 접속되는 포고핀들(361)을 통하여 회로 기판(370)과 전기적으로 접속됨으로써, 상기 포고핀들(361)은 별도의 PCB 공간 변환기를 통하지 않고 상기 회로 기판(370)과 전기적으로 연결될 수 있는 것이다.

또한, 상기 프로브 블록들(310)에는 제 1가이드 홀들(310a)이 형성되고, 상기 제 1공간 변환기들(320)에는 상기 제 1가이드 홀(310a)과 위치가 일치되는 제 2가이드 홀들(320a)이 형성되고, 상기 프레임(351)에는 상기 제 2가이드 홀들(320a)과 위치가 일치되는 제 3가이드 홀(351a)이 형성된다.

여기서, 상기 제 1공간 변환기들(320)의 상면에 형성되는 배선들은 반도체 공정에 의해서 가공되고, 상기 제 1가이드 홀들(310a)과 상기 제 2가이드 홀들(320a)에는 상기 제 1공간 변환기(320)가 대응 되는 프로브 블록(310)에 밀착 결합되기 위한 결합 부재(10)가 삽입될 수 있다.

따라서, 상기 결합 부재(10)가 상기 제 1,2,3가이드 홀(310a,320a,351a)에 삽입되어 결합됨으로써, 프로브 블록(310)과 제 1공간 변환기(320) 및 프레임(351) 서로의 정렬 위치가 고정될 수 있다. 이에 더하여, 제 1공간 변환기(320)가 실리콘 웨이퍼로 이루어짐으로써, 테스트 시 이루어지는 열적 환경 변화에 의하여 열적 팽창 또는 수축에 의하여 프로브 블록(310)과 제 1공간 변환기(320) 및 프레임(351) 서로의 정렬 위치가 틀어지는 문제가 해결될 수 있다.

또한, 상기 제 1공간 변환기(320)는 실리콘 웨이퍼로 이루어지는 공간 변환 기이기 때문에, 반도체 소자 또는 칩이 형성되는 웨이퍼와 동일 재질로 이루어지므로 외부의 열적 환경에 의한 변형의 정도도 유사해져서, 서로 다른 재질일 경우에 발생되는 서로 다른 변형 정도로 인한 문제를 해결할 수 있다.

도 3b는 도 3a의 프로브 카드의 다른 예를 보여주는 단면도이다.

한편, 도 3b를 참조 하면, 프로브 블록들(310)과 지지부들(320') 각각의 사이 공간에는 연성 회로 기판(380)이 배치될 수 있다. 즉, 상기 연성 회로 기판(380)은 일정 길이를 이루고, 상기 프로브 블록(310)의 하단과 상기 지지부들(320')의 상단 사이에 개재된다.

여기서, 상기 지지부들(320')은 실리콘 웨이퍼이다. 또한, 본 발명에 따르는 지지부(320')는 인바 또는 코바(미도시)를 동시에 구비하여 지지의 기능 및 얼라인 기능을 수행할 수 있다.

그리고, 상기 연성 회로 기판(380)의 양단은 상기 프로브 블록(310) 및 지지부들(320')의 외측을 향하여 일정 길이 연장되어 상기 지지부들(320')의 양단 저부에 위치되는 인터 포저부(360)의 전기적 연결 수단(361)의 상단과 전기적으로 연결된다.

즉, 상기 연성 회로 기판(380)의 양단은 실리콘 웨이퍼인 지지부(320') 의 외측으로 연장되고 상기 지지부(320')의 양단을 에워 싸도록 벤딩되며, 지지부(320')의 하단으로 인입되면서 상기 전기적 연결 수단(361)과 연결될 수 있다.

여기서, 상기 연성 회로 기판(380)의 양단 특히, 상기 전기적 연결 수단(361)의 상단과 접속되는 위치에는 상기 전기적 연결 수단(361)과 전기적으로 접 속되는 전극들(381)이 형성된다.

또한, 상기 실리콘 웨이퍼로 이루어지는 지지부(320')는, 도 3a에 도시되는 제 1공간 변환기(320)와 같이 별도의 비아홀이 형성되지 않는다.

따라서, 도 3b에 도시되는 구조에 있어서, 지지부(320')는 별도의 비아홀 없는 상태를 유지하고, 상기 연성 회로 기판(380)을 사용하여 인터 포저부(360)와 전기적으로 연결되는 구조이다. 여기서, 320'a는 제 2가이드 홀이다.

연성회로기판(380)에도 프로브 블록들(310)의 제 1가이드 홀들(310a) 및 제2가이드홀들(320'a)과 연통되는 제3가이드홀들(미도시)이 형성된다. 제 1가이드 홀들(310a)과 제 2가이드 홀들(320'a) 및 제3가이드홀들(미도시)에는 지지부(320')가 대응 되는 프로브 블록(310)에 밀착 결합되기 위한 결합 부재(10)가 삽입될 수 있다.

이에 더하여, 도 3b에 도시되는 지지부(320')는 미도시된 인바(INVAR) 또는 코바(KOVAR)를 더 구비할 수 있다. 이러한 경우에, 상기 인바 또는 코바는 지지부(320')와 유사한 크기와 형상을 가질 수 있다.

바람직하게는, 본 발명에 따르는 지지부(320')는 실리콘 웨이퍼와 인바를 동시에 사용하는 것이 좋고, 이러한 경우에, 도 3b에 도시되는 바와 같이 상하를 따라 공간 변환기인 연성 회로 기판(380), 실리콘 웨이퍼(320'), 인바의 순서로 배치될 수 있다. 따라서, 공간 변환기인 연성 회로 기판(380)은 실리콘 웨이퍼와 인바의 양단을 감싸도록 밴딩되어 인터 포저부(360)에 전기적으로 연결될 수 있다.

이러한 경우에, 실리콘 웨이퍼와 인바로 구성되는 지지부(320')는 상기에 기 술된 바와 같이 얼라인의 기능 및 지지의 기능을 수행함과 아울러, 인바 또는 코바는 상기 실리콘 웨이퍼와 유사한 열팽창계수를 가지므로 외부의 열적 환경에 의한 변형의 정도도 서로 유사하여, 서로 다른 재질일 경우에 발생되는 열적 변형에 의하여 얼라인이 어긋나게 되는 문제를 해소할 수 있다.

이에 더하여, 상기와 같이 인바(INVAR) 또는 코바(KOVAR)를 실리콘 웨이퍼의 저부에 더 설치함으로써, 지지부(320')의 높이가 미리 설정되어 상하로의 높이 변경이 어려운 경우에, 이를 용이하게 해결할 수도 있다.

물론, 실리콘웨이퍼 저부에 인바와 코바가 동시에 존재하거나 둘 중 하나만 존재할 수도 있다.

도 4는 본 발명의 제 4실시예를 따르는 프로브 카드의 단면도를 보여주고 있고, 도 5는 도 4의 프로브 카드의 평면도를 보여주고 있다.

도 4 및 도 5를 참조 하면, 본 발명의 제 4실시예를 따르는 프로브 카드(400)는 프로브 블록(410)과, 상기 프로브 블록(410)의 하부에 배치되는 제 1공간 변환기(420,430)와, 상기 제 1공간 변환기(420,430)의 저부에 배치되는 프레임(450)과, 상기 프레임(450)의 저부에 배치되는 회로 기판(470)으로 구성된다.

상기 프로브 블록(410)은 측정 대상 칩 패드들에 접촉하는 프로브들(411)과 상기 프로브들(411)이 장착되며 상기 프로브들(411)을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀(410a)이 형성된다.

상기 제 1공간 변환기(420,430)는 상기 다수개의 제 1가이드 홀(410a)과 연통되는 다수개의 제 2가이드 홀(430a)이 형성되고, 상기 프로브들(411) 하단과 전 기적으로 연결되는 배선들(미도시)이 상면에 형성된다.

상기 제 1공간 변환기(420,430)는 상기 프로브 블록(410)의 저면에 부착되는 연성 회로 기판(420)과, 상기 연성 회로 기판(420)의 저부에 위치되어 상기 연성 회로 기판(420)과 상기 프로브 블록(410)을 밀착시키는 지지부(430)로 구성된다.

여기서, 상기 지지부(430)는 실리콘 웨이퍼로 이루어져, 반도체 소자 또는 칩이 형성되는 웨이퍼와 동일 재질로 이루어지므로 외부의 열적 환경에 의한 변형의 정도도 유사해져서, 서로다른 재질일 경우에 발생되는 서로 다른 변형 정도로 인한 문제를 해결할 수 있다.

또한, 상기 연성 회로 기판(420) 은 상기 프로브(411)의 하단과 직접 접속하는 상기 배선들이 상면에 형성되며, 상기 회로 기판(470)에 연결되도록 연장된다.

그리고, 상기 프레임(450)에는 상기 제 1공간 변환기(420,430)와 상기 프로브 블록(410)을 얼라인 하기 위하여 상기 제 2가이드 홀들(430a)과 연통되는 제 3가이드 홀(451)이 형성된다.

또한, 상기 회로 기판(470)의 외주 상면에는 커넥터가 설치되고, 상기 커넥터들은 상기 연성 회로 기판의 끝단은 상기 커넥터와 연결되어 상기 연성 회로 기판은 회로 기판과 전기적으로 연결된다. 여기서, 상기 커넥터는 BTB(Board To Board)커넥터일 수 있다.

또한, 상기 연성 회로 기판(420)은 상기 연성 회로 기판(420)의 끝단에 이방성 전도필름(ACF)을 사용하여 연결될 수도 있다.

따라서, 상기 4실시예에서는 측정 대상인 웨이퍼의 반도체 소자들에 상단이 접속되는 프로브들(411)을 연성 회로 기판(420)의 상면에 형성되는 배선에 직접 접속함과 아울러, 공간 변환기를 연성 회로 기판(420)을 사용함으로써, 웨이퍼 공간 변환기를 대체할 수도 있다.

이러한 경우에, 별도의 인터 포저부인 포고핀들 및 PCB 공간 변환기를 구비하지 않아도, 커넥터(440)를 사용하여 프로브들(411)과 회로 기판(470)을 서로 전기적으로 연결할 수 있다.

또한, 상기 지지부(430)와 상기 연성회로기판(420)은 서로 접착 고정되기 때문에, 연성 회로 기판(420)의 고정 위치가 가변되지 않을 수 있다.

상기 제 2가이드 홀들(430a)은 상기 지지부(430) 및 상기 연성회로기판(420)에 형성되고, 상기 제 1,2,3가이드 홀들(410a,430a,451)에 결합 부재(10)가 삽입되어 결합되기 때문에, 상기 연성회로기판(420)의 상면에 형성된 배선들과 상기 프로브들 사이의 얼라인(align)을 용이하게 맞출 수도 있다.

도 6은 본 발명의 제 5실시예를 따르는 프로브 카드의 단면도를 보여주고 있다.

도 6을 참조 하면, 본 발명의 제 5실시예를 따르는 프로브 카드(500)는 프로브 블록(510)과, 상기 프로브 블록(510)의 하단에 부착되는 제 1공간 변환기(520)와, 상기 제 1공간 변환기(520)의 저부에 배치되는 제 2공간 변환기(530)와, 상기 제 2공간 변환기(530)의 하단을 지지하는 프레임(550)과, 상기 프레임(550)의 하단을 지지하는 회로 기판(570)으로 구성된다.

상기 프로브 블록(510)은 다수개의 프로브들(511)이 설치되고 프로브들(511)을 에워싸는 방향을 따라 상하를 관통하는 제 1가이드 홀들(510a)이 형성된다. 상기 프로브들(511)의 하단은 상기 제 1공간 변환기(520)의 상면에 형성되는 배선과 직접적으로 접속된다.

상기 제 1공간 변환기(520)는 일정 길이를 갖는 연성 회로 기판으로 이루어지고, 상기 연성 회로 기판의 끝단은 하기에 기술되는 회로 기판(570) 상에 설치되는 커넥터(540)와 전기적으로 연결된다.

상기 제 2공간 변환기(530)는 실리콘 웨이퍼로 형성되는 공간 변환기로서, 상기 제 1공간 변환기(520)를 프로브 블록(510)에 밀착 고정시키는 역할을 할 수 있다.

또한, 상기 제 2공간 변환기(530)의 외주부에는 상기 제 1공간 변환기(520)의 하면에 형성되는 배선과 전기적으로 연결되는 비아홀들(531)이 형성된다. 또는 상기 제2 공간변환기(530)는 프로브(511)와 직접 연결될 수 있다. 즉, 상기 제1 공간 변환기(520)의 일부에 구멍(미도시)이 형성되고 상기 프로브(511)가 직접 연결된다.

상기 비아홀(531)의 형성은 반도체 공정을 통하여 형성되는 것이 좋다. 그리고, 상기 비아홀(531)의 하단에는 비아 패드(532)가 형성되고, 상기 비아 패드(532)의 하면은 상기 프레임(550)의 홀(552)에 배치되는 인터 포저부(560)인 다수개의 포고핀들(561)의 상단과 접속된다.

그리고, 상기 포고핀들(561)의 하단은 회로 기판(570)의 상면과 전기적으로 접속될 수 있다.

이에 더하여, 상기 프로브 블럭(510)에는 제 1가이드 홀들(510a)이 형성되고, 상기 제 1,2공간 변환기(520,530)에는 상기 제 1가이드 홀(510a)과 연통될 수 있도록 제 2가이드 홀들(530a)이 형성되고, 상기 프레임(550)에는 상기 제 2가이드 홀들(530a)과 연통될 수 있는 제 3가이드 홀들(551)이 형성된다. 그리고, 상기 제 1,2,3가이드 홀들(510a,530a,551)에는 결합 부재(10)가 끼워져 고정될 수 있다. 이에 따라, 결합 부재(10)가 제 1,2,3가이드 홀(510a,530a,551)의 내부에 삽입되어 결합됨으로써, 제 1공간 변환기(520)와 제 2공간 변환기(530) 및 프로브 블록(510) 간의 정렬 위치가 설정될 수 있다.

또한, 상기 제 2공간 변환기(530)는 실리콘 웨이퍼로 형성되는 공간 변환기기이기 때문에, 외부의 열적 환경에 의하여 변형이 일어나지 않을 수 있다. 즉, 열적 변형으로 인한 정렬 위치의 틀어짐이 발생되지 않을 수 있다.

상기 제 5실시예에서는, 회로 기판(570)으로부터 발생되는 테스트 신호를 제 1공간 변환기(520) 또는 제 2공간 변환기(530) 중 어느 하나 또는 모두 사용하여 프로브들(511)로 전송할 수 있다.

도 7은 본 발명의 제 6실시예를 따르는 프로브 카드의 단면도를 보여주고 있다.

도 7을 참조 하면, 본 발명의 제 6실시예를 따르는 프로브 카드(600)는 다수개의 프로브들(611)이 구비되는 프로브 블럭(610)과, 상기 프로브 블록(610)의 하 부에서 다층을 이루어 상기 프로브 블록(610)의 중앙부로부터 외주부를 따라 점차적으로 상승 단차지도록 배치되는 제 1공간 변환기(620)와, 상기 제 1공간 변환기(620)의 하단에 배치되는 지지부(630)와, 상기 지지부(630)의 하단에 배치되는 프레임(650)과, 상기 프레임의 하단에 배치되는 회로 기판(670)을 구비한다.

상기 프로브 블록(610)에 마련되는 프로브들(611)의 상단은 실질적으로 동일 선 상을 이루고, 상기 프로브들(611)의 하단은 상기 프로브 블록(610)의 중앙부로부터 외주부를 따라 점진적으로 상승 위치된다.

그리고, 상기 다층의 연성 회로 기판으로 구성되는 제 1공간 변환기(620)의 단부, 즉, 상기 프로브들(611)의 하단과 직접적으로 접속되는 위치에는 배선들(621)이 형성된다.

상기 지지부(630)는 실리콘 웨이퍼로 이루어지는 공간 변환기이고, 상기 제 1공간 변환기(630)의 하면에 형성되는 배선과 전기적으로 연결되는 비아홀들(631)이 형성된다. 상기 비아홀(631)은 반도체 공정을 통하여 이루어진다. 상기 비아홀들(631)의 하면에는 비아 패드(632)가 형성된다.

상기 프레임(650)에는 상기 비아홀(632)이 형성되는 위치에 대응되는 위치에 홀(651)이 형성되고, 상기 홀(651)에는 인터 포저부(660)가 배치된다. 상기 인터 포저부(660)는 다수개의 전기적 연결 수단인 포고핀들(661)로 구성된다.

상기 포고핀들(661)의 상단은 상기 비아 패드(632)에 직접적으로 접속되고, 상기 포고핀들(632)의 하단은 상기 회로 기판(670)의 상면과 전기적으로 연결된다.

즉, 상기 제 1공간변환기(620)의 상기 연성 회로 기판들은, 적어도 하나 이 상의 층으로 구성되어, 각 층의 끝단 부분이 대응되는 프로브 블록(610) 방향으로 드러나도록 계단형식으로 적층되며 상면에 상기 배선들(621)이 형성되어 대응되는 프로브들(611) 각각에 직접 접촉되는 것이다.

상기 제 6실시예의 경우에, 포고핀들(611)의 개수가 일정 개수 이상으로 요구되거나, 연성 회로 기판 외부로 신호선을 배치할 수 없는 경우에, 프레임(650)의 중앙부 상면에 지지부의 역할을 할 수 있는 실리콘 웨이퍼로 이루어지는 공간 변환기(630)를 배치하고, 상기 실리콘 웨이퍼 공간 변환기(630) 상에 다층으로 연성 회로 기판들(620)을 적층시키어 접착함으로써, 테스트 공간을 효율적으로 줄일 수 있다. 여기서, 본 제 6실시예에서, 다층의 연성 회로 기판으로 구성되는 제 1공간 변환기(620) 및 제 2공간 변화기(630)를 회로 기판(670)과 별도의 비아홀(631)을 형성하여 전기적으로 연결하지 않는 이유는, 비아홀(631)의 하면에 일정 두께를 갖는 비아 패드(632)를 형성하지 않음으로써 일정 공간을 확보할 수 있기 때문이다.

이상 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예에 관하여 설명하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형 가능함은 물론이다.

따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허 청구 범위뿐만 아니라, 이 특허 청구 범위와 균등한 것들에 의해 정해져야 한다.

도 1a은 본 발명의 제 1실시예를 따르는 프로브 카드를 보여주는 단면도이다.

도 1b는 도 1a 의 프로브 카드의 다른 예를 보여주는 단면도이다.

도 2a는 본 발명의 제 2실시예를 따르는 프로브 카드를 보여주는 단면도이다.

도 2b는 도 2a 의 프로브 카드의 다른 예를 보여주는 단면도이다.

도 3a는 본 발명의 제 3실시예를 따르는 프로브 카드를 보여주는 단면도이다.

도 3b는 도 3a의 프로브 카드의 다른 예를 보여주는 단면도이다.

도 4는 본 발명의 제 4실시예를 따르는 프로브 카드를 보여주는 단면도이다.

도 5는 도 4의 프로브 카드를 보여주는 평면도이다.

도 6은 본 발명의 제 5실시예를 따르는 프로브 카드를 보여주는 단면도이다.

도 7은 본 발명의 제 6실시예를 따르는 프로브 카드를 보여주는 단면도이다.

*도면의 주요부분에 대한 부호설명*

100,200,300,400,500,600 : 프로브 카드

110,210,310,410,510,610 : 프로브 블록

150,250,350,450,550,650 : 프레임

160,260,360,460,560,660 : 인터 포저부

170,270,370,470,570,670 : 회로 기판

Claims (18)

1. 측정 대상 칩 패드들에 접촉하는 프로브들과 상기 프로브들이 장착되며 상기 프로브들을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀이 형성되는 복수개의 프로브 블록들;

   상기 프로브 블록들에 각각 대응되도록 서로 분리되며, 상면에 상기 프로브들의 하단과 전기적으로 연결되는 배선들이 형성되고, 상기 제 1가이드 홀들과 연통되는 다수개의 제 2가이드홀을 갖는 제 1공간 변환기들;

   상기 제 1공간 변환기들의 배선들과 전기적으로 연결되는 배선들이 형성되는 제 2공간 변환기들;

   상기 제 1공간 변환기들 및 상기 제 2공간 변환기들을 지지하고, 상기 제 2가이드 홀들과 연통되며 상기 제 1공간 변환기들과 상기 프로브 블록들의 정렬을 위한 다수개의 제 3가이드 홀들이 형성되는 프레임;

   상기 제 2공간 변환기들을 지지하도록 상기 프레임의 외주에 배치되며, 상기 제 2공간 변환기들의 하면에 형성된 배선들로 테스트 신호를 전송하는 전기적 연결 수단들을 구비하는 인터 포저부; 및

   상기 인터 포저부의 하단을 지지하며, 상기 전기적 연결 수단들과 전기적으로 연결되고 상기 테스트 신호를 전송하는 회로 기판을 포함하는 것을 특징으로 하는 프로브 카드.
2. 제 1항에 있어서,

   상기 제 1공간 변환기들은,

   실리콘 웨이퍼로 이루어지는 공간 변환기이고,

   상기 제 1공간 변환기들의 상면에 형성되는 배선들은 반도체 공정에 의하여 형성되고,

   상기 제 1가이드 홀과 상기 제 2가이드 홀 및 제 3가이드 홀에는, 상기 제 1공간 변환기와 상기 프로브 블록을 서로 밀착 결합시키는 결합 부재가 삽입 설치되고,

   상기 제 2공간 변환기들은 인쇄 회로 기판으로 이루어지는 공간 변환기인 것을 특징으로 하는 프로브 카드.
3. 제 1항에 있어서,

   상기 제 1공간 변환기들의 상면의 배선은 상기 프로브들 하단에 직접 접촉되는 것을 특징으로 하는 프로브 카드.
4. 제 1항에 있어서,

   상기 제 1공간 변환기들의 상면에 형성된 배선들과 상기 제 2공간 변환기들의 상면에 형성된 배선들은 본딩 와이어(bonding wire), BGA(Ball Grid Array), 연성 회로 기판 및 이방성 도전 필름(Anisotropic Conductive Film) 중 어느 하나에 의해서 서로 연결되는 것을 특징으로 하는 프로브 카드.
5. 제 1항에 있어서,

   상기 제 1공간 변환기들은,

   상기 프로브들의 하단과 직접 접속하는 상기 배선들이 상면에 형성되는 연성 회로 기판과, 상기 연성 회로 기판의 하부에서, 상기 연성 회로 기판이 대응되는 프로브 블록과 밀착되도록 지지하는 지지부를 구비하고,

   상기 연성 회로 기판의 상면에 형성된 배선들과 상기 제 2공간 변환기들의 상면에 형성된 배선들은 본딩 와이어(bonding wire), 이방성 도전 필름 및 연성 회로 기판 중 어느 하나에 의하여 서로 연결되는 것을 특징으로 하는 프로브 카드.
6. 제 5항에 있어서,

   상기 지지부는 실리콘 웨이퍼이고,

   상기 제 2가이드 홀은 상기 지지부 및 상기 연성 회로 기판에 형성되어, 상기 연성 회로 기판의 상면에 형성된 배선들과 상기 프로브들 사이의 얼라인을 맞추는 것을 특징으로 하는 프로브 카드.
7. 측정 대상 칩 패드들에 접촉하는 프로브들과 상기 프로브들이 장착되며 상기 프로브들을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀이 형성되는 복수개의 프로브 블록들;

   상기 프로브 블록들에 각각 대응되도록 서로 분리되며, 상기 다수개의 제 1 가이드 홀과 연통되는 다수개의 제 2가이드 홀이 형성되고 상기 프로브 하단과 전기적으로 연결되는 배선들이 상면에 형성되는 제 1공간 변환기들;

   상기 제 1공간 변환기들을 지지하며, 상기 제 1공간 변환기들의 배선들로 테스트 신호를 전송하는 전기적 연결 수단들을 구비하는 인터 포저부;

   상기 인터 포저부의 하단을 지지하며, 상기 전기적 연결 수단들과 전기적으로 연결되고 상기 테스트 신호를 전송하는 회로 기판을 구비하며,

   상기 제 1공간 변환기들은 상면의 배선들을 하면까지 전기적으로 연결시키는 비아홀이 형성되고, 상기 제 1공간 변환기들의 하면에는 상기 비아홀과 연결되는 비아 패드가 형성되며, 상기 비아 패드는 상기 인터 포저부의 상기 전기적 연결 수단에 직접 연결되는 것을 특징으로 하는 프로브 카드.
8. 제 7항에 있어서,

   상기 제 1공간 변환기들은,

   실리콘 웨이퍼이고,

   상기 제 1공간 변환기들의 상면에 형성되는 배선들은 반도체 공정에 의해서 가공되고,

   상기 제 1가이드 홀들과 상기 제 2가이드 홀들에는 상기 제 1공간 변환기가 대응 되는 프로브 블록에 밀착 결합되기 위한 결합 부재가 삽입되는 것을 특징으로 하는 프로브 카드.
9. 측정 대상 칩 패드들에 접촉하는 프로브들과 상기 프로브들이 장착되며 상기 프로브들을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀이 형성되는 복수개의 프로브 블록들;

   상기 프로브 블록들에 각각 대응되도록 서로 분리되며, 상기 다수개의 제 1가이드 홀과 연통되는 다수개의 제 2가이드 홀이 형성되는 지지부들;

   상기 프로브 블록들과 상기 지지부들의 사이에 배치되며, 상기 제1 및 제2가이드홀들과 연동되는 제3가이드홀이 형성되고, 양단이 상기 지지부들의 외측으로 연장되어 상기 지지부의 양단을 에워싸도록 벤딩되는 연성 회로 기판들;

   상기 지지부들의 저부에 위치되며, 상단이 상기 연장되어 상기 지지부의 하단으로 인입되는 연성 회로 기판들의 양단과 전기적으로 접속되고 상기 연성 회로 기판들로부터 테스트 신호를 전송받는 전기적 연결 수단들을 구비하는 인터 포저부;

   상기 인터 포저부의 하단을 지지하며, 상기 전기적 연결 수단들의 하단과 전기적으로 연결되고 상기 테스트 신호를 전송받는 회로 기판을 포함하는 것을 특징으로 하는 프로브 카드.
10. 제 9항에 있어서,

    상기 지지부들은 실리콘 웨이퍼이고,

    상기 제 1가이드 홀들과 상기 제 2가이드 홀들 및 상기 제3가이드홀들에는 상기 지지부가 대응되는 프로브 블록에 밀착 결합되기 위한 결합 부재가 삽입되는 것을 특징으로 하는 프로브 카드.
11. 측정 대상 칩 패드들에 접촉하는 프로브들과 상기 프로브들이 장착되며 상기 프로브들을 에워싸는 방향을 따라 형성되는 다수개의 제 1가이드 홀이 형성되는 복수개의 프로브 블록들;

    상기 프로브 블록들에 각각 대응되도록 서로 분리되며, 상기 다수개의 제 1가이드 홀과 연통되는 다수개의 제 2가이드 홀이 형성되고, 상기 프로브 하단과 전기적으로 연결되는 배선들이 상면에 형성되는 제1공간변환기들;

    상기 제1공간변환기들 하부에서 상기 제1공간변환기들을 지지하는 프레임;및

    상기 프레임의 하단을 지지하며 상기 제1공간변환기들과 전기적으로 연결되고 테스트 신호를 전송하는 회로기판을 구비하며,

    상기 제1공간변환기들은,

    상기 프로브의 하단과 직접 접속하는 상기 배선들이 상면에 형성되며, 상기 회로기판에 연결되도록 연장되는 연성회로기판; 및

    상기 연성회로기판의 하부에서, 상기 연성회로기판이 대응되는 프로브 블록과 밀착되도록 지지하는 지지부를 구비하는 것을 특징으로 하는 프로브 카드.
12. 제 11항에 있어서,

    상기 프레임에는 상기 제 1공간 변환기와 상기 프로브 블록들을 얼라인 하기 위하여 상기 제 2가이드 홀들과 연통되는 제 3가이드 홀이 형성되고,

    상기 연성회로기판은,

    끝단에 커넥터가 형성되어 상기 회로기판과 연결되며, 상기 커넥터는 BTB(Board To Board)커넥터인 것을 특징으로 하는 프로브 카드.
13. 제 11항에 있어서,

    상기 연성회로기판은,

    끝단에 이방성 전도필름(ACF)을 사용하여 연결되는 것을 특징으로 하는 프로브 카드.
14. 제 11항에 있어서,

    상기 제1공간변환기들의 상기 지지부는 실리콘웨이퍼이며,

    상기 제 2가이드 홀들은 상기 지지부 및 상기 연성회로기판에 형성되어 상기 연성회로기판의 상면에 형성된 배선들과 상기 프로브들 사이의 얼라인(align)을 맞추고,

    상기 제 1가이드 홀들과 상기 제 2가이드 홀들에는,

    상기 제1공간변환기가 대응되는 프로브 블록에 밀착결합되도록 하는 결합부재가 삽입되는 것을 특징으로 하는 프로브 카드.
15. 제 11항에 있어서,

    상기 지지부와 상기 연성회로기판은 접착 고정되며,

    상기 제 2가이드 홀들은 상기 지지부 및 상기 연성회로기판에 형성되어 상기 연성회로기판의 상면에 형성된 배선들과 상기 프로브들 사이의 얼라인(align)을 맞추고,

    상기 제 1가이드 홀들과 상기 제 2가이드 홀들에는,

    상기 제1공간변환기가 대응되는 프로브 블록에 밀착결합되도록 하는 결합부재가 삽입되는 것을 특징으로 하는 프로브 카드.
16. 제 14항에 있어서,

    상기 프레임은,

    상기 회로기판과 전기적으로 연결되어 상기 테스트신호를 전송하는 전기적 연결수단들을 더 구비하고,

    상기 연성회로기판의 상면의 배선들을 상기 지지부의 하면까지 전기적으로 연결시키는 비아홀이 상기 제1공간변환기에 형성되고,

    상기 전기적 연결수단들이 상기 비아홀과 전기적으로 접촉되고,

    상기 전기적 연결 수단들은 상기 프레임에 형성되는 홀에 배치되는 것을 특징으로 하는 프로브 카드.
17. 제 11항에 있어서,

    상기 제1공간변환기들의 상기 연성회로기판은,

    적어도 하나 이상의 층으로 구성되어, 각 층의 끝단 부분이 대응되는 프로브 블록 방향으로 드러나도록 계단형식으로 적층되며 상면에 상기 배선들이 형성되어 대응되는 프로브에 직접 접촉되며,

    상기 지지부는, 실리콘 웨이퍼 공간 변환기로 형성되고,

    상면에 반도체 공정에 의해서 배선이 형성되어 대응되는 프로브에 직접 접촉되며, 상면의 배선들을 하면까지 전기적으로 연결시키는 비아홀이 형성되는 것을 특징으로 하는 프로브 카드.
18. 제 17항에 있어서,

    상기 프레임은,

    상기 회로기판과 전기적으로 연결되어 상기 테스트신호를 전송하는 전기적 연결수단들을 더 구비하고,

    상기 전기적 연결수단들이 상기 지지부의 비아홀과 전기적으로 접촉되고,

    상기 전기적 연결 수단들은 상기 프레임에 형성되는 홀에 배치되는 것을 특징으로 하는 프로브 카드.

Images