JP4757630B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP4757630B2
JP4757630B2 JP2005380381A JP2005380381A JP4757630B2 JP 4757630 B2 JP4757630 B2 JP 4757630B2 JP 2005380381 A JP2005380381 A JP 2005380381A JP 2005380381 A JP2005380381 A JP 2005380381A JP 4757630 B2 JP4757630 B2 JP 4757630B2
Authority
JP
Japan
Prior art keywords
inspection
input
output
inspection object
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005380381A
Other languages
English (en)
Other versions
JP2007178406A (ja
Inventor
重樹 石川
崇 仁平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Priority to JP2005380381A priority Critical patent/JP4757630B2/ja
Priority to KR1020087018416A priority patent/KR101021253B1/ko
Priority to CN2006800491242A priority patent/CN101346632B/zh
Priority to PCT/JP2006/325756 priority patent/WO2007074765A1/ja
Priority to TW095149164A priority patent/TW200734650A/zh
Publication of JP2007178406A publication Critical patent/JP2007178406A/ja
Application granted granted Critical
Publication of JP4757630B2 publication Critical patent/JP4757630B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、複数の検査対象に対して所定の検査を同時に行う際に使用するプローブカードに関するものである。
従来、例えば液晶ディスプレイを構成する液晶パネルのドライバ回路等に、ＴＡＢ(Tape Automated Bonding)やＣＯＦ(Chip On Film)等のＴＣＰ（Tape Carrier Package）と呼ばれるＩＣパッケージを用いた構成が知られている。このＴＣＰは、表面に所定の配線パターンが形成された薄膜のフィルム状の基材に、ＬＳＩ（Large Scale Integrated Circuit）等の半導体チップを搭載することによって形成される。
ＴＣＰを製造する際には、他の半導体集積回路の場合と同様に不良品を検出するために電気特性に関する検査が行われる。より具体的には、フィルム基材上に形成された配線パターンにおける電気的な短絡および断線の有無の検査（導通検査）や、半導体チップを搭載した後に配線パターンを介して半導体チップに所定の検査信号を入出力する動作特性検査等が行われる。
ところで、近年の半導体集積回路は、高速演算処理を実現するために高周波数を有する電気信号を用いて動作する構造を有するようになってきている。高周波数の検査信号を検査対象に入出力するための配線構造をエナメル線等の導線によって構成した場合には、検査信号の波形が鈍りやすくなり、高周波測定性能に障害が発生しやすいという問題を有する。そのため、かかる問題の対策として、検査信号を伝送する配線構造を同軸ケーブルを用いて実現する検査システムが提案されている（例えば、特許文献１および２を参照）。
特許第２９７１７０６号公報 特許第３３５７２９４号公報
しかしながら、複数の検査対象に対して高周波数の電気信号を伝送することによって同時に検査を行うような場合、隣接する検査対象に対して、一方の検査対象の入力側と他方の検査対象の出力側との配線付近でクロストークが発生する場合があった。より具体的には、高周波数の電気信号を伝送する場合、電源電圧として３Ｖ以上の電圧が印加されるため、検査時に大きな電磁波が発生し、他の配線へのクロストークの影響が無視できなくなる場合があった。この場合、他方の検査対象の出力配線に電磁誘導によるノイズ等の影響が生じ、検査自体ができなくなってしまうこともあった。
本発明は、上記に鑑みてなされたものであり、隣接する検査対象間でのクロストークの影響を抑制することができるプローブカードを提供することを目的とする。
上述した課題を解決し、目的を達成するために、請求項１記載の発明は、複数の検査対象と検査用の信号を生成する回路構造との間を電気的に接続し、前記複数の検査対象の少なくとも一部に対して前記検査用の信号を同時に入出力可能なプローブカードであって、導電性材料から成り、前記検査対象と接触して電気信号の入力または出力の少なくともいずれか一方を行う複数のプローブと、前記回路構造に対応する配線パターンを有する基板と、前記複数のプローブのいずれかに対して一端が電気的に接続され、前記検査対象への入力信号を伝送する複数の入力用導線と、前記基板に対して一端が電気的に接続され、他端が前記複数の入力用導線のいずれかまたは前記複数のプローブのいずれかと電気的に接続された複数の同軸ケーブルと、前記複数のプローブのいずれかに対して一端が電気的に接続され、前記検査対象からの出力信号を伝送する複数の出力用導線と、導電性材料から成り、隣接する二つの前記検査対象のうち一方の検査対象に接続される前記出力用導線と他方の検査対象に接続される前記入力用導線とが交差する領域の近傍に設けられたシールド板と、を備えたことを特徴とする。
請求項２記載の発明は、請求項１記載の発明において、隣接する二つの前記検査対象のうち一方の検査対象に接続される前記出力用導線と他方の検査対象に接続される前記入力用導線とが交差する領域の近傍で、前記一方の検査対象に接続される前記出力用導線を束ね、導電性材料から成るシールド部材をさらに備えたことを特徴とする。
請求項３記載の発明は、請求項１または２記載の発明において、前記基板は、前記複数の検査対象にグランド電位を供給し、検査対象ごとに前記基板の異なる領域に分離して形成されたグランド層を有することを特徴とする。
請求項４記載の発明は、請求項１〜３のいずれか一項記載の発明において、前記基板は、前記複数の検査対象に対する入力端子群と出力端子群とを備え、同一の前記検査対象に対する入力用端子群と出力用端子群とが当該基板の異なる領域に分離して形成されたことを特徴とする。
本発明に係るプローブカードによれば、導電性材料から成り、検査対象と接触して電気信号の入力または出力の少なくともいずれか一方を行う複数のプローブと、検査用の信号を生成する回路構造に対応する配線パターンを有する基板と、前記複数のプローブのいずれかに対して一端が電気的に接続され、前記検査対象への入力信号を伝送する複数の入力用導線と、前記基板に対して一端が電気的に接続され、他端が前記複数の入力用導線のいずれかまたは前記複数のプローブのいずれかと電気的に接続された複数の同軸ケーブルと、前記複数のプローブのいずれかに対して一端が電気的に接続され、前記検査対象からの出力信号を伝送する複数の出力用導線と、導電性材料から成り、隣接する二つの前記検査対象のうち一方の検査対象に接続される前記出力用導線と他方の検査対象に接続される前記入力用導線とが交差する領域の近傍に設けられたシールド板と、を備えたことにより、隣接する検査対象間でのクロストークの影響を抑制することが可能となる。
以下、添付図面を参照して本発明を実施するための最良の形態（以後、「実施の形態」と称する）を説明する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、それぞれの部分の厚みの比率などは現実のものとは異なる場合もあることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれる場合があることは勿論である。
図１は、本発明の一実施の形態に係るプローブカードの概略構成を模式的に示す平面図である。また、図２は、図１の矢視Ａ方向から見た側面および検査時の状態を模式的に示す図である。これらの図に示すプローブカード１は、薄膜のフィルム状の基材に半導体チップが搭載されて成るＴＡＢの導通検査や動作特性検査を行う際に適用されるものである。
プローブカード１は、ＴＡＢ１００が有する電極パッド１０１と接触する複数のプローブ２と、複数のプローブ２をＴＡＢ１００の配線パターンに適合するパターンで収容保持するプローブホルダ３と、複数のプローブ２のうちＴＡＢ１００への信号入力用のプローブ２のいずれかに対して一端が電気的に接続した複数の入力用導線４と、一端が入力用導線４のいずれかの他端と接続された複数の同軸ケーブル５と、複数のプローブ２のうちＴＡＢ１００からの信号出力用のプローブ２に対して一端が電気的に接続した複数の出力用導線６と、同軸ケーブル５の他端および出力用導線６の他端を接続して固定する基板７と、隣接する入力用導線４と出力用導線６との間に設けられた電磁波遮蔽用のシールド板８と、複数の出力用導線６を一括して束ねるパイプ状のシールド部材９と、を備える。
プローブ２は、ＴＡＢ１００が有する電極パッド１０１の配置パターンに対応して一方の先端が突出するようにしてプローブホルダ３に収容保持されており、各プローブ２の先端（図２の底面側）がＴＡＢ１００の複数の電極パッド１０１の表面に対して垂直な方向から所定圧で接触する。かかるプローブ２は、長手方向に伸縮自在に弾発付勢されている。このようなプローブ２として、従来から知られているプローブのいずれかを適用することができる。なお、プローブ２がニードル型の場合には、入力用導線４を介さずに同軸ケーブル５とプローブ２とを直接接続してもよい。
プローブホルダ３は、プローブ２の配設位置に応じた孔部を有し，複数のプローブ２を収容保持するプローブヘッド３１、プローブ２と電気的に接続する配線構造を空間的に変換して基板７へと中継する中継基板（スペーストランスフォーマ）３２、および中継基板３２と基板７との間に設けられ、配線を中継するインターポーザ３３を順次積層した構造を有する。なお、プローブホルダ３を、中継基板３２やインターポーザ３３を介すことなく、入力用導線４および出力用導線６とプローブ２とを直接接触させて電気的接続を実現する構造としてもよい。
プローブホルダ３では、二つの検査対象を同時に検査することが可能であるが、一般には複数の検査対象を同時に検査可能である。図１においては、個々の検査対象に対して接触する領域を接触領域３Ａ、３Ｂとしている。
図３は、ＴＡＢ１００の概略構成を模式的に示す平面図である。同図に示すＴＡＢ１００は、厚さが数十μｍ（マイクロメートル）程度のポリイミド等から形成された長尺のフィルム状の基材に、その長手方向に沿って複数の検査対象が規則的に配設されている。図３では、一つのＴＡＢ１００に連続して形成された二つの検査対象１００Ａおよび１００Ｂを示している。
検査対象１００Ａは、検査装置（電気検査テスタ、図示せず）からの入力信号を伝送する入力パッド群１０２Ａ、検査装置への出力信号を送出する出力パッド群１０３Ａ、および半導体チップ１０４Ａを有する。同様に検査対象１００Ｂも、入力パッド群１０２Ｂ、出力パッド群１０３Ｂ、および半導体チップ１０４Ｂを有する。入力パッド群１０２Ａおよび１０２Ｂ、ならびに出力パッド群１０３Ａおよび１０３Ｂを構成する複数の電極パッド１０１の配置パターンは、プローブホルダ３における複数のプローブ２の配置パターンと一致している。図３において、検査対象１００Ａの出力パッド群１０３Ａと検査対象１００Ｂの入力パッド群１０２Ｂとの距離は４.７５ｍｍ未満と非常に接近している。
検査対象１００Ａおよび１００Ｂへの入力信号は、半導体チップ１０４Ａおよび１０４Ｂを駆動させる電源電圧、高周波電気信号などである。このため、入力パッド群１０２Ａおよび１０２Ｂには、上記信号の信号入力端子やグランド電位供給用のグランド端子が含まれる。
以上の構成を有するＴＡＢ１００を検査する際、検査対象１００Ａの電極パッド１０１がプローブホルダ３の接触領域３Ａで保持されるプローブ２の先端と接触する一方、検査対象１００Ｂの電極パッド１０１がプローブホルダ３の接触領域３Ｂで保持されるプローブ２の先端と接触する。
引き続き、プローブカード１の構成を説明する。入力用導線４は、一端がプローブホルダ３に備わるプローブ２のいずれかと電気的に接続する一方で、他端が同軸ケーブル５のいずれかと電気的に接続し、プローブ２と同軸ケーブル５とを電気的に接続する。入力用導線４は、エナメル線、リード線等の単線またはより線によって形成される。出力用導線６も、入力用導線４と同様、エナメル線等によって形成される。なお、図１および図２では、記載が煩雑になるのを避けるため、入力用導線４、同軸ケーブル５、および出力用導線６のそれぞれ一部のみを記載するとともに、図１では入力用導線４等とグランド電極との配線を省略している。また、高周波信号を伝送しない伝送線（例えば電源電圧供給用の伝送線）に関しては、同軸ケーブル５を介さずに入力用導線４が基板７に接続してもよい。
基板７は、検査信号を同軸ケーブル５に対して出力するとともに出力用導線６からの出力信号を検査装置に出力する機能を有し、所定の回路構造を備えたプリント基板（ＰＣＢ）によって実現される。基板７は、ベークライトやエポキシ樹脂等の絶縁性物質を用いて形成され、複数のプローブ２と検査装置とを電気的に接続する。基板７には、入力用端子２１、出力用端子２６、および検査装置との接続用端子７１がそれぞれ複数個ずつ形成されており、入力用端子２１および出力用端子２６と接続用端子７１とは、ビアホール等によって立体的に形成された配線層（配線パターン）を介して接続されている。なお、図１では、記載を簡略化するために、入力用端子２１および出力用端子２６と接続用端子７１のそれぞれ一部のみを記載している。
基板７では、接触領域３Ａのプローブ２と接触する検査対象１００Ａにグランド電位を供給するグランド層７Ａと接触領域３Ｂのプローブ２と接触する検査対象１００Ｂにグランド電位を供給するグランド層７Ｂとを分離している。これにより、グランド層を検査装置のパフォーマンスボートレベルまで分離することができ、二つの検査対象１００Ａおよび１００Ｂに対してグランド層同士のクロストークの影響を最小限に抑えることが可能となる。
また、基板７では、同じ検査対象に対する入力用端子群２１Ｇと出力用端子群２６Ｇとを分離した領域に配設している。これにより、各検査対象の入力信号と出力信号とが干渉しないように配線をレイアウトすることが可能になる。
シールド板８は、アルミニウム等の導電性材料を用いて実現され、隣接する検査対象１００Ａの出力用導線６と検査対象１００Ｂの入力用導線４とが交差する領域の近傍すなわち接触領域３Ａと接触領域３Ｂとの境界付近に設けられ、グランド線２７を介してグランド電極２８と接続されている。このシールド板８を設けることにより、検査対象１００Ａの出力用導線６と検査対象１００Ｂの入力用導線４とによって生じる恐れのあるクロストークの影響を抑えることができる。なお、シールド板８を薄いフィルム状の金属やメッシュなどの柔軟な材質によって実現すれば、取り付けが容易となる。
シールド部材９は、シールド板８と同様にアルミニウム等の導電性材料をパイプ状に形成したものであり、隣接する検査対象１００Ａの出力用導線６と検査対象１００Ｂの入力用導線４とが交差する領域の近傍であってシールド板８の上方を含む近傍において、検査対象１００Ａの出力用導線６の少なくとも一部を束ねている。このシールド部材９は、出力用導線６を静電遮蔽して外部からのノイズの影響を抑制する機能を果たす。また、シールド部材９を設けることによって出力用導線６を容易に束ねることができるので、同軸ケーブル５と入力用導線４とを特別な中継用の基板を設けることなく接続することが可能となる。なお、検査対象１００Ａの出力用導線６の束に薄膜状のアルミニウムを巻き付けたものをシールド部材９としてもよい。
次に、図２を参照して入力用導線４、同軸ケーブル５、および出力用導線６の接続態様を説明する。入力用導線４は、その一端がインターポーザ３３および中継基板３２を介してプローブ２と電気的に接続される一方、他端が同軸ケーブル５の芯線５１と接続される。入力用導線４と芯線５１とは、ハンダ４５によって接続されている。
同軸ケーブル５の端部のうち、入力用導線４と接続する側と反対側の端部では、芯線５１は、基板７上に形成された入力用端子２１と接続する。入力用端子２１は、検査装置と電気的に接続されており、同軸ケーブル５は、その一端を入力用端子２１に接続することによって検査信号や電源電圧等を伝送することが可能となる。また、同軸ケーブル５の一端側では、被覆シールド５２がグランド線２２と接続され、このグランド線２２が基板７上に形成されたグランド端子２３と接続し、グランド電位が被覆シールド５２に対して供給される。
同軸ケーブル５の他端は、芯線５１が入力用導線４と接続されるされるとともに、被覆シールド５２がグランド線２４を介してグランド端子２５と接続され、グランド電位が供給される。このように、被覆シールド５２は両端からグランド電位を供給される構造を有することによって安定したグランド電位を保持し、外部からのノイズが芯線５１に伝わることを抑制する。なお、被覆シールド５２とグランド線２２および２４との接続はハンダ等によって行えばよい。
出力用導線６は、一端が中継基板３２を介してプローブ２と電気的に接続される一方で、他端が基板７に設けられる出力用端子２６に接続される。
複数の出力用導線６を束ねるシールド部材９は、グランド線２９を介してグランド端子２８と接続されている。これにより、シールド部材９による静電遮蔽効果を一段と向上させることができる。
以上説明した本発明の一実施の形態に係るプローブカードによれば、導電性材料から成り、検査対象と接触して電気信号の入力または出力の少なくともいずれか一方を行う複数のプローブと、検査用の信号を生成する回路構造に対応する配線パターンを有する基板と、前記複数のプローブのいずれかに対して一端が電気的に接続され、前記検査対象への入力信号を伝送する複数の入力用導線と、前記基板に対して一端が電気的に接続され、他端が前記複数の入力用導線のいずれかまたは前記複数のプローブのいずれかと電気的に接続された複数の同軸ケーブルと、前記複数のプローブのいずれかに対して一端が電気的に接続され、前記検査対象からの出力信号を伝送する複数の出力用導線と、導電性材料から成り、隣接する二つの前記検査対象のうち一方の検査対象に接続される前記出力用導線と他方の検査対象に接続される前記入力用導線とが交差する領域の近傍に設けられたシールド板と、を備えたことにより、隣接する検査対象間でのクロストークの影響を抑制することが可能となる。
また、本実施の形態によれば、複数の検査対象を同時に検査する際の一番の問題点である隣接検査対象間での入力用導線と出力用導線との間のクロストークの影響を最小限に抑えることが可能となる。
さらに、本実施の形態によれば、グランド層を検査対象ごとに基板の異なる領域に分離して形成することで、グランド側からの検査対象への影響を最小限にすることができる。
加えて、本実施の形態によれば、同一の検査対象に対する入力用端子群と出力用端子群とを基板の異なる領域に分離して形成することで、各検査対象の入力信号と出力信号とが干渉しないようにすることができる。
また、本実施の形態によれば、シールド部材を備えたことにより、信号用配線を途中で中継する中継部材等を介すことなく構成されるため、単純な構成でシールド作業が容易であり、かつシールド効果に優れた配線を実現することが可能となる。
（その他の実施の形態）
以上、本発明を実施するための最良の形態を詳述してきたが、本発明は上記一実施の形態によってのみ限定されるべきものではない。例えば、上述した一実施の形態においては、出力用導線をシールド部材によって束ねていたが、入力側で電源電圧を供給する電源線をシールドさせてもよい。
また、上記一実施の形態では、シングルエンド伝送方式を前提としていたが、ＲＳＤＳ（Reduced Swing Differential Signaling）またはＬＶＤＳ(Low Voltage Differential Signaling)等のディフェレンシャル伝送方式に対応させることも可能である。この場合には、導線をペアでより合わたものを用いることによって検査対象と検査装置との接続を図ってもよい。
なお、本発明に係るプローブカードは、ＴＡＢ以外の多様なデバイスの複数同時検査用としても適用可能である。
このように、本発明は、ここでは記載していないさまざまな実施の形態等を含みうるものであり、特許請求の範囲により特定される技術的思想を逸脱しない範囲内において種々の設計変更等を施すことが可能である。
本発明の一実施の形態に係るプローブカードの概略構成を模式的に示す平面図である。 図２の矢視Ａ方向から見た側面および検査時の状態を模式的に示す図である。 ＴＡＢの概略構成を模式的に示す平面図である。
符号の説明
１ プローブカード
２ プローブ
３ プローブホルダ
３Ａ、３Ｂ 接触領域
４ 入力用導線
５ 同軸ケーブル
６ 出力用導線
７ 基板
７Ａ、７Ｂ グランド層
８ シールド板
９ シールド部材
２１ 入力用端子
２１Ｇ 入力用端子群
２２、２４、２７、２９ グランド線
２３、２５、２８ グランド端子
２６ 出力用端子
２６Ｇ 出力用端子群
３１ プローブヘッド
３２ 中継基板
３３ インターポーザ
４５ ハンダ
５１ 芯線
５２ 被覆シールド
７１ 接続用端子
１００ ＴＡＢ
１００Ａ、１００Ｂ 検査対象
１０１ 電極パッド
１０２Ａ、１０２Ｂ 入力パッド群
１０３Ａ、１０３Ｂ 出力パッド群
１０４Ａ、１０４Ｂ 半導体チップ

Claims (4)

  1. 複数の検査対象と検査用の信号を生成する回路構造との間を電気的に接続し、前記複数の検査対象の少なくとも一部に対して前記検査用の信号を同時に入出力可能なプローブカードであって、
    導電性材料から成り、前記検査対象と接触して電気信号の入力または出力の少なくともいずれか一方を行う複数のプローブと、
    前記回路構造に対応する配線パターンを有する基板と、
    前記複数のプローブのいずれかに対して一端が電気的に接続され、前記検査対象への入力信号を伝送する複数の入力用導線と、
    前記基板に対して一端が電気的に接続され、他端が前記複数の入力用導線のいずれかまたは前記複数のプローブのいずれかと電気的に接続された複数の同軸ケーブルと、
    前記複数のプローブのいずれかに対して一端が電気的に接続され、前記検査対象からの出力信号を伝送する複数の出力用導線と、
    導電性材料から成り、隣接する二つの前記検査対象のうち一方の検査対象に接続される前記出力用導線と他方の検査対象に接続される前記入力用導線とが交差する領域の近傍に設けられたシールド板と、
    を備えたことを特徴とするプローブカード。
  2. 隣接する二つの前記検査対象のうち一方の検査対象に接続される前記出力用導線と他方の検査対象に接続される前記入力用導線とが交差する領域の近傍で、前記一方の検査対象に接続される前記出力用導線を束ね、導電性材料から成るシールド部材をさらに備えたことを特徴とする請求項１記載のプローブカード。
  3. 前記基板は、前記複数の検査対象にグランド電位を供給し、検査対象ごとに当該基板の異なる領域に分離して形成されたグランド層を有することを特徴とする請求項１または２記載のプローブカード。
  4. 前記基板は、前記複数の検査対象に対する入力端子群と出力端子群とを備え、
    同一の前記検査対象に対する入力用端子群と出力用端子群とが当該基板の異なる領域に分離して形成されたことを特徴とする請求項１〜３のいずれか一項記載のプローブカード。
JP2005380381A 2005-12-28 2005-12-28 プローブカード Expired - Fee Related JP4757630B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005380381A JP4757630B2 (ja) 2005-12-28 2005-12-28 プローブカード
KR1020087018416A KR101021253B1 (ko) 2005-12-28 2006-12-25 프로브카드
CN2006800491242A CN101346632B (zh) 2005-12-28 2006-12-25 探针卡
PCT/JP2006/325756 WO2007074765A1 (ja) 2005-12-28 2006-12-25 プローブカード
TW095149164A TW200734650A (en) 2005-12-28 2006-12-27 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005380381A JP4757630B2 (ja) 2005-12-28 2005-12-28 プローブカード

Publications (2)

Publication Number Publication Date
JP2007178406A JP2007178406A (ja) 2007-07-12
JP4757630B2 true JP4757630B2 (ja) 2011-08-24

Family

ID=38217985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005380381A Expired - Fee Related JP4757630B2 (ja) 2005-12-28 2005-12-28 プローブカード

Country Status (5)

Country Link
JP (1) JP4757630B2 (ja)
KR (1) KR101021253B1 (ja)
CN (1) CN101346632B (ja)
TW (1) TW200734650A (ja)
WO (1) WO2007074765A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5260163B2 (ja) * 2008-07-02 2013-08-14 日置電機株式会社 測定装置および測定方法
JP5260164B2 (ja) * 2008-07-04 2013-08-14 日置電機株式会社 測定装置および測定方法
KR101115958B1 (ko) * 2009-12-11 2012-02-22 (주)기가레인 프로브 카드
KR101455540B1 (ko) * 2013-10-07 2014-11-04 주식회사 세디콘 프로브 카드
CN103926433B (zh) * 2014-03-20 2016-06-08 上海华力微电子有限公司 探针卡
TWI620940B (zh) * 2016-11-14 2018-04-11 旺矽科技股份有限公司 探針卡及其多重訊號傳輸板
KR101962529B1 (ko) * 2017-01-03 2019-03-26 주식회사 텝스 Dc 패러미터 테스트를 위한 수직형 울트라-로우 리키지 프로브 카드
US10914757B2 (en) 2019-02-07 2021-02-09 Teradyne, Inc. Connection module
WO2023243250A1 (ja) * 2022-06-14 2023-12-21 住友電気工業株式会社 クロストーク測定方法及びクロストーク測定用プローブ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138618B1 (ko) * 1993-08-04 1998-06-15 이노우에 아끼라 프로브카드, 프로브카드용 동축 프로브빔 및 그 제조방법
KR950021486A (ko) * 1993-12-14 1995-07-26 문정환 집적소자의 노이즈 차폐장치
KR100227283B1 (ko) * 1997-08-22 1999-11-01 김충환 고주파용 프로브 카드
JP2002257898A (ja) * 2001-03-06 2002-09-11 Nec Corp 半導体装置検査用プローブ構造とその製造方法
JP2003344494A (ja) * 2002-05-24 2003-12-03 Nec Micro Systems Ltd エミュレータプローブ
JP2004117247A (ja) * 2002-09-27 2004-04-15 Advantest Corp 半導体試験装置のプローバインタフェース装置及び半導体試験装置のデバイスインターフェース装置
KR100702003B1 (ko) * 2003-01-18 2007-03-30 삼성전자주식회사 프로브 카드
JP2005183863A (ja) * 2003-12-24 2005-07-07 Renesas Technology Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
TW200734650A (en) 2007-09-16
CN101346632B (zh) 2011-03-30
JP2007178406A (ja) 2007-07-12
KR101021253B1 (ko) 2011-03-11
CN101346632A (zh) 2009-01-14
KR20080083020A (ko) 2008-09-12
TWI324256B (ja) 2010-05-01
WO2007074765A1 (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4757630B2 (ja) プローブカード
US6201398B1 (en) Non-contact board inspection probe
JPH08136582A (ja) 高周波用のプリント基板及びこれを用いたプローブカード
JP4929797B2 (ja) 半導体評価装置
TW201818083A (zh) 探針卡及其多重訊號傳輸板
JP2010002302A (ja) 検査用接触構造体
CN111220894A (zh) 探针装置、电气检查装置、以及电气检查方法
CN106782243B (zh) 一种显示基板、显示面板及显示装置
CN109587933B (zh) 一种电路转接板以及测试装置
JP2008210839A (ja) フレキシブル基板及び電子部品試験装置
US8466704B1 (en) Probe cards with minimized cross-talk
JP2001194405A (ja) 基板検査用プローブおよび基板検査方法
JP6199010B2 (ja) プローブカード
KR102277916B1 (ko) Bbt 검사를 위한 검사용 지그 및 이를 포함하는 검사장치
WO2021166340A1 (ja) 配線回路基板
JP4045841B2 (ja) プローブカード
US8476919B2 (en) Prober unit
JP7493952B2 (ja) 配線回路基板
TW202343000A (zh) 電連接裝置
JP7230089B2 (ja) コプレーナ線路とコネクタとの接続構造及び接続方法、並びにそれを用いたサンプリングオシロスコープ
JP4418883B2 (ja) 集積回路チップの試験検査装置、集積回路チップの試験検査用コンタクト構造体及びメッシュコンタクト
US20240168057A1 (en) Probe card for high-frequency testing
JP4979190B2 (ja) 検査プローブ治具
JP2005180922A (ja) 検査装置用ケーブルの配線構造
KR20230158977A (ko) 절연케이블 기반의 프로브카드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees