JP7493952B2 - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP7493952B2
JP7493952B2 JP2020024024A JP2020024024A JP7493952B2 JP 7493952 B2 JP7493952 B2 JP 7493952B2 JP 2020024024 A JP2020024024 A JP 2020024024A JP 2020024024 A JP2020024024 A JP 2020024024A JP 7493952 B2 JP7493952 B2 JP 7493952B2
Authority
JP
Japan
Prior art keywords
wiring
terminal
insulating layer
wiring pattern
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020024024A
Other languages
English (en)
Other versions
JP2021128813A5 (ja
JP2021128813A (ja
Inventor
仁人 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2020024024A priority Critical patent/JP7493952B2/ja
Priority to US17/798,810 priority patent/US12108529B2/en
Priority to CN202080095672.9A priority patent/CN115066726A/zh
Priority to PCT/JP2020/042346 priority patent/WO2021166340A1/ja
Publication of JP2021128813A publication Critical patent/JP2021128813A/ja
Publication of JP2021128813A5 publication Critical patent/JP2021128813A5/ja
Application granted granted Critical
Publication of JP7493952B2 publication Critical patent/JP7493952B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/16—Supporting the heads; Supporting the sockets for plug-in heads
    • G11B21/20—Supporting the heads; Supporting the sockets for plug-in heads while the head is in operative position but stationary or permitting minor movements to follow irregularities in surface of record carrier
    • G11B21/21—Supporting the heads; Supporting the sockets for plug-in heads while the head is in operative position but stationary or permitting minor movements to follow irregularities in surface of record carrier with provision for maintaining desired spacing of head from record carrier, e.g. fluid-dynamic spacing, slider
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/60—Fluid-dynamic spacing of heads from record-carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線回路基板に関する。
配線回路基板は、電子・電気機器などの種々の産業製品に利用される。そのような配線回路基板として、例えば、磁気ヘッドを備えるスライダと、スライダを変位させるための圧電素子とが実装される回路付サスペンション基板が知られている。
例えば、支持基板と、ベース絶縁層と、導体パターンとを、支持基板の厚み方向に順に備え、導体パターンが、磁気ヘッドと電気的に接続される磁気ヘッド端子と、磁気ヘッド端子に接続される信号配線と、圧電素子と電気的に接続される第１端子と、第１端子に接続される電源配線とを備え、信号配線および電源配線が互いに隣り合う回路付サスペンション基板が提案されている（例えば、特許文献１参照）。
特開２０１８－４１５２０号公報
しかし、特許文献１に記載の回路付サスペンション基板では、圧電素子に電気的に接続される電源配線が帯電し、電源配線と信号配線とが短絡する場合がある。
本発明は、第１配線と第２配線との短絡を抑制できる配線回路基板を提供する。
本発明［１］は、第１電子素子を実装するための第１実装領域と、第２電子素子を実装するための第２実装領域とを備える配線回路基板であって、金属支持層と、前記金属支持層の厚み方向の一方側に配置されるベース絶縁層と、前記ベース絶縁層の前記厚み方向の一方側に配置される導体層と、を備え、前記導体層は、前記第１実装領域内または前記第１実装領域に隣接して配置される第１端子と、前記第１端子に接続される第１配線とを有する第１配線パターンと、前記第２実装領域内または前記第２実装領域に隣接して配置される第２端子と、前記第２端子に接続され、前記第１配線に対して間隔を空けて配置される第２配線とを有する第２配線パターンと、前記金属支持層と電気的に接続されるシールド配線パターンと、を備え、前記シールド配線パターンは、前記第１配線と前記第２配線との間に配置されるシールド配線を備える、配線回路基板を含む。
このような構成によれば、シールド配線パターンが金属支持層と電気的に接続され、シールド配線パターンが備えるシールド配線が、第１配線と第２配線との間に配置される。そのため、第１配線および／または第２配線が帯電しても、第１配線と第２配線とが短絡することを抑制できる。
本発明［２］は、前記シールド配線パターンは、導通検査のための検査端子と、前記金属支持層と電気的に接続されるグランド接続部と、を有する、上記［１］に記載の配線回路基板を含む。
しかるに、配線回路基板にシールド配線パターンを設ける場合、シールド配線パターンの形成不良を検査するために、導通検査を実施することが望まれる。
上記の構成によれば、シールド配線パターンは、検査端子およびグランド接続部を有する。そのため、検査端子にプローブを接触させることができ、シールド配線パターンの導通検査を実施できる。
本発明［３］は、前記検査端子および前記グランド接続部の少なくともいずれか一方は、前記シールド配線の端部に位置する、上記［２］に記載の配線回路基板を含む。
このような構成によれば、検査端子およびグランド接続部の少なくともいずれか一方が、シールド配線の端部に位置するので、シールド配線パターンの導通検査により、シールド配線パターンの形成不良をより確実に検査できる。
本発明［４］は、前記ベース絶縁層の前記厚み方向の一方側に配置され、前記導体層を被覆するカバー絶縁層をさらに備え、前記第１端子、前記第２端子および前記検査端子は、前記カバー絶縁層から露出する、上記［２］または［３］に記載の配線回路基板を含む。
このような構成によれば、第１端子、第２端子および検査端子が、カバー絶縁層から露出するので、第１端子、第２端子および検査端子のそれぞれに対して、厚み方向一方側からプローブを接触させることができる。そのため、第１配線パターンと、第２配線パターンと、シールド配線パターンとの導通検査を一括して実施できる。
本発明の配線回路基板によれば、第１配線と第２配線との短絡を抑制できる。
図１は、本発明の配線回路基板の第１実施形態としての回路付サスペンション基板の平面図を示す。 図２は、図１に示す回路付サスペンション基板のＡ－Ａ断面図を示す。 図３Ａは、図１に示す回路付サスペンション基板のＢ－Ｂ断面図を示す。図３Ｂは、図１に示す回路付サスペンション基板のＣ－Ｃ断面図を示す。図３Ｃは、図１に示す回路付サスペンション基板のＤ－Ｄ断面図を示す。 図４は、第２実施形態としての回路付サスペンション基板のＤ－Ｄ断面図を示す。 図５は、第３実施形態としての回路付サスペンション基板のＤ－Ｄ断面図を示す。 図６は、第４実施形態としての回路付サスペンション基板のＤ－Ｄ断面図を示す。 図７は、第５実施形態としての回路付サスペンション基板のＤ－Ｄ断面図を示す。
本発明の配線回路基板の第１実施形態としての回路付サスペンション基板１を、図１～図３Ｃを参照して説明する。
図１に示すように、回路付サスペンション基板１は、所定方向に延びる略平帯状を有している。
図１において、紙面厚み方向は、回路付サスペンション基板１の厚み方向（第１方向）であり、紙面手前側が厚み方向の一方側（第１方向の一方側）、紙面奥側が厚み方向の他方側（第１方向の他方側）である。
図１において、紙面上下方向は、回路付サスペンション基板１の長手方向（第１方向と直交する第２方向）であり、紙面上側が長手方向の一方側（第２方向の一方側）、紙面下側が長手方向の他方側（第２方向の他方側）である。
図１において、紙面左右方向は、回路付サスペンション基板１の幅方向（第１方向および第２方向に直交する第３方向）であり、紙面右側が幅方向の一方側（第３方向の一方側）、紙面左側が幅方向の他方側（第３方向の他方側）である。具体的には、方向は、各図に記載の方向矢印従う。
また、以下において、特に言及しない場合、回路付サスペンション基板１の厚み方向を単に厚み方向とし、回路付サスペンション基板１の長手方向を単に長手方向とし、回路付サスペンション基板１の幅方向を単に幅方向とする。
回路付サスペンション基板１は、第１電子素子の一例としてのスライダ６と、第２電子素子の一例としての複数（２つ）の圧電素子７とを実装可能である。回路付サスペンション基板１は、第１実装領域１Ａと、複数（２つ）の第２実装領域１Ｂとを備える。
第１実装領域１Ａは、スライダ６を実装するための領域である。第１実装領域１Ａは、長手方向において回路付サスペンション基板１の一端部に位置する。第１実装領域１Ａは、幅方向において、複数（２つ）の第２実装領域１Ｂの間に位置する。
複数（２つ）の第２実装領域１Ｂは、圧電素子７を実装するための領域である。複数（２つ）の第２実装領域１Ｂは、長手方向において、第１実装領域１Ａに対して他方側に位置する。複数（２つ）の第２実装領域１Ｂは、幅方向に互いに間隔を空けて位置する。
図２に示すように、回路付サスペンション基板１は、金属支持層２と、ベース絶縁層３と、導体層４と、カバー絶縁層５とを、厚み方向の他方側から一方側に向かって順に備える。
１－１．金属支持層
図１に示すように、金属支持層２は、導体層４を支持する金属支持体であって、長手方向に延びている。なお、図１では、便宜上、金属支持層２および導体層４を実線にて示し、ベース絶縁層３およびカバー絶縁層５を省略している。
金属支持層２は、ステージ２０と、本体部２１とを備える。
ステージ２０は、長手方向において金属支持層２の一端部に位置する。ステージ２０は、厚み方向から見て、第１実装領域１Ａと、複数（２つ）の第２実装領域１Ｂと重なる。ステージ２０は、厚み方向から見てＨ字形状を有する。ステージ２０は、２つの凹部２０Ａを有する。２つの凹部２０Ａは、幅方向に間隔を空けて配置される。凹部２０Ａは、厚み方向から見て、第２実装領域１Ｂと重なる。凹部２０Ａは、幅方向におけるステージ２０の端縁から、幅方向の内側に向かって凹んでいる。
本体部２１は、ロードビーム（図示せず）に支持される部分である。本体部２１は、長手方向において、ステージ２０に対して他方側に位置する。本体部２１は、長手方向に延びる平帯状を有する。本体部２１は、長手方向におけるステージ２０の他端部に連続する。
金属支持層２の材料として、例えば、ステンレスなどの金属材料が挙げられる。金属支持層２の厚みは、特に限定されないが、例えば、１０μｍ以上３５μｍ以下である。
１－２．ベース絶縁層
図２に示すように、ベース絶縁層３は、厚み方向における金属支持層２の一方側、具体的には、金属支持層２の厚み方向の一方面に配置される。ベース絶縁層３は、導体層４に対応する所定のパターンを有する。ベース絶縁層３は、厚み方向において、金属支持層２と導体層４との間に位置する。
図３Ｃに示すように、ベース絶縁層３は、グランド開口３０を備える。グランド開口３０は、ベース絶縁層３において、本体部２１上に位置する部分に位置する。グランド開口３０は、ベース絶縁層３を厚み方向に貫通する。グランド開口３０は、本体部２１の厚み方向一方面をベース絶縁層３から露出させる。
ベース絶縁層３の材料として、例えば、ポリイミド樹脂などの合成樹脂が挙げられる。
ベース絶縁層３の厚みは、特に限定されないが、例えば、１μｍ以上１０００μｍ以下である。
１－３．導体層
図２に示すように、導体層４は、厚み方向におけるベース絶縁層３の一方側、具体的には、ベース絶縁層３の厚み方向の一方面に配置される。
図１に示すように、導体層４は、第１配線パターン４０と、第２配線パターン４１と、シールド配線パターン４２とを備える。
第１配線パターン４０は、第１端子の一例としての複数（４つ）のスライダ接続端子４０Ａと、複数（４つ）の外部接続端子４０Ｂと、複数（４つ）の信号配線４０Ｃとを備える。
複数（４つ）のスライダ接続端子４０Ａは、スライダ６が回路付サスペンション基板１に実装されたときに、接合材料（例えば、はんだなど）を介して、スライダ６と電気的に接続される。
複数のスライダ接続端子４０Ａは、長手方向における回路付サスペンション基板１の一端部に位置する。本実施形態において、複数のスライダ接続端子４０Ａは、第１実装領域１Ａに隣接して配置される。より詳しくは、複数のスライダ接続端子４０Ａは、長手方向において、第１実装領域１Ａに対して一方側に隣接して配置される。なお、複数のスライダ接続端子４０Ａは、第１実装領域１Ａ内に配置されてもよい。
複数のスライダ接続端子４０Ａは、幅方向に互いに間隔を空けて位置する。スライダ接続端子４０Ａは、長手方向に延びる矩形状を有する。
複数（４つ）の外部接続端子４０Ｂは、本体部２１がロードビーム（図示せず）に支持された状態で、外部基板８と電気的に接続される。
複数（４つ）の外部接続端子４０Ｂは、長手方向における回路付サスペンション基板１の他端部に位置する。複数の外部接続端子４０Ｂは、幅方向に互いに間隔を空けて位置する。外部接続端子４０Ｂは、長手方向に延びる矩形状を有する。
複数（４つ）の信号配線４０Ｃは、複数（４つ）のスライダ接続端子４０Ａと、複数（４つ）の外部接続端子４０Ｂとを電気的に接続する。複数（４つ）の信号配線４０Ｃは、長手方向に沿って延び、幅方向に互いに間隔を空けて位置する。複数（４つ）の信号配線４０Ｃは、幅方向において、２つの第２実装領域１Ｂの間を通る。複数（４つ）の信号配線４０Ｃは、第１配線の一例としての複数（２つ）のリード配線４０Ｄと、複数（２つ）のライト配線４０Ｅとを備える。
複数（２つ）のリード配線４０Ｄは、複数（４つ）のスライダ接続端子４０Ａのうち、幅方向一方側に位置する複数（２つ）のスライダ接続端子４０Ａに接続される。また、複数（２つ）のリード配線４０Ｄは、複数（４つ）の外部接続端子４０Ｂのうち、幅方向一方側に位置する複数（２つ）の外部接続端子４０Ｂに接続される。
複数（２つ）のリード配線４０Ｄは、複数（２つ）のライト配線４０Ｅに対して、幅方向の一方側に位置する。２つのリード配線４０Ｄは、リード信号を伝送する第１の差動信号配線対を構成する。スライダ接続端子４０Ａがスライダ６と電気的に接続され、外部接続端子４０Ｂが外部基板８と電気的に接続された状態で、２つのリード配線４０Ｄのうち、一方のリード配線４０Ｄには、第１のリード信号が伝送され、他方のリード配線４０Ｄには、第１のリード信号と逆位相の第２のリード信号が伝送される。
複数（２つ）のライト配線４０Ｅは、複数（４つ）のスライダ接続端子４０Ａのうち、幅方向他方側に位置する複数（２つ）のスライダ接続端子４０Ａに接続される。また、複数（２つ）のライト配線４０Ｅは、複数（４つ）の外部接続端子４０Ｂのうち、幅方向他方側に位置する複数（２つ）の外部接続端子４０Ｂに接続される。
２つのライト配線４０Ｅは、ライト信号を伝送する第２の差動信号配線対を構成する。スライダ接続端子４０Ａがスライダ６と電気的に接続され、外部接続端子４０Ｂが外部基板８と電気的に接続された状態で、２つのライト配線４０Ｅのうち、一方のライト配線４０Ｅには、第１のライト信号が伝送され、他方のライト配線４０Ｅには、第１のライト信号と逆位相の第２のライト信号が伝送される。
第２配線パターン４１は、複数（４つ）の素子接続端子４１Ａと、複数（２つ）の電源端子４１Ｂと、第２配線の一例としての複数（２つ）の電源配線４１Ｃと、複数（２つ）のグランド配線４１Ｄとを備える。
複数（４つ）の素子接続端子４１Ａは、複数（２つ）の圧電素子７が回路付サスペンション基板１に実装されたときに、接合材料（例えば、はんだなど）を介して、圧電素子７と電気的に接続される。素子接続端子４１Ａは、幅方向に延びる矩形状を有する。素子接続端子４１Ａは、各第２実装領域１Ｂ内に、２つずつ配置される。
各第２実装領域１Ｂに配置される２つの素子接続端子４１Ａは、第２端子の一例としての第１素子接続端子４１Ｅと、第２素子接続端子４１Ｆとからなる。言い換えれば、第１素子接続端子４１Ｅおよび第２素子接続端子４１Ｆは、第２実装領域１Ｂ内に配置される。なお、第１素子接続端子４１Ｅおよび第２素子接続端子４１Ｆは、第２実装領域１Ｂに隣接して配置されてもよい。
第１素子接続端子４１Ｅは、長手方向において、凹部２０Ａに対して他方側に位置する。第２素子接続端子４１Ｆは、長手方向において、第１素子接続端子４１Ｅに対して間隔を空けて位置する。第２素子接続端子４１Ｆは、凹部２０Ａに対して、第１素子接続端子４１Ｅの反対側に位置する。
複数（２つ）の電源端子４１Ｂは、本体部２１がロードビーム（図示せず）に支持された状態で、外部電源９と電気的に接続される。
複数（２つ）の電源端子４１Ｂは、長手方向における回路付サスペンション基板１の他端部に位置する。複数（２つ）の電源端子４１Ｂは、幅方向に互いに間隔を空けて位置する。複数（４つ）の外部接続端子４０Ｂは、幅方向において、複数（２つ）の電源端子４１Ｂの間に位置する。電源端子４１Ｂは、長手方向に延びる矩形状を有する。
電源配線４１Ｃは、第１素子接続端子４１Ｅと電源端子４１Ｂとに接続され、それらを電気的に接続する。複数（２つ）の電源配線４１Ｃは、長手方向に沿って延び、幅方向に互いに間隔を空けて位置する。複数（４つ）の信号配線４０Ｃは、幅方向において２つの電源配線４１Ｃの間を通る。２つの電源配線４１Ｃのうち、幅方向一方側の電源配線４１Ｃは、幅方向において、リード配線４０Ｄに対して一方側に間隔を空けて配置される。２つの電源配線４１Ｃのうち、幅方向他方側の電源配線４１Ｃは、幅方向において、ライト配線４０Ｅに対して他方側に間隔を空けて配置される。
グランド配線４１Ｄは、第２素子接続端子４１Ｆに接続され、第２素子接続端子４１Ｆとステージ２０とを電気的に接続する（接地する）。複数（２つ）のグランド配線４１Ｄは、幅方向に互いに間隔を空けて位置する。グランド配線４１Ｄは、第２素子接続端子４１Ｆから長手方向の一方側に延びる。グランド配線４１Ｄは、ベース絶縁層３が有する図示しない穴を介して、ステージ２０に接触（接地）する。
シールド配線パターン４２は、厚み方向から見て、本体部２１と重なる。シールド配線パターン４２は、電源配線４１Ｃとリード配線４０Ｄとの間に位置する。シールド配線パターン４２は、検査端子４２Ａと、シールド配線４２Ｂとを備える。
検査端子４２Ａは、シールド配線パターン４２の導通検査のために設けられる。検査端子４２Ａは、シールド配線パターン４２の導通検査が実施されるときに、第３プローブ１２が接触する（図３Ｃ参照）。検査端子４２Ａは、長手方向におけるシールド配線パターン４２の一端部に位置する。検査端子４２Ａは、長手方向における本体部２１の一端部に位置する。検査端子４２Ａは、ベース絶縁層３の厚み方向一方面に位置する。検査端子４２Ａは、長手方向に延びる矩形状を有する。
シールド配線４２Ｂは、検査端子４２Ａに接続され、検査端子４２Ａと本体部２１とを電気的に接続する（接地する）。これによって、シールド配線パターン４２は、金属支持層２と電気的に接続される。
シールド配線４２Ｂは、電源配線４１Ｃとリード配線４０Ｄとの短絡を抑制する。シールド配線４２Ｂは、長手方向に沿って延びる。シールド配線４２Ｂは、電源配線４１Ｃとリード配線４０Ｄとの間に配置される。シールド配線４２Ｂは、電源配線４１Ｃおよびリード配線４０Ｄと互いに隣り合う。シールド配線４２Ｂは、リード配線４０Ｄに対して、ライト配線４０Ｅの反対側に位置する。
図３Ｃに示すように、シールド配線４２Ｂは、配線本体４２Ｃと、グランド接続部４２Ｄとを有する。
配線本体４２Ｃは、ベース絶縁層３の厚み方向一方面に位置する。長手方向における配線本体４２Ｃの一端部は、検査端子４２Ａに接続される。言い換えれば、検査端子４２Ａは、長手方向におけるシールド配線４２Ｂの一端部に位置する。配線本体４２Ｃは、検査端子４２Ａから長手方向他方側に延びる。
グランド接続部４２Ｄは、長手方向におけるシールド配線４２Ｂの他端部に位置する。グランド接続部４２Ｄは、金属支持層２と電気的に接続される。より詳しくは、グランド接続部４２Ｄは、長手方向における配線本体４２Ｃの他端部に連続する。グランド接続部４２Ｄは、グランド開口３０に充填されて本体部２１と接触する。
導体層４の材料として、例えば、銅などの導体材料が挙げられる。導体層４の厚みは、例えば、１μｍ以上、好ましくは、３μｍ以上、例えば、２０μｍ以下、好ましくは、１２μｍ以下である。
１－４．カバー絶縁層
図３Ａ～図３Ｃに示すように、カバー絶縁層５は、導体層４を被覆するように、ベース絶縁層３の厚み方向の一方側、具体的には、ベース絶縁層３の厚み方向の一方面に配置される。
図３Ａおよび図３Ｂに示すように、カバー絶縁層５は、複数（４つ）のスライダ接続端子４０Ａおよび複数（４つ）の外部接続端子４０Ｂが露出するように、第１配線パターン４０を被覆する。また、カバー絶縁層５は、複数（４つ）の素子接続端子４１Ａおよび複数（２つ）の電源端子４１Ｂが露出するように、第２配線パターン４１を被覆する。
図３Ｃに示すように、カバー絶縁層５は、検査端子４２Ａが露出するように、シールド配線パターン４２を被覆する。詳しくは、カバー絶縁層５は、開口５０を有する。開口５０は、カバー絶縁層５を厚み方向に貫通する。開口５０は、検査端子４２Ａの厚み方向一方面を露出させる。
これによって、スライダ接続端子４０Ａの厚み方向一方面、電源端子４１Ｂの厚み方向一方面、素子接続端子４１Ａの厚み方向一方面、および、検査端子４２Ａの厚み方向一方面は、カバー絶縁層５から露出する。
カバー絶縁層５の材料として、例えば、ポリイミド樹脂などの合成樹脂が挙げられる。カバー絶縁層５の厚みは、例えば、１μｍ以上、好ましくは、２μｍ以上、例えば、１０μｍ以下、好ましくは、８μｍ以下である。
２．回路付サスペンション基板１における導通検査
次に、図３Ａ～図３Ｃを参照して、回路付サスペンション基板１における導通検査を説明する。
回路付サスペンション基板１における導通検査は、少なくともシールド配線４２Ｂの断線および／または短絡を検査する。本実施形態では、信号配線４０Ｃ、電源配線４１Ｃおよびシールド配線４２Ｂの断線および／または短絡を、図示しない検査冶具を用いて、一括して検査する。
図示しない検査冶具は、第１プローブ１０と、第２プローブ１１と、第３プローブ１２と、図示しない複数の第４プローブと、図示しない複数の第５プローブと、図示しない第６プローブとを有する。
図３Ａに示すように、第１プローブ１０は、導通検査において、スライダ接続端子４０Ａに対して厚み方向一方側から接触する。
図３Ｂに示すように、第２プローブ１１は、導通検査において、第１素子接続端子４１Ｅに対して厚み方向一方側から接触する。
図３Ｃに示すように、第３プローブ１２は、導通検査において、検査端子４２Ａに対して厚み方向一方側から接触する。なお、図示しないが、第１プローブ１０、第２プローブ１１および第３プローブ１２のそれぞれは、電圧を検出可能な電圧検知回路に電気的に接続されている。
図示しない複数の第４プローブは、導通検査において、複数の外部接続端子４０Ｂに対して厚み方向一方側から接触する。
図示しない複数の第５プローブは、導通検査において、複数の電源端子４１Ｂに対して厚み方向一方側から接触する。
図示しない第６プローブは、導通検査において、金属支持層２におけるベース絶縁層３が配置されていない部分に対して厚み方向一方側から接触する。なお、図示しないが、第４プローブ、第５プローブおよび第６プローブのそれぞれは、電圧を印加可能な電圧印加装置に電気的に接続されている。
次いで、電圧印加装置（図示せず）が、外部接続端子４０Ｂに接触する第４プローブ（図示せず）を介して、信号配線４０Ｃに電圧を印加する。そして、第１プローブ１０に接続される電圧検知回路（図示せず）が、電圧を検知するか否かにより、信号配線４０Ｃの断線および／または短絡を検査する。
また、電圧印加装置（図示せず）が、電源端子４１Ｂに接触する第５プローブ（図示せず）を介して、電源配線４１Ｃに電圧を印加する。そして、第２プローブ１１に接続される電圧検知回路（図示せず）が、電圧を検知するか否かにより、電源配線４１Ｃの断線および／または短絡を検査する。
また、電圧印加装置（図示せず）が、金属支持層２と接触する第６プローブ（図示せず）を介して、金属支持層２に電圧を印加する。そして、第３プローブ１２に接続される電圧検知回路（図示せず）が、電圧を検知するか否かにより、シールド配線４２Ｂの断線および／または短絡を検査する。
図１に示すように、上記した回路付サスペンション基板１では、シールド配線パターン４２が金属支持層２と電気的に接続され、シールド配線パターン４２が備えるシールド配線４２Ｂが、リード配線４０Ｄと電源配線４１Ｃとの間に配置される。そのため、リード配線４０Ｄおよび／または電源配線４１Ｃが帯電しても、リード配線４０Ｄと電源配線４１Ｃとが短絡することを抑制できる。
とりわけ、圧電素子７と電気的に接続される電源配線４１Ｃは、信号配線４０Ｃと比較して帯電しやすい。そして、電源配線４１Ｃが帯電し、リード配線４０Ｄと電源配線４１Ｃとが短絡すると、スライダ６が静電破壊されるという不具合がある。一方、上記の構成によれば、リード配線４０Ｄと電源配線４１Ｃとの短絡が抑制されているので、スライダ６の静電破壊を抑制することができる。
図３Ｃに示すように、シールド配線パターン４２は、シールド配線４２Ｂの一端部に位置する検査端子４２Ａと、シールド配線４２Ｂの他端部に位置するグランド接続部４２Ｄとを有する。そのため、検査端子４２Ａに第３プローブ１２を接触させることができ、シールド配線パターン４２の導通検査を実施できる。
図３Ａ～図３Ｃに示すように、スライダ接続端子４０Ａ、第１素子接続端子４１Ｅおよび検査端子４２Ａは、カバー絶縁層５から露出している。そのため、スライダ接続端子４０Ａ、第１素子端子４１Ｅおよび検査端子４２Ａのそれぞれに対して、厚み方向一方側からプローブ（第１プローブ１０、第２プローブ１１および第３プローブ１２）を接触させることができる。その結果、第１配線パターン４０と、第２配線パターン４１と、シールド配線パターン４２との導通検査を一括して実施できる。
＜第２実施形態＞
次に、図４を参照して、本発明の配線回路基板の第２実施形態について説明する。なお、第２実施形態では、上記した第１実施形態と同様の部材には同様の符号を付し、その説明を省略する。
第１実施形態では、検査端子４２Ａが、厚み方向一方側に露出されるが、本発明の配線回路基板は、これに限定されない。第２実施形態では、図４に示すように、検査端子４２Ａは、厚み方向他方側から露出している。この場合、ベース絶縁層３は、第１端子開口３１を有する。第１端子開口３１は、ベース絶縁層３を厚み方向に貫通する。金属支持層２は、第２端子開口２０Ｂを有する。第２端子開口２０Ｂは、金属支持層２を厚み方向に貫通する。第２端子開口２０Ｂは、厚み方向に第１端子開口３１と通じる。検査端子４２Ａは、第１端子開口３１に充填され、第２端子開口２０Ｂを介して、厚み方向他方側から露出する。
このような第２実施形態によっても、第１実施形態と同様の作用効果を奏することができる。
＜第３実施形態＞
次に、図５を参照して、本発明の配線回路基板の第３実施形態について説明する。なお、第３実施形態では、上記した第１実施形態と同様の部材には同様の符号を付し、その説明を省略する。
第１実施形態では、検査端子４２Ａが、長手方向におけるシールド配線パターン４２の一端部に位置し、グランド接続部４２Ｄは、長手方向におけるシールド配線パターン４２の他端部に位置するが、検査端子４２Ａの配置および個数と、グランド接続部４２Ｄの配置および個数は、これに限定されない。
第３実施形態では、図５に示すように、シールド配線４２Ｂは、配線本体４２Ｃと、第１グランド接続部４２Ｅと、第２グランド接続部４２Ｆとを有する。
第１グランド接続部４２Ｅは、長手方向におけるシールド配線４２Ｂの一端部に位置する。第２グランド接続部４２Ｆは、長手方向におけるシールド配線４２Ｂの他端部に位置する。より詳しくは、第１グランド接続部４２Ｅは、長手方向における配線本体４２Ｃの一端部に連続する。第２グランド接続部４２Ｆは、長手方向における配線本体４２Ｃの他端部に連続する。
この場合、ベース絶縁層３は、第１グランド開口３２と、第２グランド開口３３とを有する。第１グランド開口３２および第２グランド開口３３のそれぞれは、ベース絶縁層３を厚み方向に貫通する。第１グランド開口３２および第２グランド開口３３は、長手方向に互いに間隔を空けて位置する。第１グランド接続部４２Ｅは、第１グランド開口３２に充填されて本体部２１と接触する。第２グランド接続部４２Ｆは、第２グランド開口３３に充填されて本体部２１と接触する。
また、検査端子４２Ａは、シールド配線パターン４２において、第１グランド接続部４２Ｅと第２グランド接続部４２Ｆとの間に設けられる。検査端子４２Ａは、長手方向における配線本体４２Ｃの途中（一端部と他端部との間）に介在される。
このような第３実施形態によっても、第１実施形態と同様の作用効果を奏することができる。
＜第４実施形態＞
次に、図６を参照して、本発明の配線回路基板の第４実施形態について説明する。なお、第４実施形態では、上記した第１実施形態と同様の部材には同様の符号を付し、その説明を省略する。
第４実施形態では、図６に示すように、シールド配線パターン４２は、第１検査端子４２Ｇと、第２検査端子４２Ｈと、シールド配線４２Ｂとを備える。
第１検査端子４２Ｇおよび第２検査端子４２Ｈは、長手方向において互いに間隔を空けて位置する。第１検査端子４２Ｇは、長手方向におけるシールド配線パターン４２の一端部に位置する。第２検査端子４２Ｈは、長手方向におけるシールド配線パターン４２の他端部に位置する。
シールド配線４２Ｂは、第１検査端子４２Ｇと第２検査端子４２Ｈとの間に位置する。シールド配線４２Ｂは、第１検査端子４２Ｇおよび第２検査端子４２Ｈに接続される。
シールド配線４２Ｂは、第３実施形態と同様に、配線本体４２Ｃと、第１グランド接続部４２Ｅと、第２グランド接続部４２Ｆとを有する。また、ベース絶縁層３は、第３実施形態と同様に、第１グランド開口３２と、第２グランド開口３３とを有する。
第１グランド接続部４２Ｅは、第１検査端子４２Ｇと連続する。第１グランド接続部４２Ｅは、長手方向において第１検査端子４２Ｇに対して他方側に位置する。第２グランド接続部４２Ｆは、第２検査端子４２Ｈと連続する。第２グランド接続部４２Ｆは、長手方向において第２検査端子４２Ｈに対して一方側に位置する。
この場合、カバー絶縁層５は、第１開口５１と、第２開口５２とを有する。第１開口５１は、第１検査端子４２Ｇの厚み方向一方面を露出させる。第２開口５２は、第２検査端子４２Ｈの厚み方向一方面を露出させる。
なお、第４実施形態では、図示しないが、第３プローブ１２（図３Ｃ参照）が第１検査端子４２Ｇに接触し、図示しない第６プローブが第２検査端子４２Ｈに接触した状態で、導通検査が実施される。
このような第４実施形態によっても、第１実施形態と同様の作用効果を奏することができる。
＜第５実施形態＞
次に、図７を参照して、本発明の配線回路基板の第５実施形態について説明する。なお、第５実施形態では、上記した第１実施形態と同様の部材には同様の符号を付し、その説明を省略する。
第１実施形態では、シールド配線パターン４２は、検査端子４２Ａと、グランド接続部４２Ｄとを別々に備えるが、本発明は、これに限定されない。検査端子は、グランド接続部を兼ねてもよい。
第５実施形態では、図７に示すように、シールド配線パターン４２は、第４実施形態と同様に、第１検査端子４２Ｇおよび第２検査端子４２Ｈを備えており、第１検査端子４２Ｇは、第１グランド接続部を兼ね、第２検査端子４２Ｈは、第２グランド接続部を兼ねている。この場合、第４実施形態と同様に、ベース絶縁層３は、第１グランド開口３２と、第２グランド開口３３とを有し、カバー絶縁層５は、第１開口５１と、第２開口５２とを有する。
第１検査端子４２Ｇは、長手方向における配線本体４２Ｃの一端部に連続する。第１検査端子４２Ｇは、第１グランド開口３２に充填されて本体部２１と接触する。第２検査端子４２Ｈは、長手方向における配線本体４２Ｃの他端部に連続する。第２検査端子４２Ｈは、第２グランド開口３３に充填されて本体部２１と接触する。
このような第５実施形態によっても、第１実施形態と同様の作用効果を奏することができる。
＜変形例＞
上記した第１実施形態～第５実施形態では、シールド配線４２Ｂが、電源配線４１Ｃおよびリード配線４０Ｄと互いに隣り合うが、本発明の配線回路基板は、これに限定されない。例えば、シールド配線４２Ｂと、リード配線４０Ｄとの間に、その他の配線が配置されていてもよい。
また、上記した第１実施形態～第５実施形態では、配線回路基板の一例として、回路付サスペンション基板１を挙げるが、配線回路基板は、回路付サスペンション基板１に限定されない。配線回路基板は、金属支持層２を補強層として備える補強層付フレキシブルプリント配線板であってもよい。
このような変形例によっても、上記した第１実施形態と同様の作用効果を奏することができる。また、第１実施形態～第５実施形態および変形例は、適宜組み合わせることができる。
１ 回路付サスペンション基板
１Ａ 第１実装領域
１Ｂ 第２実装領域
２ 金属支持層
３ ベース絶縁層
４ 導体層
４０ 第１配線パターン
４０Ａ スライダ接続端子
４０Ｄ リード配線
４１ 第２配線パターン
４１Ｅ 第１素子接続端子
４２ シールド配線パターン
４２Ａ 検査端子
４２Ｂ シールド配線
４２Ｄ グランド接続部
４２Ｅ 第１グランド接続部
４２Ｆ 第２グランド接続部
４２Ｇ 第１検査端子
４２Ｈ 第２検査端子
５ カバー絶縁層
６ スライダ
７ 圧電素子

Claims (5)

  1. 第１電子素子を実装するための第１実装領域と、第２電子素子を実装するための第２実装領域とを備える配線回路基板であって、
    金属支持層と、
    前記金属支持層の厚み方向の一方側に配置されるベース絶縁層と、
    前記ベース絶縁層の前記厚み方向の一方側に配置される導体層と、を備え、
    前記導体層は、
    前記第１実装領域内または前記第１実装領域に隣接して配置される第１端子と、前記第１端子に接続される第１配線とを有する第１配線パターンと、
    前記第２実装領域内または前記第２実装領域に隣接して配置される第２端子と、前記第２端子に接続され、前記第１配線に対して間隔を空けて配置される第２配線とを有する第２配線パターンと、
    前記金属支持層と電気的に接続されるシールド配線パターンと、を備え、
    前記シールド配線パターンは、前記第１配線と前記第２配線との間に配置されるシールド配線を備えることを特徴とする、配線回路基板。
  2. 金属支持層と、
    前記金属支持層の厚み方向の一方側に配置されるベース絶縁層と、
    前記ベース絶縁層の前記厚み方向の一方側に配置される導体層と、を備え、
    前記導体層は、
    第１端子と、前記第１端子に接続される第１配線とを有する第１配線パターンと、
    第２端子と、前記第２端子に接続され、前記第１配線に対して間隔を空けて配置される第２配線とを有する第２配線パターンと、
    前記金属支持層と電気的に接続されるシールド配線パターンと、を備え、
    前記第１配線は、信号配線であり、
    前記第２配線は、電源配線であり、
    前記シールド配線パターンは、前記第１配線と前記第２配線との間に配置されるシールド配線を備えることを特徴とする、配線回路基板。
  3. 前記シールド配線パターンは、
    導通検査のための検査端子と、
    前記金属支持層と電気的に接続されるグランド接続部と、を有することを特徴とする、請求項１または２に記載の配線回路基板。
  4. 前記検査端子および前記グランド接続部の少なくともいずれか一方は、前記シールド配線の端部に位置することを特徴とする、請求項３に記載の配線回路基板。
  5. 前記ベース絶縁層の前記厚み方向の一方側に配置され、前記導体層を被覆するカバー絶縁層をさらに備え、
    前記第１端子、前記第２端子および前記検査端子は、前記カバー絶縁層から露出することを特徴とする、請求項３または４に記載の配線回路基板。
JP2020024024A 2020-02-17 2020-02-17 配線回路基板 Active JP7493952B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020024024A JP7493952B2 (ja) 2020-02-17 2020-02-17 配線回路基板
US17/798,810 US12108529B2 (en) 2020-02-17 2020-11-12 Wiring circuit board
CN202080095672.9A CN115066726A (zh) 2020-02-17 2020-11-12 布线电路基板
PCT/JP2020/042346 WO2021166340A1 (ja) 2020-02-17 2020-11-12 配線回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020024024A JP7493952B2 (ja) 2020-02-17 2020-02-17 配線回路基板

Publications (3)

Publication Number Publication Date
JP2021128813A JP2021128813A (ja) 2021-09-02
JP2021128813A5 JP2021128813A5 (ja) 2023-02-03
JP7493952B2 true JP7493952B2 (ja) 2024-06-03

Family

ID=77390583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020024024A Active JP7493952B2 (ja) 2020-02-17 2020-02-17 配線回路基板

Country Status (4)

Country Link
US (1) US12108529B2 (ja)
JP (1) JP7493952B2 (ja)
CN (1) CN115066726A (ja)
WO (1) WO2021166340A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004756A (ja) 2006-06-22 2008-01-10 Nitto Denko Corp 配線回路基板
JP2008010646A (ja) 2006-06-29 2008-01-17 Nitto Denko Corp 配線回路基板
JP2008276922A (ja) 2007-04-04 2008-11-13 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスク

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4339834B2 (ja) * 2005-08-23 2009-10-07 日東電工株式会社 回路付サスペンション基板の製造方法
US8097811B2 (en) 2007-04-04 2012-01-17 Dai Nippon Printing Co., Ltd. Substrate for suspension
US8758910B2 (en) * 2010-06-29 2014-06-24 Dai Nippon Printing Co., Ltd. Substrate for suspension, and production process thereof
JP5810492B2 (ja) * 2010-09-01 2015-11-11 大日本印刷株式会社 サスペンション用基板、サスペンション、およびサスペンション用基板の製造方法
JP6043613B2 (ja) * 2012-12-11 2016-12-14 日東電工株式会社 回路付サスペンション基板
JP6360707B2 (ja) * 2014-04-21 2018-07-18 日東電工株式会社 配線回路基板
JP6466680B2 (ja) * 2014-10-14 2019-02-06 日東電工株式会社 回路付サスペンション基板
JP6420643B2 (ja) 2014-11-28 2018-11-07 日東電工株式会社 回路付サスペンション基板
JP6533153B2 (ja) * 2015-12-07 2019-06-19 日東電工株式会社 回路付サスペンション基板、および、回路付サスペンション基板の製造方法
JP6687490B2 (ja) 2016-09-07 2020-04-22 日東電工株式会社 回路付サスペンション基板および回路付サスペンション基板の製造方法
JP6865643B2 (ja) * 2017-06-09 2021-04-28 日東電工株式会社 回路付サスペンション基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004756A (ja) 2006-06-22 2008-01-10 Nitto Denko Corp 配線回路基板
JP2008010646A (ja) 2006-06-29 2008-01-17 Nitto Denko Corp 配線回路基板
JP2008276922A (ja) 2007-04-04 2008-11-13 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスク

Also Published As

Publication number Publication date
US20230156914A1 (en) 2023-05-18
CN115066726A (zh) 2022-09-16
US12108529B2 (en) 2024-10-01
WO2021166340A1 (ja) 2021-08-26
JP2021128813A (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
US6201398B1 (en) Non-contact board inspection probe
US7692435B2 (en) Probe card and probe device for inspection of a semiconductor device
US10201077B2 (en) Suspension board assembly sheet having circuits, method of manufacturing the same and method of inspecting the same
JP4757630B2 (ja) プローブカード
US9648726B2 (en) Suspension board assembly sheet with circuits and manufacturing method of the same
KR20070046692A (ko) 반도체 장치의 시험 장치 및 반도체 장치의 시험 방법
US7948253B2 (en) Probe assembly
JP5079806B2 (ja) 検査用構造体
JP7493952B2 (ja) 配線回路基板
JP3604233B2 (ja) 検査用ヘッド
KR100393938B1 (ko) 반도체 집적회로의 검사장치
JP7101457B2 (ja) 電気的接続装置
KR100448528B1 (ko) 반도체장치의 검사장치 및 그를 이용한 반도체제조방법
KR101693001B1 (ko) 반도체 패키지 테스트 보드 및 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리
JP5258497B2 (ja) プリント配線板のはんだ接合検査用配線構造
JP2008226880A (ja) 回路基板およびこれを用いた電気的接続装置
JP4850284B2 (ja) 半導体装置の試験装置
JP2004361249A (ja) 基板検査装置
JP3357294B2 (ja) 回路基板検査装置のテストヘッド
JPH06180343A (ja) Ｉｃ測定装置用テストボード
JP3447496B2 (ja) 半導体搭載用配線板
CN116699183A (zh) 电连接装置
JP2011163850A (ja) プローブカード、電子装置の電気特性測定装置、電子装置の電気特性測定方法
KR20130051843A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
JPH09191169A (ja) 印刷配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240522

R150 Certificate of patent or registration of utility model

Ref document number: 7493952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150