JP2008004756A - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP2008004756A
JP2008004756A JP2006172744A JP2006172744A JP2008004756A JP 2008004756 A JP2008004756 A JP 2008004756A JP 2006172744 A JP2006172744 A JP 2006172744A JP 2006172744 A JP2006172744 A JP 2006172744A JP 2008004756 A JP2008004756 A JP 2008004756A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wirings
semiconductive layer
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006172744A
Other languages
English (en)
Other versions
JP4187757B2 (ja
JP2008004756A5 (ja
Inventor
Atsushi Ishii
淳 石井
Kyoya Oyabu
恭也 大薮
Visit Thaveeprungsriporn
タウィープランシーポン ビジット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2006172744A priority Critical patent/JP4187757B2/ja
Priority to DE602007013758T priority patent/DE602007013758D1/de
Priority to EP08169762A priority patent/EP2040519B1/en
Priority to EP07109738A priority patent/EP1871152B1/en
Priority to DE602007000582T priority patent/DE602007000582D1/de
Priority to CN2009101305631A priority patent/CN101557678B/zh
Priority to CN2007101280207A priority patent/CN101094561B/zh
Priority to US11/812,797 priority patent/US7737365B2/en
Publication of JP2008004756A publication Critical patent/JP2008004756A/ja
Publication of JP2008004756A5 publication Critical patent/JP2008004756A5/ja
Application granted granted Critical
Publication of JP4187757B2 publication Critical patent/JP4187757B2/ja
Priority to US12/382,266 priority patent/US8247700B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/13Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/1328Shrinkable or shrunk [e.g., due to heat, solvent, volatile agent, restraint removal, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/13Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/1352Polymer or resin containing [i.e., natural or synthetic]
    • Y10T428/139Open-ended, self-supporting conduit, cylinder, or tube-type article
    • Y10T428/1393Multilayer [continuous layer]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/25Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256Heavy metal or aluminum or compound thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/25Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256Heavy metal or aluminum or compound thereof
    • Y10T428/257Iron oxide or aluminum oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Laminated Bodies (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】静電気の帯電を効率的に除去することができ、しかも、導体パターンの早期の短絡を防止することのできる、配線回路基板を提供すること。
【解決手段】金属支持基板2の上に、ベース開口部11が形成されるように、ベース絶縁層3を形成し、ベース絶縁層3の上に、1対の配線9間の間隔D1が狭い中間領域14と、1対の配線9間の間隔D2が広い先端領域15Aおよび後端領域15Bとを有する導体パターン4と、ベース開口部11内に、グランド接続部7とを同時に形成し、後端領域15Bのみにおいて、ベース絶縁層3、導体パターン4およびグランド接続部7の各表面に、半導電性層5を形成し、ベース絶縁層3の上に、半導電性層5と、ベース絶縁層3とを被覆するように、カバー絶縁層6を形成する。
【選択図】図2

Description

本発明は、配線回路基板、詳しくは、電子部品が実装される回路付サスペンション基板などの配線回路基板に関する。
回路付サスペンション基板などの配線回路基板では、例えば、ステンレス箔などからなる金属支持基板と、金属支持基板の上に形成され、ポリイミド樹脂などからなるベース絶縁層と、ベース絶縁層上に形成され、銅箔などからなる導体パターンと、ベース絶縁層の上に形成され、導体パターンを被覆するポリイミド樹脂などからなるカバー絶縁層とを備えている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。
このような配線回路基板において、実装された電子部品の静電破壊を防止するために、回路付サスペンションのカバー絶縁層やベース絶縁層の表面に、金属薄膜と酸化金属層とを順次積層することにより半導電体層を形成して、その半導電体層によって、静電気の帯電を除去することが提案されている(例えば、特許文献1参照。)。
また、絶縁層の表面に、半導電体層を形成した後、導体層が露出するように、絶縁層および半導電体層を貫通する貫通孔を形成し、その貫通孔に接続端子を形成して、半導電体層を接続端子と接触させることにより、絶縁層および導体層の静電気の帯電を除去することが提案されている(例えば、特許文献2参照。)。
特開2004−335700号公報 特開2003−152383号公報
しかし、特許文献1では、半導電体層がカバー絶縁層やベース絶縁層の表面のみに形成されているので、導体層の静電気の帯電の除去が不十分であり、実装される電子部品の静電破壊を確実に防止することができないという不具合がある。
また、特許文献2では、半導電体層が、導体層ではなく、接続端子と接触しており、接続端子が形成されていない場合には、導体層の静電気の帯電を除去することができないという不具合がある。
そのため、回路付サスペンション基板31において、例えば、図12の斜線部分や図13に示すように、半導電性層35を、平面視においてカバー絶縁層36と同一位置において、カバー絶縁層36と、導体パターン34、ベース絶縁層33および金属支持基板32の各表面との間に連続して形成して、その半導電性層35により、導体パターン34に帯電する静電気を除去することが試案される。
しかるに、このような半導電層35が形成された回路付サスペンション基板31では、1対の配線37間(1対の配線37aおよび37b間や1対の配線37cおよび37d間)において、導体パターン34を形成する導体材料が、半導電性層35を伝って移動(イオンマイグレーション)して、やがて1対の配線37が短絡することがある。
そして、導体パターン34は、通常、回路付サスペンション基板31の先端部および後端部との間の中間領域R1においては、1対の配線37aおよびb間の間隔が狭く形成され、先端部および後端部の両端領域R2においては、1対の配線37aおよびb間の間隔が広く形成されている。そのため、カバー絶縁層36を、第1領域R1および第2領域R2を含むように形成し、半導電性層35を、そのカバー絶縁層36と同一位置に形成すると、第1領域R1に形成される半導電性層35では、第2領域R2の半導電性層35に比べて、1対の配線37aおよびb間の間隔が狭い分、導体パターン34が早期に短絡するという不具合がある。
本発明の目的は、静電気の帯電を効率的に除去することができ、しかも、導体パターンの早期の短絡を防止することのできる、配線回路基板を提供することにある。
上記目的を達成するために、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成される絶縁層と、前記絶縁層の上に形成され、間隔を隔てて配置される1対の配線を有する導体パターンと、前記絶縁層の上に形成され、前記金属支持基板および前記導体パターンと電気的に接続される半導電性層とを備え、前記導体パターンは、1対の前記配線間の間隔が狭い第1領域と、前記第1領域よりも1対の前記配線間の間隔が広い第2領域とを有し、前記半導電性層は、前記第2領域に設けられていることを特徴としている。
また、本発明の配線回路基板では、前記第2領域における1対の前記配線間の間隔は、20μm以上であることが好適である。
また、本発明の配線回路基板では、少なくとも1対の前記配線は、対向配置され、互いの電位が異なり、前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と電気的に接続され、カバー絶縁層が、前記半導電性層の上に形成されていることが好適である。
また、本発明の配線回路基板では、前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と接触していることが好適である。
また、本発明の配線回路基板では、前記絶縁層には、1対の前記配線の対向領域の外側片方において、厚み方向を貫通する開口部が形成されており、前記開口部から露出する前記金属支持基板の上には、前記金属支持基板および前記半導電性層と接触するグランド接続部が設けられていることが好適である。
また、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成される絶縁層と、前記絶縁層の上に形成され、間隔を隔てて配置される1対の配線を有する導体パターンと、前記絶縁層の上に形成され、前記金属支持基板および前記導体パターンと電気的に接続される半導電性層とを備え、前記半導電性層は、1対の前記配線間において、20μm以上の長さが確保されるように形成されていることを特徴としている。
本発明の配線回路基板では、金属支持基板および導体パターンと電気的に接続される半導電性層を備えている。そのため、導体パターンは、半導電性層を介して、金属支持基板と電気的に接続されているので、導体パターンに帯電する静電気を効率的に除去することができる。しかも、本発明の配線回路基板では、半導電性層は、導体パターンにおいて、1対の配線間の間隔が広い第2領域に設けられている。そのため、1対の配線間において、導体パターンを形成する導体材料が、半導電性層を伝って移動しても、それらの間隔が第1領域のそれより広いため、導体パターンの短絡が遅延され、導体パターンの早期の短絡を防止することができる。
その結果、実装される電子部品の静電破壊を確実に防止することができ、しかも、配線回路基板の接続信頼性の向上を長期にわたって図ることができる。
また、本発明の配線回路基板では、半導電性層は、1対の配線間において、20μm以上の長さが確保されるように形成されている。そのため、導体パターンを形成する導体材料が、半導電性層を伝って移動しても、導体パターンの短絡が遅延され、導体パターンの早期の短絡を有効に防止することができる。
その結果、実装される電子部品の静電破壊を確実に防止することができ、しかも、配線回路基板の接続信頼性の向上を長期にわたって有効に図ることができる。
図1は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図2は、図1に示す回路付サスペンション基板の長手方向に直交する方向(以下、単に幅方向という場合がある。)における断面図であって、左側図は、後述する後端領域における図1のA−A線断面図であり、右側図は、後述する中間領域における図1のB−B線断面図である。なお、図1では、金属支持基板2に対する導体パターン4の相対配置を明確に示すために、後述するベース絶縁層3およびカバー絶縁層6は一部を除いて省略されている。
図1において、この回路付サスペンション基板1は、ハードディスクドライブに搭載され、磁気ヘッド(図示せず)を実装して、その磁気ヘッドを、磁気ディスクとの間で相対的に走行させるときの空気流に抗して、磁気ディスクとの間に微小間隔を保持しながら支持する金属支持基板2に、磁気ヘッドとリード・ライト基板(外部)とを接続するための導体パターン4が一体的に形成されている。
導体パターン4は、磁気ヘッド側接続端子部8Aと、外部側接続端子部8Bと、これら磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bを接続するための複数の配線9とを、一体的に連続して備えている。
各配線9は、金属支持基板2の長手方向に沿って複数設けられ、金属支持基板2の幅方向において互いに間隔を隔てて対向して並列配置されている。
複数の配線9は、幅方向一方側に互いに対向して並列配置される一方の1対の配線9aおよび9bと、幅方向他方側に互いに対向して並列配置される他方の1対の配線9cおよび9dとから形成されている。一方の1対の配線9aおよび9bにおいて、一方の配線9aは、幅方向外側に配置され、他方の配線9bは、幅方向内側に配置されている。また、他方の1対の配線9cおよび9dにおいて、一方の配線9cは、幅方向内側に配置され、他方の配線9dは、幅方向外側に配置されている。
一方の1対の配線9aおよび9bには、互いに電位が異なり、常に電位差が形成されるリード信号またはライト信号が、それぞれ入力されている。また、他方の1対の配線9cおよび9dにも、互いに電位が異なり、常に電位差が形成されるリード信号またはライト信号が、それぞれ入力されている。
より具体的には、各配線9は、磁気ディスクのデータを読み込むためのリード配線であるか、または、磁気ディスクにデータを書き込むためのライト配線であるかのいずれかであって、その組合せにおいて、一方の1対の配線9aおよび9bでは、一方の配線9aがリード配線で他方の配線9bがライト配線であるかまたはその逆であり、他方の1対の配線9cおよび9dでは、一方の配線9cがリード配線で他方の配線9dがライト配線であるかまたはその逆であるように、組合せが選択されている。
磁気ヘッド側接続端子部8Aは、金属支持基板2の先端部に配置され、各配線9の先端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この磁気ヘッド側接続端子部8Aには、磁気ヘッドの端子部(図示せず)が接続される。
外部側接続端子部8Bは、金属支持基板2の後端部に配置され、各配線9の後端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この外部側接続端子部8Bには、リード・ライト基板の端子部(図示せず)が接続される。
また、金属支持基板2の先端部には、磁気ヘッドを実装するためのジンバル10が設けられている。ジンバル10は、磁気ヘッド側接続端子部8Aを長手方向において挟むように、金属支持基板2を切り抜くことによって形成されている。
そして、導体パターン4は、回路付サスペンション基板1の先端部および後端部の間に、第1領域としての中間領域14を有し、回路付サスペンション基板1の先端部および後端部に、第2領域としての先端領域15Aおよび後端領域15Bからなる両端領域15を有している。
導体パターン4は、図1および図2に示すように、中間領域14においては、各配線9間の間隔(並行する各配線9の長手方向と直交する方向に沿う間隔、以下同じ。)D1、より具体的には、一方の1対の配線9aおよび9b間の間隔D1aと、他方の1対の配線9cおよび9d間の間隔D1bとが、次に述べる両端領域15の間隔D2より狭く形成されており、より具体的には、各配線9間の間隔D1は、例えば、10〜100μm、好ましくは、15〜50μm、さらに好ましくは、17〜40μmに設定されている。
また、導体パターン4は、両端領域15においては、各配線9間の間隔D2、より具体的には、一方の1対の配線9aおよび9b間の間隔D2aと、他方の1対の配線9cおよび9d間の間隔D2bとが、上記した中間領域14の間隔D1より広く形成されており、より具体的には、各配線9間の間隔D2は、例えば、20μm以上、好ましくは、30μm以上、さらに好ましくは、40μm以上、通常、500μm以下に設定されている。
また、各配線9の幅(各配線9の長手方向に直交する方向の幅、以下同じ。)は、例えば、10〜100μm、好ましくは、15〜50μmである。
また、各端子部8(磁気ヘッド側接続端子部8Aおよび外部側接続端子部8B)間の間隔は、例えば、20〜1000μm、好ましくは、30〜800μm、各端子部8(磁気ヘッド側接続端子部8Aおよび外部側接続端子部8B)の幅は、例えば、20〜1000μm、好ましくは、30〜800μmである。
そして、この回路付サスペンション基板1は、図2の左側図に示すように、金属支持基板2と、金属支持基板2の上に形成される絶縁層としてのベース絶縁層3と、ベース絶縁層3の上に形成される導体パターン4と、金属支持基板2の上に形成されるグランド接続部7と、ベース絶縁層3の上に、導体パターン4およびグランド接続部7を被覆するように形成される半導電性層5と、半導電性層5の上に形成されるカバー絶縁層6とを備えている。
なお、グランド接続部7と半導電性層5とは、後で詳述するが、後端領域15Bのみに設けられている。
金属支持基板2は、上記した回路付サスペンション基板1の外形形状に対応する長手方向に延びる平板状の薄板から形成されている。
金属支持基板2の長さ(長手方向長さ、以下同じ。)および幅(幅方向長さ、以下同じ。)は、目的および用途により、適宜選択される。
ベース絶縁層3は、金属支持基板2の上に、導体パターン4が形成される部分に対応して、グランド接続部7が形成される部分と、金属支持基板2の周端部とが露出するパターンとして形成されている。
また、ベース絶縁層3には、グランド接続部7としての一方側グランド接続部7Aを形成するために、後端領域15Bにおける幅方向一方側(左側)において、導体パターン4の幅方向一方最外側の配線9aと、幅方向外側に間隔を隔てて、厚み方向を貫通するように開口される開口部としての一方側ベース開口部11Aが形成されている。また、ベース絶縁層3には、グランド接続部7としての他方側グランド接続部7Bを形成するために、後端領域15Bにおける幅方向他方側(右側)において、導体パターン4の幅方向他方最外側の配線9dと、幅方向外側に間隔を隔てて、厚み方向を貫通するように開口される開口部としての他方側ベース開口部11Bが形成されている。
なお、以下、一方側グランド接続部7Aおよび他方側グランド接続部7Bは、特に区別が必要でない場合には、単にグランド接続部7として説明する。また、一方側ベース開口部11Aおよび他方側ベース開口部11Bは、特に区別が必要でない場合には、単にベース開口部11として説明する。
ベース開口部11は、図1の破線に示すように、長手方向に延びる、平面視略矩形状に開口されている。
また、ベース絶縁層3の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
導体パターン4は、ベース絶縁層3の上で、上記したように互いに間隔を隔てて対向して並列配置される複数の配線9(配線9a、9b、9cおよび9d)と、各配線9の先端部および後端部にそれぞれ接続される磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bとを一体的に備える配線回路パターンとして形成されている。なお、以下、磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bは、特に区別が必要でない場合は、単に端子部8として説明する。
また、導体パターン4は、上記したように、1対の配線9間の間隔D1が狭い中間領域14と、中間領域14よりも、1対の配線9間の間隔D2が広い、先端領域15Aおよび後端領域15Bからなる両端領域15とを有しており、中間領域14の長手方向両端部から、各両端領域15(先端領域15Aおよび後端領域15B)が連続して形成されている。各両端領域15(先端領域15Aおよび後端領域15B)は、中間領域14との連続部分から長手方向外側に向かって次第に幅広(各配線9間の間隔が次第に広くなる幅広)となり、その後、1対の配線9間の間隔が上記した間隔(D2)を隔てて並列配置されるように形成されている。
なお、導体パターン4は、後端領域15Bのベース絶縁層3の上において、ベース開口部11が形成される領域が確保されるように、配置されている。
グランド接続部7は、図2の左側図に示すように、上記したベース絶縁層3のベース開口部11内に充填されるように形成される下部12と、下部12の上端から、ベース開口部11の周囲のベース絶縁層3の表面を被覆するように、厚み方向上側と、長手方向両側および幅方向両側とに、膨出するように形成される上部13とを、一体的に連続して備えている。
このグランド接続部7では、その下部12の下面が、金属支持基板2と接触している。
グランド接続部7の下部12の幅は、例えば、40〜2000μm、好ましくは、60〜500μm、グランド接続部7の上部13の幅は、例えば、70〜2060μm、好ましくは、90〜560μmである。また、グランド接続部7の下部12および上部13の長さは、目的、用途および製品のデザインに応じて、適宜選択される。
なお、この回路付サスペンション基板1は、図示しないが、目的および用途に応じて、必要により、導体パターン4およびグランド接続部7と半導電性層5との間に介在されるように、導体パターン4およびグランド接続部7を被覆する金属薄膜を備えている。
図示しない金属薄膜は、導体パターン4の表面およびグランド接続部7の上部13の表面に、すなわち、導体パターン4の各配線9の上面および側面と、グランド接続部7の上部13の上面および側面とに、必要により形成されている。
半導電性層5は、図1および図2に示すように、一方側に配置される一方側半導電性層5Aおよび他方側に配置される他方側半導電性層5Bを備えている。また、各半導電性層5は、各ベース開口部11を被覆するように、平面視略矩形に形成されている。なお、以下、一方側半導電性層5Aおよび他方側半導電性層5Bは、特に区別が必要でない場合には、単に半導電性層5として説明する。
半導電性層5は、図2に示すように、仮想線で示す第1カバー絶縁層6A(後述)に被覆されるベース絶縁層3の上に、導体パターン4およびグランド接続部7を被覆するように形成されている。すなわち、半導電性層5は、カバー絶縁層6(第1カバー絶縁層6A)と、ベース絶縁層3、導体パターン4およびグランド接続部7との間に介在されるように、形成されている。
これにより、半導電性層5は、その厚み方向下側において、導体パターン4、グランド接続部7およびベース絶縁層3と接触し、その厚み方向上側において、カバー絶縁層6(第1カバー絶縁層6A)と接触している。
また、半導電性層5の一方側半導電性層5Aおよび他方側半導電性層5Bは、それぞれ独立して設けられている。すなわち、一方側半導電性層5Aは、一方側グランド接続部7Aと、1対の配線9aおよび9bとを連続して被覆しており、これによって、配線9aおよび9bは、一方側半導電性層5Aを介して一方側グランド接続部7Aに電気的に接続されている。
一方、一方側半導電性層5Aは、一方の1対の配線9aおよび9bの対向領域SAに対する幅方向外側一方側(左側)において、一方側グランド接続部7Aの上部13と接触しており、その一方側グランド接続部7Aを介して金属支持基板2と、電気的に接続されている。
そのため、1対の配線9aおよび9bは、一方側半導電性層5Aおよび一方側グランド接続部7Aを介して、金属支持基板2と電気的に接続されている。
また、他方側半導電性層5Bは、他方側グランド接続部7Bと、1対の配線9cおよび9dとを連続して被覆しており、これによって、配線9cおよび9dは、他方側半導電性層5Bを介して他方側グランド接続部7Bに電気的に接続されている。
一方、他方側半導電性層5Bは、他方の1対の配線9cおよび9dの対向領域SBに対する幅方向外側他方側(右側)において、他方側グランド接続部7Bの上部13と接触しており、その他方側グランド接続部7Bを介して金属支持基板2と、電気的に接続されている。
そのため、1対の配線9cおよび9dは、他方側半導電性層5Bおよび他方側グランド接続部7Bを介して、金属支持基板2と電気的に接続されている。
また、一方側半導電性層5Aと他方側半導電性層5Bとは、図1に示すように、長手方向に沿う平面視略矩形状に形成されており、一方側の配線9bと他方側の配線9cとの間のベース絶縁層3が、長手方向に沿って露出するように、幅方向に、一方側の配線9bおよび他方側の配線9c間に間隔が隔てられるように形成されている。これによって、一方側半導電性層5Aと他方側半導電性層5Bとは、電気的に絶縁されている。
カバー絶縁層6は、図2に示すように、半導電性層5の上に形成され、より具体的には、後端領域15Bにおいては、半導電性層5を被覆し、かつ、ベース絶縁層3の周端部を露出するように、半導電性層5から露出するベース絶縁層3の上に形成され、先端領域15Aおよび中間領域14においては、導体パターン4を被覆し、かつ、ベース絶縁層3の周端部を、幅方向に沿って被覆するように、導体パターン4から露出するベース絶縁層3の上に連続して形成されている。
また、カバー絶縁層6には、図示しないが、導体パターン4の端子部8が露出するように、端子部8に対応する部分が開口されている。
カバー絶縁層6の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
なお、カバー絶縁層6は、後述する回路付サスペンション基板1の製造工程(図4(f)参照)において、第1カバー絶縁層6Aをエッチングレジストとして用いる場合には、第1カバー絶縁層6Aおよび第2カバー絶縁層6Bから形成される。
図3および図4は、図2に示す回路付サスペンション基板の製造工程を示す断面図である。なお、図3および図4において、左側図は後端領域における図1のA−A線断面図に対応する断面図であり、右側図は中間領域における図1のB−B線断面図に対応する断面図である。
次に、この回路付サスペンション基板1の製造方法について、図3および図4を参照して、説明する。
まず、この方法では、図3(a)に示すように、金属支持基板2を用意する。
金属支持基板2としては、例えば、ステンレス、42アロイ、アルミニウム、銅、銅−ベリリウム、りん青銅などの金属箔が用いられる。好ましくは、ステンレス箔が用いられる。金属支持基板2の厚みは、例えば、10〜51μm、好ましくは、15〜30μmである。
次いで、この方法では、図3(b)に示すように、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応し、かつ、ベース開口部11が形成されるパターンとして形成する。
ベース絶縁層3は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂からなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。
ベース絶縁層3を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、金属支持基板2の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成されるベース絶縁層3の厚みは、例えば、1〜35μm、好ましくは、8〜15μmである。
次いで、この方法では、図3(c)に示すように、導体パターン4を、ベース絶縁層3の上に、上記した配線回路パターンとして形成すると同時に、グランド接続部7を、ベース絶縁層3のベース開口部11から露出する金属支持基板2の上に、その下部12がベース絶縁層3のベース開口部11内に充填されるように、かつ、その上部13がベース絶縁層3におけるベース開口部11の周囲を被覆するように形成する。
導体パターン4およびグランド接続部7は、ともに同一の導体材料から形成され、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体材料からなり、好ましくは、銅からなる。また、導体パターン4およびグランド接続部7は、ベース絶縁層3および金属支持基板2(ベース絶縁層3のベース開口部11から露出する部分を含む。)の上面に、例えば、アディティブ法、サブトラクティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、導体パターン4およびグランド接続部7を、上記したパターンとして形成する。
アディティブ法では、まず、ベース絶縁層3および金属支持基板2の表面に、導体薄膜(種膜)を形成する。導体薄膜は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを順次積層する。
次いで、この導体薄膜の上面に、導体パターン4およびグランド接続部7のパターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜の上面に、電解めっきにより、導体パターン4およびグランド接続部7を同時に形成する。その後、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去する。
このようにして形成される導体パターン4では、その厚みが、例えば、3〜20μm、好ましくは、5〜20μmである。また、グランド接続部7の上部13の厚みは、例えば、3〜20μm、好ましくは、5〜20μmである。なお、グランド接続部7の下部12の厚みは、ベース絶縁層3の厚みと同一である。
次いで、この方法では、必要により、図示しないが、金属薄膜を、導体パターン4の表面およびグランド接続部7の表面に、形成する。
金属薄膜は、例えば、ニッケル、金、スズ、クロム、チタン、ジルコニウム、または、これらの合金などの金属からなり、好ましくは、ニッケルからなる。
また、金属薄膜は、例えば、導体パターン4の表面およびグランド接続部7の表面に、電解めっきまたは無電解めっきにより形成する方法、上記した金属をターゲットとしてスパッタリングする方法などにより、形成する。好ましくは、無電解ニッケルめっきにより、ニッケル薄膜からなる金属薄膜を形成する。
無電解めっきでは、例えば、上記した金属のめっき溶液に、図3(c)に示す製造途中の回路付サスペンション基板1を浸漬することにより、金属薄膜を形成する。
このようにして、必要により形成される金属薄膜は、その厚みが、例えば、0.01〜0.5μm、好ましくは、0.05〜0.3μmである。
次いで、この方法では、図3(d)に示すように、半導電性層5を、導体パターン4の表面(導体パターン4が金属薄膜に被覆される場合には、その金属薄膜の表面)と、グランド接続部7の上部13の表面(グランド接続部7の上部13が金属薄膜に被覆される場合には、その金属薄膜の表面)と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、連続するように形成する。
半導電性層5を形成する半導電性材料としては、金属または樹脂が用いられる。
金属は、例えば、酸化金属などが用いられ、酸化金属としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
酸化金属からなる半導電性層5の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法では、例えば、クロムなどの金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入するスパッタリング法によりスパッタリングした後、必要に応じて、加熱炉などを用いて、大気中で、50〜400℃、1分〜12時間、加熱により酸化することにより、酸化金属からなる半導電性層5を形成する。
反応性スパッタリングする方法では、例えば、スパッタリング装置において、クロムなどの金属をターゲットとして、酸素を含む反応性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層5を形成する。
酸化金属をターゲットとしてスパッタリングする方法では、例えば、スパッタリング装置において、酸化クロムなどの酸化金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層5を形成する。
また、このような半導電性層5は、例えば、特開2004−335700号公報の記載に準拠して形成することができる。
樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂としては、公知のイミド樹脂を用いることができ、例えば、ポリイミド、ポリエーテルイミド、ポリアミドイミドなどが用いられる。
イミド樹脂前駆体としては、例えば、特開2004−35825号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミック酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
導電性ポリマー粒子としては、例えば、ポリアニリン、ポリピロール、ポリチオフェンなどの粒子、またはこれらの誘導体の粒子が用いられる。好ましくは、ポリアニリン粒子が用いられる。なお、導電性ポリマー粒子は、ドーピング剤によるドーピングによって、導電性が付与される。
ドーピング剤としては、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。
ドーピングは、予め導電性ポリマー粒子を分散(溶解)する溶媒中に配合させておいてもよく、また、半導電性層5を形成した後、半導電性層5が形成された製造途中の回路付サスペンション基板1をドーピング剤の溶液に浸漬してもよい。
カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。
金属粒子としては、例えば、クロム、ニッケル、銅、チタン、ジルコニウム、インジウム、アルミニウム、亜鉛などの粒子が用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの粒子が用いられる。
これら導電性粒子は、単独使用または2種以上併用することができる。好ましくは、ITO粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
溶媒は、イミド樹脂またはイミド樹脂前駆体、および、導電性粒子を分散(溶解)できれば、特に制限されないが、例えば、N−メチル−2−ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が用いられる。また、これら溶媒は、単独使用または2種以上併用することができる。
そして、半導電性樹脂組成物は、上記したイミド樹脂またはイミド樹脂前駆体、導電性粒子、および、溶媒を配合することによって、調製することができる。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。
また、溶媒は、これらイミド樹脂またはイミド樹脂前駆体、および、導電性粒子の総量が、半導電性樹脂組成物に対して、例えば、1〜40重量%(固形分濃度)、好ましくは、5〜30重量%(固形分濃度)となるように、配合する。固形分濃度がこれより少なくても多くても、目的の膜厚に制御することが困難となる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン4の表面と、グランド接続部7の上部13の表面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱して乾燥する。
また、半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、乾燥後、そのイミド樹脂前駆体を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
これにより、半導電性層5を、導体パターン4の表面と、グランド接続部7の上部13の表面と、導体パターン4およびグランド接続部7の上部13から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、連続するように形成することができる。
このようにして形成された半導電性層5の厚みは、例えば、40μm以下、好ましくは、3〜20nmである。
また、この半導電性層5の表面抵抗値は、例えば、105〜1013Ω/□、好ましくは、105〜1011Ω/□、さらに好ましくは、106〜109Ω/□の範囲に設定される。半導電性層5の表面抵抗値がこれより小さいと、実装される磁気ヘッドの誤作動を生じる場合がある。また、半導電性層5の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
次いで、この方法では、図4(e)に示すように、第1カバー絶縁層6Aを、後端領域15Bにおいて、上記した半導電性層5と平面視において同一位置に、パターンとして形成する。
第1カバー絶縁層6Aは、ベース絶縁層3と同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
第1カバー絶縁層6Aを上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、半導電性層5の表面に塗布し、塗布されたワニスを乾燥して、第1カバー皮膜を形成する。次いで、第1カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成される第1カバー絶縁層6Aの厚みは、例えば、2〜10μm、好ましくは、3〜5μmである。
次いで、この方法では、図4(f)に示すように、第1カバー絶縁層6Aから露出する半導電性層5をエッチングにより除去する。
エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、第1カバー絶縁層6Aをエッチングレジストとして、ウエットエッチングする。
これにより、半導電性層5を、平面視において第1カバー絶縁層6Aと同一位置に、パターンとして形成することができる。
なお、この半導電性層5と上記したグランド接続部7を介して、1対の配線9は、金属支持基板2と電気的に接続されており、1対の配線9と金属支持基板2との間の抵抗値は、上記した半導電性層5の表面抵抗値および1対の配線9の間隔D2によるが、例えば、1×104〜1×1012Ω、好ましくは、1×105〜1×1010Ωの範囲になっている。
次いで、この方法では、図4(g)に示すように、第2カバー絶縁層6Bを、ベース絶縁層3の上に、後端領域15Bにおいては、第1カバー絶縁層6Aを被覆するように、先端領域15Aおよび中間領域14においては、導体パターン4を被覆するように形成することにより、カバー絶縁層6を上記したパターンとして形成する。
第2カバー絶縁層6Bは、第1カバー絶縁層6Aと同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
第2カバー絶縁層6Bを上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、第1カバー絶縁層6A、ベース絶縁層3および金属支持基板2の表面に塗布し、塗布されたワニスを乾燥して、第2カバー皮膜を形成する。次いで、第2カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターン(磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bが開口されるパターン)を形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成される第2カバー絶縁層6Bの厚みは、例えば、1〜40μm、好ましくは、1〜7μmである。
また、後端領域15Bにおいて、第1カバー絶縁層6Aおよび第2カバー絶縁層6Bが積層される部分における、これらの合計厚さは、例えば、3〜20μm、好ましくは、5〜15μmである。
このようにして第2カバー絶縁層6Bを、ベース絶縁層3の上に、上記したパターンとして形成することにより、第1カバー絶縁層6Aおよび第2カバー絶縁層6Bからなるカバー絶縁層6を形成する。
その後、図1に示すように、金属支持基板2を、化学エッチングによって切り抜いて、ジンバル10を形成するとともに、外形加工することにより、回路付サスペンション基板1を得る。
そして、この回路付サスペンション基板1では、金属支持基板2および導体パターン4と電気的に接続される半導電性層5を備えている。そのため、導体パターン4は、半導電性層5を介して、金属支持基板2と電気的に接続されているので、導体パターン5に帯電する静電気を効率的に除去することができる。
しかも、半導電性層5は、導体パターン4において、一方の1対の配線9aおよび9b間の間隔D2a、および、他方の1対の配線9cおよび9d間の間隔D2bがともに広い、後端領域15Bのみに設けられている。そのため、一方の1対の配線9aおよび9b間と、他方の1対の配線9cおよび9d間とのそれぞれにおいて、導体パターン4を形成する導体材料が、半導電性層5を伝って移動しても、それらの間隔D2が中間領域14の間隔D1より広いため、導体パターン4の短絡が遅延され、導体パターン4の早期の短絡を防止することができる。
とりわけ、導体パターン4は、後端領域15Bにおいては、各配線9間の間隔D2(一方の1対の配線9aおよび9b間の間隔D2a、および、他方の1対の配線9cおよび9d間の間隔D2b)が、20μm以上である。そのため、導体パターン4を形成する導体材料が、各半導電性層5(一方側半導電性層5Aおよび他方側半導電性層5B)を伝って移動しても、導体パターン4の短絡をより一層遅延させることができ、導体パターン4の早期の短絡をより一層有効に防止することができる。
つまり、回路付サスペンション基板1は、通常、磁気ヘッドを実装して使用するための製品寿命があるが、図12および図13に示す回路付サスペンション基板31では、その製品寿命に至る前に、導体パターン34の導体材料が1対の配線37間において、半導電性層35を伝って移動することにより、導体パターン34の短絡が生じてしまう場合がある。しかし、この回路付サスペンション基板1では、半導電性層5は、中間領域14には形成されず、後端領域15Bにのみ形成されるので、上記したように、導体パターン4の短絡が遅延され、それによって、その製品寿命の範囲であれば、導体パターン4の短絡が生じることを有効に防止することができる。
その結果、実装される磁気ヘッドの静電破壊を確実に防止することができ、しかも、回路付サスペンション基板1の接続信頼性の向上を長期にわたって図ることができる。
なお、上記した説明では、後端領域15Bに半導電性層5を形成したが、先端領域15Aに半導電性層5を形成することもできる。
また、上記した説明では、各半導電性層5(一方側半導電性層5Aおよび他方側半導電性層5B)を、独立して形成したが、図11に示すように、1つの半導電性層5を、4つの配線9a、9b、9cおよび9dと2つのグランド接続部7Aおよび7Bとに連続して、これらを被覆するように形成することもできる。
しかるに、図11に示すように、1つの半導電性層5を、4つの配線9a、9b、9cおよび9dと2つのグランド接続部7Aおよび7Bとに連続して、これらを被覆するように形成すると、一方の1対の配線9aおよび9b間に生じる電位差によって、1対の配線9aおよび9bの周囲に、幅方向に沿った、点線で示すループ状の電場Eが生じることがある。このようなループ状の電場Eが生じると、金属支持基板2の金属が、グランド接続部7からカバー絶縁層6に移動(イオンマイグレーション)する場合がある。また、他方の1対の配線9cおよび9d間に生じる電位差によっても、上記と同様に、金属支持基板2の金属が、グランド接続部7からカバー絶縁層6に移動(イオンマイグレーション)する場合がある。
しかし、図2に示すように、各半導電性層5を、上記したように一方側半導電性層5Aと他方側半導電性層5Bとにそれぞれ独立して形成すれば、一方側半導電性層5Aは、一方の1対の配線9aおよび9bの対向領域SAに対する幅方向外側一方側(左側)において、一方側グランド接続部7Aを介して金属支持基板2と電気的に接続され、かつ、一方の1対の配線9aおよび9bの対向領域SAに対する幅方向外側他方側(右側)において、金属支持基板2と電気的に遮断されている。また、他方側半導電性層5Bは、他方の1対の配線9cおよび9dの対向領域SBに対する幅方向外側他方側(右側)において、他方側グランド接続部7Bを介して金属支持基板2と電気的に接続され、かつ、他方の1対の配線9cおよび9dの対向領域SBに対する幅方向外側一方側(左側)において、金属支持基板2と電気的に遮断されている。そのため、一方の1対の配線9aおよび9b間の電位差、および、他方の1対の配線9cおよび9d間の電位差が生じていても、一方の1対の配線9aおよび9bの周囲に電場、および、他方の1対の配線9cおよび9dの周囲に電場、すなわち、図11の点線に示すようなループ状の電場Eが生じることを、確実に防止することができる。
そのため、金属支持基板2からカバー絶縁層6へのイオンマイグレーションを確実に防止することができる。
なお、上記説明においては、一方側グランド接続部7Aを、一方の1対の配線9aおよび9bの対向領域SAに対する幅方向外側一方側(図2における左側)のみに形成したが、例えば、図2の仮想線で示すように、一方の1対の配線9aおよび9bの対向領域SAに対する幅方向外側他方側(右側)のみに他方側グランド接続部7Aを形成し、その表面に一方側半導電性層5Aを形成することもできる。
また、他方側グランド接続部7Bについても同様であって、例えば、図2の仮想線で示すように、他方の1対の配線9cおよび9dの対向領域SBに対する幅方向外側一方側(左側)のみに、他方側グランド接続部7Bを形成し、その表面に他方側半導電性層5Bを形成することもできる。
また、上記した回路付サスペンション基板1の製造方法では、第1カバー絶縁層6Aを形成して、これをエッチングレジストとして、半導電性層5を形成したが、第1カバー絶縁層6Aを形成せずに、公知のエッチングレジスト17をレジストとして、半導電性層5を形成することもできる。
図5は、図3および図4に示す回路付サスペンション基板の製造工程の一部の、他の製造工程を示す断面図である。
この方法では、図3(d)に示すように、半導電性層5を、導体パターン4と、グランド接続部7と、ベース絶縁層3と、金属支持基板2との各表面に、連続するように形成した後、図5(a)に示すように、エッチングレジスト17を、後端領域15Bにおいて、上記した半導電性層5と平面視において同一位置に、上記したパターンとして形成する。
エッチングレジスト17は、例えば、ドライフィルムレジストなどを用いる公知の方法により、上記したパターンとして形成する。
次いで、この方法では、図5(b)で示すように、エッチングレジスト17から露出する半導電性層5をエッチング(ウエットエッチング)により除去する。
次いで、この方法では、図5(c)に示すように、エッチングレジスト17を、例えば、ウエットエッチングなどの公知のエッチング法または剥離によって、除去する。
次いで、この方法では、図5(d)に示すように、カバー絶縁層6を、上記したパターンとして、上記と同様に形成する。
例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、半導電性層5、ベース絶縁層3および金属支持基板2の表面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成されるカバー絶縁層6の厚みは、例えば、1〜40μm、好ましくは、1〜7μmである。
このようにして、第1カバー絶縁層6Aを形成せずに、公知のエッチングレジスト17をエッチングレジストとして、半導電性層5を形成することにより、回路付サスペンション基板1を得ることもできる。
この方法によれば、後端領域15Bにおいて、上記した第1カバー絶縁層6Aおよび第2カバー絶縁層6Bの積層部分におけるこれらの厚みと、第2カバー絶縁層6Bの厚みとの相違を生じさせることなく、均一な厚みのカバー絶縁層6を形成することができる。そのため、より薄型化が図られた回路付サスペンション基板1を得ることができる。
また、上記した説明では、回路付サスペンション基板1の半導電性層5を金属支持基板2と直接接触させずに、ベース絶縁層3に、厚み方向を貫通するベース開口部11を形成し、そのベース開口部11から露出する金属支持基板2の上にグランド接続部7を形成することにより、半導電性層5を、グランド接続部7を介して金属支持基板2と電気的に接続させたが、例えば、図6に示すように、回路付サスペンション基板1の半導電性層5を、金属支持基板2と直接接触させることもできる。
図6において、半導電性層5は、カバー絶縁層6(第1カバー絶縁層6A)に被覆されるベース絶縁層3および金属支持基板2の上に、導体パターン4を被覆するように形成されている。すなわち、半導電性層5は、金属支持基板2、ベース絶縁層3および導体パターン4と、カバー絶縁層6(第1カバー絶縁層6A)との間に介在されるように、形成されている。
これにより、半導電性層5は、その厚み方向下側において、金属支持基板2、ベース絶縁層3および導体パターン4と接触し、その厚み方向上側において、カバー絶縁層6(第1カバー絶縁層6A)と接触している。
半導電性層5と、金属支持基板2の上面との接触部分の長さ(長手方向長さ)は、目的および用途により適宜選択され、その幅(幅方向長さ)は、例えば、50〜50000μm、好ましくは、100〜20000μmである。
この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持基板2を用意し、次いで、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応するように、パターンとして形成し、次いで、導体パターン4を、ベース絶縁層3の上に、上記した配線回路パターンとして形成し、次いで、半導電性層5を、導体パターン4と、ベース絶縁層3と、金属支持基板2との各表面に、連続するように形成し、次いで、第1カバー絶縁層6Aを、後端領域15Bにおいて、上記した半導電性層5と平面視において同一位置に、パターンとして形成し、次いで、第1カバー絶縁層6Aから露出する半導電性層5をエッチングにより除去し、次いで、第2カバー絶縁層6Bを、ベース絶縁層3の上に、後端領域15Bにおいては、第1カバー絶縁層6Aを被覆するように、先端領域15Aおよび中間領域14においては、導体パターン4を被覆するように、ベース絶縁層3の上に形成することにより、カバー絶縁層6を上記したパターンとして形成する。
この方法によれば、ベース絶縁層3の形成においては、ベース開口部11を設ける必要がなく、また、導体パターン4の形成においては、グランド接続部7を併せて設ける必要がないので、回路付サスペンション基板1を簡単に製造することができる。
なお、図2に示す回路付サスペンション基板1では、各グランド接続部7(一方側グランド接続部7Aおよび他方側グランド接続部7B)が形成され、これにより、一方の1対の配線9aおよび9bは、一方側グランド接続部7Aを介して金属支持基板2と、電気的に接続され、また、他方の1対の配線9cおよび9dは、他方側グランド接続部7Bを介して金属支持基板2と、電気的に接続されている。
つまり、図2に示す回路付サスペンション基板1では、各半導電性層5(一方側半導電性層5Aおよび他方側半導電性層5B)は、金属支持基板2と直接接触していないため、金属支持基板2からカバー絶縁層6へのイオンマイグレーションをより確実に防止することができる。
また、上記した説明では、図6において、半導電性層5を、導体パターン4とカバー絶縁層6との間に介在させたが、例えば、図7に示すように、導体パターン4とベース絶縁層3との間に介在させることもできる。
図7において、半導電性層5は、金属支持基板2およびベース絶縁層3と、導体パターン4およびカバー絶縁層6との間に介在されるように形成されている。
これにより、半導電性層5は、その厚み方向下側において、金属支持基板2およびベース絶縁層3と接触し、その厚み方向上側において、導体パターン4およびカバー絶縁層6(第1カバー絶縁層6A)と接触している。
この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持基板2を用意し、次いで、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応するように、パターンとして形成し、次いで、半導電性層5を、ベース絶縁層3と、金属支持基板2との各表面に、連続するように形成し、次いで、導体パターン4を、半導電性層5の上に、上記した配線回路パターンとして形成し、次いで、第1カバー絶縁層6Aを、後端領域15Bにおいて、上記した半導電性層5と平面視において同一位置に、パターンとして形成し、次いで、第1カバー絶縁層6Aから露出する半導電性層5をエッチングにより除去し、次いで、第2カバー絶縁層6Bを、ベース絶縁層3の上に、後端領域15Bにおいては、第1カバー絶縁層6Aを被覆するように、先端領域15Aおよび中間領域14においては、導体パターン4を被覆するように形成することにより、カバー絶縁層6を上記したパターンとして形成する。
また、上記した方法の他に、この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持基板2を用意し、次いで、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応するように、パターンとして形成し、次いで、ベース絶縁層3と、金属支持基板2との各表面に、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを順次積層されてなる導体薄膜(種膜)を形成し、その後、アディティブ法により導体パターン4を、導体薄膜の上に、上記した配線回路パターンとして形成し、次いで、導体パターン4から露出する銅薄膜を、クロム薄膜が残存するように、エッチングにより除去し、次いで、銅薄膜の除去により露出したクロム薄膜を、加熱に基づく酸化により、半導電性化処理して、酸化クロム層からなる半導電性層5を形成し、次いで、第1カバー絶縁層6Aを、後端領域15Bにおいて、上記した半導電性層5と平面視において同一位置に、パターンとして形成し、次いで、第1カバー絶縁層6Aから露出する半導電性層5をエッチングにより除去し、次いで、第2カバー絶縁層6Bを、ベース絶縁層3の上に、後端領域15Bにおいては、第1カバー絶縁層6Aを被覆するように、先端領域15Aおよび中間領域14においては、導体パターン4を被覆するように形成することにより、カバー絶縁層6を上記したパターンとして形成する。
そして、半導電性層5を上記した半導電性化処理により形成する、回路付サスペンション基板1の製造方法によれば、上記した図7に示す回路付サスペンション基板1を、簡易かつ効率的に製造することができる。
また、上記した説明では、図1において、半導電性層5を、両端領域15の後端領域15Bにおいて、幅方向に沿って形成したが、半導電性層5を、1対の配線9間において20μm以上の長さD3が確保されるように形成することができれば、導体パターン4の両端領域15または中間領域14のいずれの領域においても、形成することができる。
図8〜図10は、本発明の配線回路基板の他の実施形態である回路付サスペンション基板の1対の配線間における半導電性層を示す拡大平面図であって、図8は半導電性層が略V字状に配置される形態、図9は半導電性層が略葛折(つづらおり)状に配置される形態、図10は半導電性層が長手方向に沿う直線状に配置される形態を示す。なお、図8〜図10において、上記と同様の部材には同一の符号を付し、その説明を省略する。
すなわち、図8において、例えば、半導電性層5は、中間領域14における各配線9間において、幅方向途中の頂部5cが、長手方向一方側に突出する略V字形状に形成されている。また、半導電性層5は、1対の配線9の対向領域の外側一方側に突出しており、その突出部分5dには、上記したグランド接続部7が形成され、その突出部分5dにおいて、上記と同様に、半導電性層5がグランド接続部7と接触している。
また、図9において、例えば、半導電性層5は、中間領域14における各配線9間において、直線部5eおよび折返部5fが交互に連続する葛折状に形成されている。また、半導電性層5の突出部分5dには、上記と同様に、グランド接続部7が形成されている。
また、図10において、例えば、半導電性層5は、中間領域14における各配線9間において、その幅方向途中の直線部5eが各配線9に沿って長く延び、直線部5eの両端部が、幅方向両外側に屈曲して、1対の配線9にそれぞれ接続されるように、連続して形成されている。また、半導電性層5の突出部分5dには、上記と同様に、グランド接続部7が形成されている。
そして、上記した図8〜図10に示す回路付サスペンション基板1において、半導電性層5は、1対の配線9間において20μm以上の長さD3が確保されるように、上記した各図(図8〜図10)に示す形状に形成されており、このようなD3としては、好ましくは、40μm以上、さらに好ましくは、50μm以上、通常、500μm以下である。
このように半導電性層5は、1対の配線9間において、20μm以上の長さD3が確保されるように形成されているので、導体パターン4を形成する導体材料が、半導電性層5を伝って移動しても、導体パターン4の短絡が遅延され、導体パターン5の早期の短絡を有効に防止することができる。
その結果、実装される磁気ヘッドの静電破壊を確実に防止することができ、しかも、回路付サスペンション基板1の接続信頼性の向上を長期にわたって有効に図ることができる。
なお、上記した説明において、各グランド接続部7を、各1対の配線9の幅方向一方側に1個設けたが、その数はこれに限定されず、目的および用途に応じて、適宜選択することができる。
また、上記した説明において、グランド接続部7を、平面視略矩形状に形成したが、その形状はこれに限定されず、例えば、平面視略円形状など、適宜の形状に形成することもできる。
なお、上記した説明において、導体パターン4を、4本の配線9から形成したが、その数は特に限定されず、例えば、6本の配線9から形成することもできる。6本の配線は、例えば、上記した4本の配線9と、磁気ヘッドと磁気ディスクと間の微少間隔を制御するための信号が入力されるTFC(サーマル・フライ・ハイト・コントロール)配線、および、TFC配線のためのグランド配線からなる2本の配線(1対の配線)とから形成する。
また、上記の説明では、本発明の配線回路基板を、回路付サスペンション基板を例示して説明したが、本発明の配線回路基板は、これに限定されず、金属支持基板2が補強層として設けられた各種フレキシブル配線回路基板などの他の配線回路基板にも広く適用することができる。
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されない。
実施例1
厚み20μmのステンレス箔からなる金属支持基板を用意した(図3(a)参照)。
次いで、その金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、190℃で10分加熱した後、アルカリ現像液を用いて現像した。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、感光性ポリイミドからなるベース絶縁層を、金属支持基板の上に、導体パターンが形成される部分に対応し、かつ、次に形成する導体パターンの後端領域に対応して、ベース開口部が形成されるように形成した(図3(b)参照)。このベース絶縁層の厚みは、10μmであった。また、各ベース開口部は、平面視矩形状で、幅が80μm、長さが300μmであった。
次いで、アディティブ法により、銅箔からなる厚み10μmの導体パターンを、ベース絶縁層の上面に、先端領域および後端領域と中間領域とを有する配線回路パターンとして形成すると同時に、銅からなるグランド接続部を、ベース開口部から露出する金属支持基板の上に、その下部がベース絶縁層のベース開口部内に充填されるように、かつ、その上部がベース絶縁層におけるベース開口部の周囲を被覆するように形成した(図3(c)参照)。
両端領域(先端領域および後端領域)における1対の配線間の間隔(半導電性層を形成する部分の間隔)は100μm、中間領域における1対の配線間の間隔は20μmであった。また、各グランド接続部は、その上部および下部ともに、平面視矩形状であり、下部は、幅が80μm、長さが300μm、上部は、幅が140μm、長さが360μm、厚さが10μmであった。
その後、導体パターンの表面およびグランド接続部の表面に、無電解ニッケルめっきによって、ニッケル薄膜からなる厚み0.15μmの金属薄膜を形成した。
次いで、導体パターンの表面およびグランド接続部の表面に形成された金属薄膜と、ベース絶縁層と、金属支持基板との各表面に、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
なお、スパッタリングは、特開2004−335700号公報の記載に準拠する方法で、下記の条件で実施した。
ターゲット:Cr
到達真空度:1.33×10-3Pa
導入ガス流量(アルゴン):2.0×10-33/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC500W
スパッタリング時間:3秒
スパッタリング皮膜の厚み:100nm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる半導電性層を形成した(図3(d)参照)。酸化クロム層の厚みは、100nmであった。
なお、酸化クロム層からなる半導電性層が形成されていることはESCAにて確認した。また、この半導電性層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、1×107Ω/□であった。
次いで、上記した感光性ポリアミック酸樹脂のワニスを、半導電性層の表面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み4μmの第1カバー皮膜を形成した。その後、その第1カバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、第1カバー皮膜をパターンニングした。その後、1.33Paに減圧した状態で、385℃で硬化させた。これにより、感光性ポリイミドからなる第1カバー絶縁層を、上記したパターンで、後端領域における半導電性層の上に、形成した(図4(e)参照)。第1カバー絶縁層は、平面視矩形状であり、幅が40μm、長さが50μm、厚みが4μmであった。
次いで、第1カバー絶縁層から露出する半導電性層を、第1カバー絶縁層をエッチングレジストとして、水酸化カリウム水溶液を用いたウエットエッチングにより、除去した(図4(f)参照)。これにより、各半導電性層を、各第1カバー絶縁層と平面視において同一形状(矩形状)に形成した。
次いで、第2カバー絶縁層を、ベース絶縁層の上に、後端領域においては、第1カバー絶縁層を被覆するように、先端領域および中間領域においては、導体パターンを被覆するように形成することにより、第1カバー絶縁層および第2カバー絶縁層からなるカバー絶縁層を上記したパターンとして形成した(図4(g)参照)。第2カバー絶縁層の厚みは、5μmであった。
その後、金属支持基板を、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た(図1参照)。なお、この回路付サスペンション基板における1対の配線と金属支持基板との間の抵抗値は、1×108Ωであった。
比較例1
実施例1の回路付サスペンション基板の製造において、第1カバー絶縁層を先端領域および後端領域と中間領域とに連続して設けた以外は、実施例1と同様にして、回路付サスペンション基板を製造した(図12および図13参照)。
すなわち、半導電性層は、両端領域および中間領域において、カバー絶縁層(第1カバー絶縁層(図13の仮想線))と、導体パターン、ベース絶縁層および金属支持基板との間に連続して形成した。
(評価)
耐久試験(導体パターンの短絡、および、金属支持基板のステンレスのイオンマイグレーション)
実施例1および比較例1により得られた回路付サスペンション基板の導体パターンに、85℃、85%RHの雰囲気下で、6Vの電圧を、1000時間、それぞれ印加した。
その結果、実施例1の回路付サスペンション基板では、1000時間以上経過しても、導体パターンの短絡を観察できなかった。一方、比較例1の回路付サスペンション基板では、320時間経過時に、導体パターンの短絡が観察された。
また、上記条件の耐久試験における1000時間後の、実施例1および比較例1の回路付サスペンション基板について、断面SEM観察および元素分析したところ、実施例1では、金属支持基板のステンレスのカバー絶縁層へのイオンマイグレーションが生じなかったことを確認した。一方、比較例1の回路付サスペンション基板では、金属支持基板のステンレスのカバー絶縁層へのイオンマイグレーションが確認された。
本発明の配線回路基板の一実施形態(半導電性層がグランド接続部を介して金属支持基板と電気的に接続する形態)である回路付サスペンション基板を示す概略平面図である。 図1に示す回路付サスペンション基板の幅方向における断面図であって、左側図は、後端領域における図1のA−A線断面図であり、右側図は、中間領域における図1のB−B線断面図である。 図2に示す回路付サスペンション基板の製造工程を示す断面図であって、左側図は、後端領域における図1のA−A線断面図に対応し、右側図は、中間領域における図1のB−B線断面図に対応しており、(a)は、金属支持基板を用意する工程、(b)は、ベース絶縁層を、ベース開口部が形成されるように、金属支持基板の上に形成する工程、(c)は、導体パターンおよびグランド接続部を、同時に形成する工程、(d)は、半導電性層を、導体パターンと、グランド接続部と、ベース絶縁層と、金属支持基板との全面に、連続するように形成する工程を示す。 図3に続いて、図2に示す回路付サスペンション基板の製造工程を示す断面図であって、左側図は、後端領域における図1のA−A線断面図に対応し、右側図は、中間領域における図1のB−B線断面図に対応しており、(e)は、第1カバー絶縁層を、後端領域において、半導電性層の上にパターンとして形成する工程、(f)は、第1カバー絶縁層から露出する半導電性層を除去する工程、(g)は、第2カバー絶縁層を、第1カバー絶縁層およびベース絶縁層の上に、パターンとして形成する工程を示す。 図3および図4に示す回路付サスペンション基板の製造工程の一部の、他の製造工程を示す断面図であって、(a)は、エッチングレジストを、後端領域において、半導電性層の上にパターンとして形成する工程、(b)は、エッチングレジストから露出する半導電性層を除去する工程、(c)は、エッチングレジストを除去する工程、(d)は、カバー絶縁層を、半導電性層およびベース絶縁層の上に、パターンとして形成する工程を示す。 本発明の配線回路基板の他の実施形態(半導電性層が金属支持基板と直接接触する形態であって、半導電性層が導体パターンとカバー絶縁層との間に介在される形態)である回路付サスペンション基板の幅方向における断面図であって、左側図は、後端領域における図1のA−A線断面図に対応する断面図であり、右側図は、中間領域における図1のB−B線断面図に対応する断面図である。 本発明の配線回路基板の他の実施形態(半導電性層が金属支持基板と直接接触する形態であって、半導電性層が導体パターンとベース絶縁層との間に介在される形態)である回路付サスペンション基板の幅方向における断面図であって、左側図は、後端領域における図1のA−A線断面図に対応する断面図であり、右側図は、中間領域における図1のB−B線断面図に対応する断面図である。 本発明の配線回路基板の他の実施形態である回路付サスペンション基板の1対の配線間における半導電性層(略V字状に配置される形態)を示す拡大平面図である。 本発明の配線回路基板の他の実施形態である回路付サスペンション基板の1対の配線間における半導電性層(略葛折状に配置される形態)を示す拡大平面図である。 本発明の配線回路基板の他の実施形態である回路付サスペンション基板の1対の配線間における半導電性層(長手方向に沿う直線状に配置される形態)を示す拡大平面図である。 本発明の配線回路基板の他の実施形態(1つの半導電性層が4つの配線と2つのグランド接続部とに連続して、これらを被覆する形態)である回路付サスペンション基板の幅方向における断面図であって、後端領域における図1のA−A線断面図に対応する断面図である。 回路付サスペンション基板(半導電性層が、先端領域および後端領域と中間領域とにおいて連続して配置される形態)を示す概略平面図である。 図12に示す回路付サスペンション基板の幅方向における断面図であって、後端領域におけるX−X線断面図である。
符号の説明
1 回路付サスペンション基板
2 金属支持基板
3 ベース絶縁層
4 導体パターン
5 半導電性層
5A 一方側半導電性層
5B 他方側半導電性層
6 カバー絶縁層
7 グランド接続部
7A 一方側グランド接続部
7B 他方側グランド接続部
9a、9b 1対の配線(一方)
9c、9d 1対の配線(他方)
11 ベース開口部
14 中間領域
15 両端領域
15B 後端領域
15A 先端領域

Claims (6)

  1. 金属支持基板と、
    前記金属支持基板の上に形成される絶縁層と、
    前記絶縁層の上に形成され、間隔を隔てて配置される1対の配線を有する導体パターンと、
    前記絶縁層の上に形成され、前記金属支持基板および前記導体パターンと電気的に接続される半導電性層とを備え、
    前記導体パターンは、1対の前記配線間の間隔が狭い第1領域と、前記第1領域よりも1対の前記配線間の間隔が広い第2領域とを有し、
    前記半導電性層は、前記第2領域に設けられていることを特徴とする、配線回路基板。
  2. 前記第2領域における1対の前記配線間の間隔は、20μm以上であることを特徴とする、請求項1に記載の配線回路基板。
  3. 少なくとも1対の前記配線は、対向配置され、互いの電位が異なり、
    前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と電気的に接続され、
    カバー絶縁層が、前記半導電性層の上に形成されていることを特徴とする、請求項1または2に記載の配線回路基板。
  4. 前記半導電性層は、1対の前記配線の対向領域の外側片方において、前記金属支持基板と接触していることを特徴とする、請求項3に記載の配線回路基板。
  5. 前記絶縁層には、1対の前記配線の対向領域の外側片方において、厚み方向を貫通する開口部が形成されており、
    前記開口部から露出する前記金属支持基板の上には、前記金属支持基板および前記半導電性層と接触するグランド接続部が設けられていることを特徴とする、請求項3に記載の配線回路基板。
  6. 金属支持基板と、
    前記金属支持基板の上に形成される絶縁層と、
    前記絶縁層の上に形成され、間隔を隔てて配置される1対の配線を有する導体パターンと、
    前記絶縁層の上に形成され、前記金属支持基板および前記導体パターンと電気的に接続される半導電性層とを備え、
    前記半導電性層は、1対の前記配線間において、20μm以上の長さが確保されるように形成されていることを特徴とする、配線回路基板。
JP2006172744A 2006-06-22 2006-06-22 配線回路基板 Expired - Fee Related JP4187757B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006172744A JP4187757B2 (ja) 2006-06-22 2006-06-22 配線回路基板
EP08169762A EP2040519B1 (en) 2006-06-22 2007-06-06 Wired Circuit Board
EP07109738A EP1871152B1 (en) 2006-06-22 2007-06-06 Wired circuit board
DE602007000582T DE602007000582D1 (de) 2006-06-22 2007-06-06 Leiterplatte
DE602007013758T DE602007013758D1 (de) 2006-06-22 2007-06-06 Verdrahtete Leiterplatte
CN2007101280207A CN101094561B (zh) 2006-06-22 2007-06-21 布线电路基板
CN2009101305631A CN101557678B (zh) 2006-06-22 2007-06-21 布线电路基板
US11/812,797 US7737365B2 (en) 2006-06-22 2007-06-21 Wired circuit board
US12/382,266 US8247700B2 (en) 2006-06-22 2009-03-12 Wired circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006172744A JP4187757B2 (ja) 2006-06-22 2006-06-22 配線回路基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008147859A Division JP4767284B2 (ja) 2008-06-05 2008-06-05 配線回路基板

Publications (3)

Publication Number Publication Date
JP2008004756A true JP2008004756A (ja) 2008-01-10
JP2008004756A5 JP2008004756A5 (ja) 2008-03-13
JP4187757B2 JP4187757B2 (ja) 2008-11-26

Family

ID=38442616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172744A Expired - Fee Related JP4187757B2 (ja) 2006-06-22 2006-06-22 配線回路基板

Country Status (5)

Country Link
US (2) US7737365B2 (ja)
EP (2) EP1871152B1 (ja)
JP (1) JP4187757B2 (ja)
CN (2) CN101557678B (ja)
DE (2) DE602007000582D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071401A (ja) * 2006-09-13 2008-03-27 Fujitsu Ltd サスペンション装置
JP2010135754A (ja) * 2008-11-10 2010-06-17 Nitto Denko Corp 配線回路基板およびその製造方法
WO2019221336A1 (ko) * 2018-05-17 2019-11-21 엘지전자 주식회사 이동 단말기
WO2021166340A1 (ja) * 2020-02-17 2021-08-26 日東電工株式会社 配線回路基板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222882B2 (ja) * 2003-06-03 2009-02-12 日東電工株式会社 配線回路基板
JP4916235B2 (ja) 2006-06-29 2012-04-11 日東電工株式会社 配線回路基板
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
JP2009026875A (ja) * 2007-07-18 2009-02-05 Nitto Denko Corp 配線回路基板
JP5161617B2 (ja) * 2008-03-03 2013-03-13 日本メクトロン株式会社 フレキシブル回路基板、及びその製造方法
JP5591592B2 (ja) * 2010-06-01 2014-09-17 日本発條株式会社 ヘッド・サスペンション配線構造
JP2012079378A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 配線構造、データ記録装置、及び電子機器
JP5603744B2 (ja) * 2010-11-10 2014-10-08 日東電工株式会社 回路付サスペンション基板およびその製造方法
CN104412722B (zh) * 2012-12-27 2018-05-22 京瓷株式会社 布线基板、电子装置以及发光装置
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
JP6280828B2 (ja) * 2014-07-07 2018-02-14 日東電工株式会社 回路付サスペンション基板
US9664577B1 (en) * 2014-08-26 2017-05-30 Amazon Technologies, Inc. Force-sensitive resistor assemblies and methods
JP6588328B2 (ja) * 2015-12-21 2019-10-09 日本発條株式会社 配線回路基板の製造方法
JP6517754B2 (ja) * 2016-07-12 2019-05-22 日本碍子株式会社 配線基板接合体
WO2019124307A1 (ja) * 2017-12-20 2019-06-27 住友電気工業株式会社 プリント配線板の製造方法及び積層体

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143380B2 (ja) * 1971-12-18 1976-11-20
US4109098A (en) * 1974-01-31 1978-08-22 Telefonaktiebolaget L M Ericsson High voltage cable
US4289920A (en) * 1980-06-23 1981-09-15 International Business Machines Corporation Multiple bandgap solar cell on transparent substrate
JPS6119083A (ja) * 1984-07-05 1986-01-27 キヤノン電子株式会社 導電部材
US4901121A (en) * 1985-03-29 1990-02-13 American Telephone & Telegraph Co., At&T Bell Labs. Semiconductor device comprising a perforated metal silicide layer
US4719436A (en) * 1986-08-04 1988-01-12 The United States Of America As Represented By The United States Department Of Energy Stabilized chromium oxide film
JPH0610485Y2 (ja) * 1987-05-26 1994-03-16 アルプス電気株式会社 フレキシブルディスク用磁気ヘッド
EP0368252B1 (en) * 1988-11-09 1995-08-02 Ajinomoto Co., Inc. Composite sheet used for reproducible electrostatic image display or record
US5039598A (en) * 1989-12-29 1991-08-13 Xerox Corporation Ionographic imaging system
JPH0755688Y2 (ja) * 1992-06-12 1995-12-20 ティアック株式会社 ヘッド用フレキシブルプリント基板
US6341415B2 (en) * 1992-08-31 2002-01-29 Fujitsu Limited Method for assembling a magnetic head assembly and magnetic disk drive using bonding balls connecting magnetic head terminals to wiring terminals
US5340641A (en) * 1993-02-01 1994-08-23 Antai Xu Electrical overstress pulse protection
CA2173123A1 (en) * 1993-09-30 1995-04-06 Paul M. Zavracky Three-dimensional processor using transferred thin film circuits
US6011271A (en) * 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
CN1165523A (zh) * 1994-09-26 1997-11-19 伊帕克股份有限公司 研磨碳纤维增强聚合物组合物
US5742075A (en) * 1994-10-07 1998-04-21 Iowa State University Research Foundation, Inc. Amorphous silicon on insulator VLSI circuit structures
US5552950A (en) * 1994-11-30 1996-09-03 International Business Machines Corporation Direct access storage device with magneto-resistive transducing head apparatus and a common read return signal line
US5615078A (en) * 1994-12-16 1997-03-25 Aerovox Incorporated Metallized film for electrical capacitors having a semiconductive layer extending entirely across the unmetallized margin
US5675470A (en) * 1995-07-07 1997-10-07 The Regents Of The University Of California Using sputter coated glass to stabilize microstrip gas chambers
US5558977A (en) * 1995-12-22 1996-09-24 Eastman Kodak Company Imaging element comprising a transparent magnetic layer and a transparent electrically-conductive layer
JPH09223304A (ja) * 1996-02-15 1997-08-26 Tdk Corp 磁気ヘッド装置
US5883759A (en) * 1996-02-22 1999-03-16 Seagate Technology, Inc. Flex circuit head interconnect for improved electrical performance and ease of assembly
JPH10261212A (ja) * 1996-09-27 1998-09-29 Nippon Mektron Ltd 回路配線付き磁気ヘッド用サスペンションの製造法
US5781380A (en) * 1997-04-01 1998-07-14 Western Digital Corporation Swing-type actuator assembly having internal conductors
JP4105778B2 (ja) * 1997-04-24 2008-06-25 株式会社渡辺商行 気流搬送装置
JP3634134B2 (ja) * 1997-09-10 2005-03-30 富士通株式会社 サスペンション、ヘッドスライダ支持装置、及びディスク装置
JP3226489B2 (ja) * 1998-02-19 2001-11-05 日東電工株式会社 回路付きサスペンション基板
JP3992821B2 (ja) * 1998-03-20 2007-10-17 富士通株式会社 ヘッドスライダ支持装置、ディスク装置及びサスペンション
US6506087B1 (en) * 1998-05-01 2003-01-14 Canon Kabushiki Kaisha Method and manufacturing an image forming apparatus having improved spacers
US6172903B1 (en) * 1998-09-22 2001-01-09 Canon Kabushiki Kaisha Hybrid device, memory apparatus using such hybrid devices and information reading method
US6326553B1 (en) * 1998-10-16 2001-12-04 Samsung Electronics, Co., Ltd Scheme to avoid electrostatic discharge damage to MR/GMR head gimbal/stack assembly in hard disk applications
JP3515442B2 (ja) * 1998-12-10 2004-04-05 サンコール株式会社 磁気ヘッドサスペンション
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP3815094B2 (ja) * 1998-12-24 2006-08-30 富士通株式会社 ヘッドアセンブリ及びディスク装置
US6650519B1 (en) 1999-08-17 2003-11-18 Seagate Technology Llc ESD protection by a high-to-low resistance shunt
US6298212B1 (en) * 1999-09-14 2001-10-02 Fuji Xerox Co., Ltd. Apparatus providing improved image transfer to an intermediate transfer belt
JP4249360B2 (ja) * 1999-11-02 2009-04-02 日東電工株式会社 回路基板およびその製造方法
JP2001209918A (ja) * 1999-11-19 2001-08-03 Nitto Denko Corp 回路付サスペンション基板
KR20010051941A (ko) * 1999-11-26 2001-06-25 가마이 고로 감광성 수지 조성물, 다공질 수지, 회로기판 및 무선서스펜션 기판
JP2002060490A (ja) * 1999-12-10 2002-02-26 Nitto Denko Corp ポリアミド酸とそれより得られるポリイミド樹脂とそれらの回路基板への利用
US6316734B1 (en) * 2000-03-07 2001-11-13 3M Innovative Properties Company Flexible circuits with static discharge protection and process for manufacture
JP4278834B2 (ja) * 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
JP3935309B2 (ja) * 2000-06-08 2007-06-20 日東電工株式会社 配線回路基板およびその製造方法
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002080828A (ja) * 2000-09-11 2002-03-22 Toshiba Corp 帯電防止用分散液と帯電防止膜および画像表示装置
US6771737B2 (en) * 2001-07-12 2004-08-03 Medtronic Ave, Inc. X-ray catheter with miniature emitter and focusing cup
US6995954B1 (en) * 2001-07-13 2006-02-07 Magnecomp Corporation ESD protected suspension interconnect
JP3692314B2 (ja) * 2001-07-17 2005-09-07 日東電工株式会社 配線回路基板
US6791742B2 (en) * 2001-07-30 2004-09-14 Glimmerglass Networks, Inc. MEMS structure with raised electrodes
US6693735B1 (en) * 2001-07-30 2004-02-17 Glimmerglass Networks, Inc. MEMS structure with surface potential control
JP2003060207A (ja) * 2001-08-09 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20030017748A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법
JP3631992B2 (ja) 2001-11-13 2005-03-23 日東電工株式会社 配線回路基板
US6943302B2 (en) * 2002-01-07 2005-09-13 Achilles Corporation Flexible printed circuit board
JP2004035825A (ja) 2002-07-05 2004-02-05 Kanegafuchi Chem Ind Co Ltd 半導電性ポリイミドフィルムおよびその製造方法
US6801402B1 (en) * 2002-10-31 2004-10-05 Western Digital Technologies, Inc. ESD-protected head gimbal assembly for use in a disk drive
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3964822B2 (ja) 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法
JP4222882B2 (ja) * 2003-06-03 2009-02-12 日東電工株式会社 配線回路基板
JP2005012933A (ja) * 2003-06-19 2005-01-13 Furukawa Electric Co Ltd:The 常温収縮型ゴム絶縁筒
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
US7213984B2 (en) * 2003-09-16 2007-05-08 Fujifilm Corporation Optical density-changing element, optical element and photographic unit
US7489493B2 (en) 2003-12-01 2009-02-10 Magnecomp Corporation Method to form electrostatic discharge protection on flexible circuits using a diamond-like carbon material
JP4028477B2 (ja) * 2003-12-04 2007-12-26 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP4031756B2 (ja) * 2003-12-22 2008-01-09 日東電工株式会社 配線回路基板
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法,液晶电视系统,和el电视系统
JP4927318B2 (ja) * 2004-02-16 2012-05-09 株式会社クレハ 機械加工用素材
JP2005235318A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp 回路付サスペンション基板の製造方法
JP4019068B2 (ja) * 2004-05-10 2007-12-05 日東電工株式会社 回路付サスペンション基板
JP4097636B2 (ja) * 2004-08-05 2008-06-11 日東電工株式会社 配線回路基板前駆構造物集合シート及び該シートを用いた配線回路基板の製造方法
JP2006049751A (ja) * 2004-08-09 2006-02-16 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク装置と、その配線接続構造及び端子構造
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006086219A (ja) * 2004-09-14 2006-03-30 Nitto Denko Corp 配線回路基板
JP4347776B2 (ja) 2004-09-21 2009-10-21 日東電工株式会社 配線回路基板
JP4091938B2 (ja) 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
JP2006134421A (ja) 2004-11-04 2006-05-25 Nitto Denko Corp 配線回路基板
JP2006185479A (ja) * 2004-12-27 2006-07-13 Hitachi Global Storage Technologies Netherlands Bv ヘッド・ジンバル・アセンブリ及び磁気ディスク装置
JP2006225625A (ja) * 2005-01-19 2006-08-31 Nitto Denko Corp 半導電性樹脂組成物および配線回路基板
JP4386863B2 (ja) * 2005-02-21 2009-12-16 日本発條株式会社 ヘッド・サスペンション
JP4326484B2 (ja) * 2005-02-21 2009-09-09 日本発條株式会社 ヘッドサスペンション
JP2006236489A (ja) * 2005-02-25 2006-09-07 Hitachi Global Storage Technologies Netherlands Bv ヘッド・ジンバル・アセンブリの製造方法及びヘッド・ジンバル・アセンブリ
JP2006260679A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 記録ディスク駆動装置およびヘッドサスペンションアセンブリ
US7400470B2 (en) * 2005-04-21 2008-07-15 Hitachi Global Storage Technologies Netherlands B.V. Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy
US7410839B2 (en) * 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP3828918B1 (ja) * 2005-05-30 2006-10-04 日東電工株式会社 配線回路基板およびその製造方法
JP4170323B2 (ja) * 2005-07-20 2008-10-22 富士通株式会社 ヘッドスライダ用サスペンション
JP2007311599A (ja) * 2006-05-19 2007-11-29 Fujitsu Ltd 端子の接合方法
JP2007323682A (ja) * 2006-05-30 2007-12-13 Fujitsu Ltd キャリッジアセンブリおよび記録ディスク駆動装置
JP4331738B2 (ja) * 2006-05-30 2009-09-16 富士通株式会社 フレキシブルプリント基板の配列方法
JP4916235B2 (ja) * 2006-06-29 2012-04-11 日東電工株式会社 配線回路基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071401A (ja) * 2006-09-13 2008-03-27 Fujitsu Ltd サスペンション装置
US8014107B2 (en) 2006-09-13 2011-09-06 Nhk Spring Co., Ltd. Suspension device
JP2010135754A (ja) * 2008-11-10 2010-06-17 Nitto Denko Corp 配線回路基板およびその製造方法
JP4547035B2 (ja) * 2008-11-10 2010-09-22 日東電工株式会社 配線回路基板およびその製造方法
US7923644B2 (en) 2008-11-10 2011-04-12 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
WO2019221336A1 (ko) * 2018-05-17 2019-11-21 엘지전자 주식회사 이동 단말기
WO2021166340A1 (ja) * 2020-02-17 2021-08-26 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
US20090183907A1 (en) 2009-07-23
EP2040519B1 (en) 2011-04-06
JP4187757B2 (ja) 2008-11-26
DE602007013758D1 (de) 2011-05-19
CN101094561B (zh) 2010-07-21
EP1871152B1 (en) 2009-02-25
CN101094561A (zh) 2007-12-26
US8247700B2 (en) 2012-08-21
EP2040519A2 (en) 2009-03-25
DE602007000582D1 (de) 2009-04-09
CN101557678B (zh) 2011-04-13
US7737365B2 (en) 2010-06-15
CN101557678A (zh) 2009-10-14
US20070295534A1 (en) 2007-12-27
EP2040519A3 (en) 2009-05-06
EP1871152A1 (en) 2007-12-26

Similar Documents

Publication Publication Date Title
JP4187757B2 (ja) 配線回路基板
JP4749221B2 (ja) 配線回路基板
JP4916235B2 (ja) 配線回路基板
JP4919727B2 (ja) 配線回路基板
US7465884B2 (en) Wired circuit board
JP4178166B2 (ja) 配線回路基板
JP4767284B2 (ja) 配線回路基板
JP4749166B2 (ja) 配線回路基板
JP4865573B2 (ja) 配線回路基板およびその製造方法
JP4295312B2 (ja) 配線回路基板およびその製造方法
JP4845514B2 (ja) 配線回路基板およびその製造方法
JP4295311B2 (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140919

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees