JP3631992B2

JP3631992B2 - 配線回路基板

Info

Publication number: JP3631992B2
Application number: JP2001347226A
Authority: JP
Inventors: 恭也大薮; 高司小田; 愼一小田
Original assignee: Nitto Denko Corp
Current assignee: Nitto Denko Corp
Priority date: 2001-11-13
Filing date: 2001-11-13
Publication date: 2005-03-23
Anticipated expiration: 2021-11-13
Also published as: JP2003152383A; US20030089520A1; US7154045B2

Description

【０００１】
【発明の属する技術分野】
本発明は、配線回路基板、詳しくは、電気機器や電子機器に用いられる配線回路基板に関する。
【０００２】
【従来の技術】
フレキシブル配線回路基板などの配線回路基板は、例えば、銅箔などの導体層の片面または両面に、ポリイミド樹脂などの絶縁層が積層されることにより形成されており、各種の電気機器や電子機器に広く用いられている。
【０００３】
このような配線回路基板に、部品を実装する場合には、その実装工程において、静電気により実装部品が破壊されることがある。そのため、絶縁層の表面に半導電体層を形成して、帯電した電荷を、その部品の静電気破壊が起こる電位以下に、速やかに減衰させる方法が知られている。より具体的には、例えば、絶縁層の表面に、ポリアニリンやポリピロールなどの半導電性高分子からなる半導電体層を形成する方法、カーボンブラックなどの導電性微粒子を充填した材料からなる半導電体層を形成する方法、あるいは、金属からなる半導電体層を形成する方法などが提案されている。
【０００４】
【発明が解決しようとする課題】
しかし、ポリアニリンやポリピロールなどの半導電性高分子からなる半導電体層は、配線回路基板を製造する途中工程における酸あるいはアルカリとの接触によって、導電特性を消失してしまうため、めっきや有機防錆処理などを施した後に形成する必要があるが、この時に、めっき表面や有機防錆処理などの特性を変化させる原因となる。
【０００５】
また、カーボンブラックなどの導電性微粒子を充填した材料からなる半導電体層は、例えば、ハードディスクドライブなどの精密機器においては、導電性粒子の混入により誤動作や破壊を生じるおそれがあるため、そのような用途には不向きである。
【０００６】
さらに、金属からなる半導電体層は、表面抵抗率が非常に低下するので、静電気対策にはなり得るが、その表面抵抗率が低すぎるため、却って実装部品の誤動作が生じる原因となる。
【０００７】
本発明は、このような事情に鑑みなされたものであって、その目的とするところは、耐酸耐アルカリなどの耐薬品性に優れ、微粒子の混入がなく、しかも、静電気破壊に対する良好な表面抵抗率を有する半導電体層が形成されている配線回路基板を提供することにある。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明の配線回路基板は、導体層の表面に絶縁層が形成され、前記絶縁層の表面に、Ｇａ−Ｉｎ−ＳｎＯ _２の半導電体層が形成されていることを特徴としている。
【００１０】
また、本発明においては、前記半導電体層の表面抵抗率が、１０^４〜１０^１０Ω／□であることが好ましい。
【００１１】
また、本発明においては、前記半導電体層が、物理蒸着法により形成されていることが好ましい。
【００１２】
【発明の実施の形態】
図１は、本発明の配線回路基板の一実施形態の製造方法を示す工程断面図である。この配線回路基板１は、図１（ｇ）に示すように、ベース絶縁層２の一方の表面に、導体層３が所定の配線回路パターンとして形成されており、さらに、その導体層３の表面に、カバー絶縁層４が形成され、さらに、ベース絶縁層２の他方の表面およびカバー絶縁層４の表面に、ベース側半導電体層５およびカバー側半導電体層６がそれぞれ形成されている。
【００１３】
ベース絶縁層２およびカバー絶縁層４を形成する材料としては、電気的絶縁性を有し、かつ、適度に可撓性を有するものであれば限定されないが、例えば、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、ポリイミド系樹脂、アクリロニトリル−ブタジエン−スチレン（ＡＢＳ）共重合体樹脂、ポリカーボネート系樹脂、シリコーン系樹脂、フッ素系樹脂などの熱硬化性樹脂または熱可塑性樹脂が挙げられる。これらのうち、電子材料の分野においては、耐熱性および機械的強度などの観点より、ポリイミド系樹脂が好ましく用いられる。また、これらのうち、感光性樹脂が好ましく用いられ、とりわけ、感光性ポリイミド系樹脂が好ましく用いられる。感光性樹脂を用いれば、この配線回路基板１の製造において、露光および現像によって、絶縁層の形成およびパターン化を同時に行なうことができる。また、ベース絶縁層２およびカバー絶縁層４の厚みは、特に限定されないが、機械的強度および可撓性の観点より、通常、５〜５００μｍ、好ましくは、５〜１５０μｍの範囲で設定される。
【００１４】
また、導体層３を形成する材料としては、導電性を有するものであれば限定されないが、例えば、金、銀、銅、白金、鉛、錫、ニッケル、コバルト、インジウム、ロジウム、クロム、タングステン、ルテニウムなどの金属単体、または、これらを成分とする、例えば、はんだ、ニッケル−錫、金−コバルトなどの各種合金などが挙げられる。これらのうち、配線回路形成の容易性および電気的特性などの観点より、銅が好ましく用いられる。また、導体層３の厚みは、特に限定されないが、通常、１〜５０μｍ、好ましくは、配線回路形成の容易性の観点より、１〜２０μｍの範囲で設定される。なお、導体層３は、後述するように、所定の配線回路パターンとして形成されている。
【００１５】
ベース側半導電体層５およびカバー側半導電体層６を形成する材料としては、Ｇａ−Ｉｎ−ＳｎＯ _２が挙げられる。
【００１６】
また、ベース側半導電体層５およびカバー側半導電体層６の表面抵抗率は、１０^４〜１０^１０Ω／□、さらには、１０^４〜１０^９Ω／□であることが好ましい。表面抵抗率がこの範囲であると、ＭＩＬ８１７０５規格（±５ｋＶ印加後、チャージされた電荷が９９％拡散する時間が２秒以下であるという静電気対策の効果を評価する規格）を満足することができる。
【００１７】
なお、表面抵抗率の単位は、慣用的に（Ω／□）として表されるが、単に（Ω）として表すこともできる。
【００１８】
また、ベース側半導電体層５およびカバー側半導電体層６の厚みは、酸化の度合いに応じて、好ましくは、表面抵抗率が上記した１０^４〜１０^１０Ω／□の範囲となる厚みで設定されるが、例えば、後工程である検査工程における検査の容易性から、可視光の透過率が５０％以上となる厚みとして設定されることが好ましく、より具体的には、５〜１０００ｎｍ、好ましくは、１０〜５００ｎｍの範囲で設定される。
【００１９】
なお、この配線回路基板１には、ベース側半導電体層５およびベース絶縁層２を貫通するベース側貫通孔８が形成され、そのベース側貫通孔８に、ベース側接続端子１０が形成されるとともに、カバー側半導電体層６およびカバー絶縁層４を貫通するカバー側貫通孔９が形成され、そのカバー側貫通孔９に、カバー側接続端子１１が形成されている。
【００２０】
次に、このような配線回路基板１の製造方法について説明する。この配線回路基板１は、図１（ａ）に示すように、まず、ベース絶縁層２の一方の表面に、導体層３が積層されている二層基材７を用意する。この二層基材７は、例えば、金属箔からなる導体層３の上に、樹脂溶液を塗布後、乾燥および硬化させてフィルム状の樹脂からなるベース絶縁層２を形成することによって、得ることができる。なお、二層基材７は、例えば、金属箔からなる導体層３の上に、予めフィルム状に形成された樹脂からなるベース絶縁層２を、必要により接着剤層を介して貼着することによっても、得ることもできる。
【００２１】
次に、この方法では、図１（ｂ）に示すように、ベース絶縁層２の他方の表面に、ベース側半導電体層５を形成する。ベース側半導電体層５の形成は、特に限定されないが、物理蒸着法（ＰＶＤ法）を用いて形成することが好ましい。物理蒸着法（ＰＶＤ法）によれば、簡易かつ確実にベース側半導電体層５を均一な薄膜として形成することができる。物理蒸着法（ＰＶＤ法）としては、例えば、スパッタリング法、真空蒸着法、イオンプレーティング法などの公知の物理蒸着法が用いられる。酸化の制御の容易性および不純物の混入の少なさなどの観点から、好ましくは、スパッタリング法が用いられる。
【００２２】
スパッタリング法では、例えば、図２に示すスパッタリング装置が用いられる。すなわち、図２において、このスパッタリング装置では、真空チャンバー２１内に、ターゲット２２（酸化物（Ｇａ−Ｉｎ−ＳｎＯ _２）を形成するための金属）およびアース電極２３が所定の間隔を隔てて対向配置されている。ターゲット２２には、電源２４が接続されるとともに、プラズマエミッションモニター２５が、ターゲット２２に対してプラズマ発光可能に配置されている。また、アース電極２３は、接地されるとともに、その表面に基板２６が設置されている。（ここでは、二層基材７のベース絶縁層２がターゲット２２と対向するような状態で設置される。）
【００２３】
そして、真空チャンバー２１内に、酸素などの反応性ガスや、アルゴン、二酸化炭素などの不活性ガスなどの導入ガスを導入して、アース電極の温度を、適宜、０〜２００℃、より好ましくは、５０〜１５０℃に設定するとともに、真空度を、０．０１〜１Ｐａの範囲、より好ましくは、ターゲット２２の付着効率の優位性の観点より、０．１〜１Ｐａの範囲に設定して、電源２４から電力（０．５〜１０Ｗ／ｃｍ^２、より好ましくは、３〜６Ｗ／ｃｍ^２）を印加し、プラズマエミッションモニター２５にて、プラズマの発光強度を一定に保持しながら、ターゲット２２をスパッタリングして、ベース絶縁層２の表面にベース側半導電体層５を形成する。
【００２４】
スパッタリング法では、真空度、ターゲット２２の純度、印加する電源のパワー、膜厚、導入ガスの混合比および導入量、プラズマ発光強度などの因子を制御する必要があるが、ベース側半導電体層５の表面抵抗率を、上記した１０^４〜１０^１０Ω／□の範囲とするためには、とりわけ、膜厚およびプラズマ発光強度の制御が重要となる。例えば、プラズマ発光強度は、ターゲット２２に用いられる金属の種類によって特有の発光スペクトル（適合スペクトル）があり、この発光強度を、一定に保持するように導入ガスの導入量を制御することによって、再現性の高い特性を有する皮膜を得ることができる。
【００２５】
プラズマの発光強度は、プラズマエミッションモニター２５のセットポイントにて制御する。この制御は、導入ガスを導入する前の発光強度を９０％として、その相対値をセットポイントとして設定するが、好ましくは、この設定において、ターゲット２２によって、ベース側半導電体層５の表面抵抗率が上記した１０^４〜１０^１０Ω／□の範囲となるように適宜設定する。
【００２６】
なお、このようなスパッタリング法においては、より具体的には、直流スパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法あるいはこれらの複合化法などの公知のスパッタリング法が適宜選択される。
【００２７】
また、真空蒸着法では、例えば、真空チャンバー内に、蒸着材料（金属酸化物）と、基板（二層基材７）とを所定の間隔を隔てて対向配置し、真空下、例えば、抵抗加熱法、外熱るつぼ法、電子ビーム法、高周波法、レーザ法などの加熱法によって、ベース絶縁層２の表面に、蒸着材料を蒸着させることにより、ベース側半導電体層５を形成する。なお、真空度などの蒸着条件は、好ましくは、ベース側半導電体層５の表面抵抗率が上記した１０^４〜１０^１０Ω／□の範囲となるように適宜設定される。
【００２８】
また、イオンプレーティング法では、例えば、真空チャンバー内に、蒸着材料（金属またはその酸化物）と、基板（二層基材７）とを所定の間隔を隔てて対向配置し、酸素などの反応ガスを導入し、真空下、例えば、直流放電励起方式、高周波放電励起方式、ホローカソード放電方式、アーク放電方式などの放電方式によって、プラズマ放電を発生させるとともに、蒸着材料を反応ガスと反応させて、ベース絶縁層２の表面にベース側半導電体層５を形成する。なお、真空度などのイオンプレーティング条件は、好ましくは、ベース側半導電体層５の表面抵抗率が上記した１０^４〜１０^１０Ω／□の範囲となるように適宜設定される。
【００２９】
次いで、この方法では、図１（ｃ）に示すように、導体層３を所定の配線回路パターンにパターン化する。導体層３のパターン化は、例えば、サブトラクティブ法などの公知のパターンニング法が用いられる。サブトラクティブ法では、例えば、導体層３の表面に、所定の配線回路パターンに対応させてエッチングレジストを形成し、そのエッチングレジストをレジストとして導体層３をエッチングし、その後にエッチングレジストを除去すればよい。
【００３０】
なお、導体層３のパターン化は、例えば、アディティブ法やセミアディティブ法などを用いてもよく、その場合には、例えば、ベース絶縁層２の表面に、導体層３が所定の配線回路パターンとして同時に形成されるので、その後に、ベース絶縁層２の他方の表面に、ベース側半導電体層５を形成する。
【００３１】
次いで、この方法では、図１（ｄ）に示すように、導体層３の表面にカバー絶縁層４を形成する。カバー絶縁層４の形成は、ベース絶縁層２の形成と同様に、導体層３の表面に、樹脂溶液を塗布後、乾燥および硬化させるか、あるいは、予めフィルム状に形成された樹脂からなるカバー絶縁層４を、必要により接着剤層を介して貼着すればよい。
【００３２】
そして、図１（ｅ）に示すように、カバー絶縁層４の表面に、カバー側半導電体層６を形成する。カバー側半導電体層６の形成は、ベース側半導電体層５の形成と同様に、物理蒸着法（ＰＶＤ法）、好ましくは、スパッタリング法を用いて形成する。
【００３３】
その後、図１（ｆ）に示すように、導体層３の一方の表面が露出するように、ベース側半導電体層５およびベース絶縁層２を貫通するベース側貫通孔８を形成するとともに、導体層３の他方の表面が露出するように、カバー側半導電体層６およびカバー絶縁層４を貫通するカバー側貫通孔９を形成する。ベース側貫通孔８およびカバー側貫通孔９の形成は、例えば、レーザ加工、ドリル穿孔、パンチング、エッチングなどの公知の穿孔方法が用いられる。
【００３４】
そして、図１（ｇ）に示すように、ベース側貫通孔８およびカバー側貫通孔９に、ベース側接続端子１０およびカバー側接続端子１１を形成することにより、配線回路基板１を得る。ベース側接続端子１０およびカバー側接続端子１１の形成は、例えば、電解めっきまたは無電解めっきによって、金、銀、銅、はんだなどからなるバンプを形成すればよい。
【００３５】
このようにして得られた配線回路基板１には、ベース絶縁層２の表面およびカバー絶縁層４の表面に、静電気破壊に対する良好な表面抵抗率を有するベース側半導電体層５およびカバー側半導電体層６がそれぞれ形成されているので、この配線回路基板１に、部品を実装する場合においては、帯電した電荷を、その部品の静電気破壊が起こる電位以下に、速やかに減衰させることができる。そのため、静電気により実装部品が破壊されることを有効に防止することができる。
【００３６】
しかも、これらベース側半導電体層５およびカバー側半導電体層６は、Ｇａ−Ｉｎ−ＳｎＯ _２からなるので、耐酸耐アルカリ性が良好で、配線回路基板１を製造する途中工程における酸あるいはアルカリとの接触によっても導電特性が消失してしまうことがなく、さらには、カーボンブラックなどの導電性微粒子のように他の機器に混入するおそれもなく、例えば、ハードディスクドライブなどの精密機器においても良好に用いることができる。
【００３７】
なお、上記の方法では、図１（ｂ）の工程において、ベース絶縁層２の表面に、ベース側半導電体層５を形成するとともに、図１（ｅ）の工程において、カバー絶縁層４の表面に、カバー側半導電体層６を形成したが、これらベース側半導電体層５およびカバー側半導電体層６の形成は、図１（ｆ）の工程におけるベース側貫通孔８およびカバー側貫通孔９を形成する以前の工程であれば、いずれの工程において形成してもよい。
【００３８】
また、以上の説明においては、配線回路基板１として、ベース絶縁層２、導体層３およびカバー絶縁層４が積層され、ベース絶縁層２およびカバー絶縁層４の表面に、ベース側半導電体層５およびカバー側半導電体層６がそれぞれ積層されているものを例示したが、本発明の配線回路基板としては、これに限定されることなく、例えば、ベース絶縁層２および導体層３が積層され、ベース絶縁層２の表面のみに、ベース側半導電体層５が積層されているものであってもよく、また、導体層３が、２層以上ある多層配線回路基板のベース絶縁層２および／または、カバー絶縁層４に、ベース側半導電体層５および／またはカバー側半導電体層６が積層されているものであってもよい。
【００３９】
【実施例】
以下に実施例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例に限定されることはない。
【００４４】
実施例１
絶縁層として厚さ２５μｍのポリイミド樹脂と、導体層として厚さ１８μｍの銅箔が積層されてなる基板において、ポリイミド樹脂の表面に、半導電体層としてＧａ−Ｉｎ−ＳｎＯ_２をＲＦスパッタリングにより形成した。
【００４５】
この半導電体層は、図２に示すスパッタリング装置を用い、アース電極を加熱せず、真空度を０．４Ｐａ、電源から印加する電力を３Ｗ／ｃｍ^２として、導入ガスとして、混合比の異なる２種類のアルゴンおよび二酸化炭素の混合ガス（Ａｒ／ＣＯ_２＝５０／０、Ａｒ／ＣＯ_２＝２０／３０）をそれぞれ導入して形成した。
【００４６】
得られた各半導電体層の表面抵抗率、および、±５ｋＶ印加後、チャージされた電荷が９９％拡散する時間を、ＳＴＡＴＩＣＤＥＣＡＹＭＥＴＥＲ−４０６Ｄ（Ｅｌｅｃｔｒｏ−ＴｅｃｈＳｙｓｔｅｍ社製、測定限界：０．００５秒）を用いて測定した。その結果を表１に示す。
【００４７】
【表１】

表１から、混合ガスの混合比を変更することにより、表面抵抗率を任意に制御できることがわかる。また、表面抵抗率がこの範囲内にある場合には、±５ｋＶ印加後、チャージされた電荷が９９％拡散する時間が２秒以内というＭＩＬ８１７０５規格を満足していることがわかる。
【００４８】
また、得られた半導電体層（混合ガスとして、Ａｒ／ＣＯ_２＝５０／０を用いて形成した半導電体層のみ）を、配線回路基板の形成工程で用いられる塩化第二鉄溶液、水酸化ナトリウム溶液および塩酸に浸漬した後の表面抵抗率の変化を測定した。その結果を図３に示す。図３から、この半導電体層は、これら酸性およびアルカリ性の溶液に浸漬した場合においても、半導電性高分子からなる半導電体層のように導電特性を消失することがなく、耐薬品性に優れていることがわかる。
【００４９】
【発明の効果】
以上に述べたように、本発明の配線回路基板は、導体層の表面に絶縁層が形成され、絶縁層の表面に、Ｇａ−Ｉｎ−ＳｎＯ _２の半導電体層が形成されているので、この配線回路基板に、部品を実装する場合においては、帯電した電荷を、その部品の静電気破壊が起こる電位以下に、速やかに減衰させることができる。そのため、静電気により実装部品が破壊されることを有効に防止することができる。しかも、半導電体層は、Ｇａ−Ｉｎ−ＳｎＯ _２からなるので、耐酸耐アルカリ性が良好で、配線回路基板を製造する途中工程における酸あるいはアルカリとの接触によっても導電特性が消失してしまうことがなく、さらには、カーボンブラックなどの導電性微粒子のように他の機器に混入するおそれもなく、例えば、ハードディスクドライブなどの精密機器においても良好に用いることができる。
【図面の簡単な説明】
【図１】本発明の配線回路基板の一実施形態の製造方法を示す工程断面図であって、
（ａ）は、ベース絶縁層の一方の表面に、導体層が積層されている二層基材を用意する工程、
（ｂ）は、ベース絶縁層の他方の表面に、ベース側半導電体層を形成する工程、
（ｃ）は、導体層を所定の配線回路パターンにパターン化する工程、
（ｄ）は、導体層の表面にカバー絶縁層を形成する工程、
（ｅ）は、カバー絶縁層の表面に、カバー側半導電体層を形成する工程、
（ｆ）は、ベース側貫通孔およびカバー側貫通孔を形成する工程、
（ｇ）は、ベース側接続端子およびカバー側接続端子を形成する工程
を示す。
【図２】スパッタリング装置の概略構成図である。
【図３】実施例１で得られた半導電体層を、塩化第二鉄溶液、水酸化ナトリウム溶液および塩酸に浸漬した後の表面抵抗率の変化を示す図である。

Claims

導体層の表面に絶縁層が形成され、前記絶縁層の表面に、Ｇａ−Ｉｎ−ＳｎＯ _２の半導電体層が形成されていることを特徴とする、配線回路基板。
前記半導電体層の表面抵抗率が、１０^４〜１０^１０Ω／□であることを特徴とする、請求項１に記載の配線回路基板。
前記半導電体層が、物理蒸着法により形成されていることを特徴とする、請求項１または２に記載の配線回路基板。